[go: up one dir, main page]

CN111580317A - 一种阵列基板和显示面板 - Google Patents

一种阵列基板和显示面板 Download PDF

Info

Publication number
CN111580317A
CN111580317A CN202010439164.XA CN202010439164A CN111580317A CN 111580317 A CN111580317 A CN 111580317A CN 202010439164 A CN202010439164 A CN 202010439164A CN 111580317 A CN111580317 A CN 111580317A
Authority
CN
China
Prior art keywords
sub
common electrode
pixel
data line
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010439164.XA
Other languages
English (en)
Inventor
曹武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010439164.XA priority Critical patent/CN111580317A/zh
Publication of CN111580317A publication Critical patent/CN111580317A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板和显示面板，所述阵列基板包括衬底基板以及位于所述衬底基板上且呈多行多列分布的多个像素电极；任意相邻的两列像素电极之间设有沿列方向延伸的数据线；每个所述像素电极与相邻的数据线之间设有沿所述列方向延伸的第一屏蔽公共电极；所述数据线包括依次电连接的多个子数据线；所述子数据线位于所述衬底基板和所述像素电极之间；所述第一屏蔽公共电极位于所述子数据线和所述像素电极之间，且分别与所述子数据线和所述像素电极绝缘设置。本申请可以有效的提高第一屏蔽公共电极的电场屏蔽效果，从而有效的降低Xtalk串扰风险。

Description

一种阵列基板和显示面板
技术领域
本申请涉及显示技术领域，尤其涉及一种阵列基板和显示面板。
背景技术
液晶显示装置(Liquid Crystal Display，LCD)具有机身薄、省电、无辐射等众多优点，得到了广泛的应用，液晶面板是液晶显示器的核心组成部分。液晶面板的结构主要是由薄膜晶体管阵列(Thin Film Transistor Array，TFT Array)基板、彩色滤光片(ColorFilter，CF)基板以及配置于两基板间的液晶层(Liquid Crystal Layer)所构成，其工作原理是通过在两片玻璃基板上施加驱动电压来控制液晶层的液晶分子的旋转，将背光模组的光线折射出来产生画面。
一般，在像素设计和薄膜晶体管阵列基板制程中，位于衬底上的第一层金属走线包括薄膜晶体管的栅极、扫描线以及公共电极ACOM，由于公共电极ACOM为金属材料，具有遮光和屏蔽电场的作用，因而也称公共电极ACOM为屏蔽金属(Shielding Metal)。对于八畴像素结构，每个像素单元包括主像素(MainPixel)区和次像素(Sub Pixel)区；扫描线位于主像素区和次像素区之间；公共电极ACOM包括位于扫描线的两侧的主体结构，以及位于主像素区的环状结构；其中公共电极ACOM的主体结构可以屏蔽扫描线的侧向电场以保护像素电极，其环状结构也能屏蔽因数据线高压高频的跳变电场对像素电极的耦合影响，使得像素电极的电压更稳定，有利于防止Xtalk串扰(Xtalk串扰是指当数据线上输入与当前像素灰阶电压不同的电压信号时，产生电压波动，影响了像素电极的电压的稳定性，造成该区域的亮度不均)、画面品味降低以及显示异常等问题。随着产品规格越来越严格，以及显示面板的结构和制程的变化，为了降低Xtalk串扰的风险，八畴像素结构中的主像素区和次像素区均在数据线的侧面设置公共电极ACOM。
然而，现有技术中，数据线为第二层金属走线，公共电极ACOM位于数据线的斜下方，使得公共电极ACOM对数据线的电场屏蔽效果不太理想，无法有效的改善Xtalk串扰问题。
发明内容
本申请提供一种阵列基板和显示面板，第一屏蔽公共电极位于对应的子数据线和像素电极之间，可以有效的提高第一屏蔽公共电极的电场屏蔽效果，从而有效的降低Xtalk串扰风险。
本申请提供一种阵列基板，包括衬底基板以及位于所述衬底基板上且呈多行多列分布的多个像素电极；
任意相邻的两列像素电极之间设有沿列方向延伸的数据线；每个所述像素电极与相邻的数据线之间设有沿所述列方向延伸的第一屏蔽公共电极；所述数据线包括依次电连接的多个子数据线；
所述子数据线位于所述衬底基板和所述像素电极之间；所述第一屏蔽公共电极位于所述子数据线和所述像素电极之间，且分别与所述子数据线和所述像素电极绝缘设置。
进一步的，所述第一屏蔽公共电极在所述衬底基板上的正投影与对应的所述数据线在所述衬底基板上的正投影之间的距离，小于与对应的所述像素电极在所述衬底基板上的正投影之间的距离。
进一步的，所述阵列基板还包括与多行像素电极一一对应设置的多条扫描线；每条所述扫描线与所述数据线交叉且绝缘设置，使所述数据线划分为所述多个子数据线，所述扫描线与所述子数据线同层且绝缘设置。
进一步的，所述数据线还包括与所述多条扫描线一一对应设置的多个桥接线，在所述列方向上任意相邻的两个所述子数据线通过所述桥接线电连接；所述桥接线与所述第一屏蔽公共电极同层且绝缘设置。
进一步的，所述子数据线和所述桥接线之间设有绝缘层；所述子数据线和所述桥接线通过贯穿所述绝缘层的第一导电单元电连接。
进一步的，所述扫描线的至少一侧设有沿所述行方向延伸的第二屏蔽公共电极；所述第二屏蔽公共电极与所述扫描线间隔且同层设置，且与所述子数据线绝缘设置；所述第二屏蔽公共电极与所述第一屏蔽公共电极电连接。
进一步的，所述第一屏蔽公共电极和所述第二屏蔽公共电极之间设有绝缘层；所述第一屏蔽公共电极和所述第二屏蔽公共电极通过贯穿所述绝缘层的第二导电单元电连接。
进一步的，每条所述扫描线位于对应的一行像素电极的一侧，且任意相邻的两行像素电极之间设有一条所述扫描线。
进一步的，每行像素电极包括在所述列方向上相邻设置的两行子像素电极；与所述每行像素电极对应的所述扫描线位于所述两行子像素电极之间。
本申请还提供一种显示面板，包括上述的阵列基板、与所述阵列基板相对设置的对置基板、以及位于所述阵列基板和所述对置基板之间的液晶层。
本申请提供的阵列基板和显示面板中，第一屏蔽公共电极位于对应的子数据线和像素电极之间，使得第一屏蔽公共电极可以直接阻挡子数据线向对应的像素电极方向产生的高频电场，增强了第一屏蔽公共电极的屏蔽效果，避免了子数据线产生的高频电场对像素电极的耦合影响，有利于像素电极的电压稳定性，从而有利于降低Xtalk串扰风险。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的一种阵列基板的局部俯视结构示意图。
图2为图1中A-A处的一种截面结构示意图。
图3为图1中A-A处的另一种截面结构示意图。
图4为图1中A-A处的另一种截面结构示意图。
图5为本申请实施例提供的另一种阵列基板的局部俯视结构示意图。
图6为本申请实施例提供的一种显示面板的局部截面结构示意图。
图7为本申请实施例提供的另一种显示面板的局部截面结构示意图。
图8为本申请实施例提供的另一种显示面板的局部截面结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
结合图1和图2所示，本申请实施例提供了一种阵列基板1，阵列基板1包括衬底基板15以及位于衬底基板15上且呈多行多列分布的多个像素电极6；任意相邻的两列像素电极6之间设有沿列方向延伸的数据线14；每个像素电极6和相邻的数据线14之间设有沿列方向延伸的第一屏蔽公共电极7；数据线14包括依次电连接的多个子数据线5；子数据线5位于衬底基板15和像素电极6之间；第一屏蔽公共电极7位于子数据线5和像素电极6之间，且分别与子数据线5和像素电极6绝缘设置。需要说明的是，无论是在垂直于衬底基板15的方向上，还是在平行于衬底基板15的方向上，第一屏蔽公共电极7均位于对应的子数据线5和像素电极6之间，也就是说第一屏蔽公共电极7位于子数据线5的斜上方。
具体的，若按区域划分，阵列基板1包括呈多行多列分布的多个子像素区2；每个子像素区2的一侧或者相对设置的两侧设有走线区3，走线区3与相邻的子像素区2之间形成有间隙区4；每个子像素区2设有一像素电极6，每个走线区3设有一子数据线5，每个间隙区4设有一第一屏蔽公共电极7。需要说明的是，每个子像素区2的一侧或者相对设置的两侧设有走线区3是针对不同位置的子像素区2进行限定的，例如在行方向上的第一个子像素区2或者最后一个子像素区2仅有一侧设有走线区3，而位于中间位置的子像素区2的两侧均有走线区3。具体的，在行方向上任意相邻的两个子像素区2之间仅设置一个走线区3，也就是说，在行方向上任意相邻的两个子像素区2之间仅设置一个子数据线5。
具体的，像素电极6包括4畴电极结构，即米字形像素结构(图中未示出)。
具体的，第一屏蔽公共电极7在衬底基板15上的正投影与对应的数据线14(具体为对应的子数据线5)在衬底基板15上的正投影之间的距离，小于第一屏蔽公共电极7在衬底基板15上的正投影与对应的像素电极6在衬底基板15上的正投影之间的距离。由于第一屏蔽公共电极7位于对应的子数据线5和像素电极6之间，可以增大第一屏蔽公共电极7的电场屏蔽效果，使得第一屏蔽公共电极7可以靠近子数据线5设置，避免了第一屏蔽公共电极7靠近像素电极6设置甚至与像素电极6部分重叠设置，从而可以提高像素开口率，有利于提高显示效果。
具体的，阵列基板1还包括与多行像素电极6一一对应设置的多条扫描线8；每条扫描线8位于对应的一行像素电极6的一侧，且任意相邻的两行像素电极6之间设有一扫描线8；每条扫描线8与数据线14交叉且绝缘设置，使数据线14划分为多个子数据线5，且多个子数据线5与列方向上的多个像素电极6一一对应设置；扫描线8与子数据线5同层且绝缘设置。
具体的，数据线14还包括与多条扫描线8一一对应设置的多个桥接线9，多个桥接线9分别位于数据线14与多条扫描线8交叉的区域；在列方向上任意相邻的两个子数据线5通过桥接线9电连接；桥接线9与第一屏蔽公共电极7同层且绝缘设置。
具体的，扫描线8沿行方向延伸，且扫描线8与子数据线5位于对应的子像素区2的不同侧，例如分别位于子像素区2相互垂直的两侧；桥接线9沿列方向延伸，且在列方向上延伸至走线区3内与子数据线5电连接。
具体的，子数据线5和桥接线9之间设有绝缘层10；子数据线5和桥接线9通过贯穿绝缘层10的第一导电单元11电连接，第一导电单元11位于走线区3。第一导电单元11的材料与像素电极6的材料相同，且和像素电极6同制程形成；当然，第一导电单元11的材料还可以和桥接线9的材料相同，且和桥接线9同制程形成。
具体的，扫描线8的至少一侧设有沿行方向延伸的第二屏蔽公共电极12；第二屏蔽公共电极12位于扫描线8与列方向上相邻的像素电极6之间，且第二屏蔽公共电极12可与相邻的像素电极6部分交叠设置；第二屏蔽公共电极12与扫描线8间隔且同层设置，且与子数据线5绝缘设置；第二屏蔽公共电极12与第一屏蔽公共电极7电连接。需要说明的是，当扫描线8的两侧均有像素电极6时，则扫描线8的两侧均设有第二屏蔽公共电极12，当扫描线8仅有一侧设有像素电极6时，则扫描线8仅一侧设有第二屏蔽公共电极12。
具体的，位于子数据线5和桥接线9之间的绝缘层10延伸至第一屏蔽公共电极7和第二屏蔽公共电极12之间；第一屏蔽公共电极7和第二屏蔽公共电极12通过贯穿绝缘层10的第二导电单元13电连接，第二导电单元13位于间隙区4。第二导电单元13的材料与第一导电单元11的材料相同，且同制程形成。
在一实施例中，每个子像素区2包括红色子像素区、绿色子像素区和蓝色子像素区中的任意一个。
在一实施例中，阵列基板1还包括栅极、半导体层、源极、漏极和第一钝化层16，其中，栅极、半导体层、源极和漏极构成底栅极薄膜晶体管(图中未示出)；具体的，栅极、子数据线5、扫描线8和第二屏蔽公共电极12同层设置在衬底基板15上，且栅极与扫描线8连接，以接收扫描线8传递的栅极信号；绝缘层10覆盖在衬底基板15、栅极、子数据线5、扫描线8和第二屏蔽公共电极12上；半导体层设置在绝缘层10上且对应栅极设置；源极、漏极、桥接线9以及第一屏蔽公共电极7同层设置，且源极和漏极覆盖在半导体层的两端，桥接线9和第一屏蔽公共电极7设置在绝缘层10上，其中，源极和桥接线9电连接，以接收数据线14传递的数据信号；第一钝化层16覆盖在绝缘层10、源极、漏极、桥接线9和第一屏蔽公共电极7上，且第一钝化层16上对应漏极设有通孔；像素电极6设置在第一钝化层16上，且通过通孔与漏极连接。因此，在制作本实施例中的阵列基板1时，有两层金属层制程，第一层金属层制程形成扫描线8、第二屏蔽公共电极12、栅极和子数据线5，第二层金属层制程形成桥接线9、第一屏蔽公共电极7、源极和漏极，由于子数据线5和桥接线9构成数据线14，故数据线14经过两层金属层制程形成。
当然，阵列基板1中的薄膜晶体管的类型不受限制，重点在于子数据线5在第一金属层制程中形成，桥接线9和第一屏蔽公共电极7在第二金属层制程中形成，使得多个子数据线5经桥接线9桥接后形成连续的数据线14，且第一屏蔽公共电极7位于子数据线5和像素电极6之间，增强了第一屏蔽公共电极7的屏蔽效果，避免子数据线5产生的高频电场对像素电极6造成影响。对于底栅极薄膜晶体管的阵列基板1，本申请不需要改变现有的第一金属层制程和第二金属层制程的工艺顺序，仅将子数据线5和第一屏蔽公共电极7的制作顺序互换，使得子数据线5在第一金属层制程中形成，而第一屏蔽公共电极7在第二金属层制程中形成；因此，本申请无需对现有制作工艺做调整，也不需要对现有生产机台做改变，只需要调整掩模版的开口位置，有利于节约生产成本。
在一实施例中，如图3所示，每个子像素区2还设有色阻单元17，色阻单元17位于第一屏蔽公共电极7与像素电极6之间；色阻单元17延伸至对应的间隙区4和走线区3内。也就是说，阵列基板1为COA型阵列基板。
具体的，红色子像素区中的色阻单元17为红色色阻；绿色子像素区中的色阻单元17为绿色色阻；蓝色子像素区中的色阻单元17为蓝色色阻。
具体的，第一钝化层16位于第一屏蔽公共电极7与色阻单元17之间；阵列基板1还包括第二钝化层20，第二钝化层20位于色阻单元17和像素电极6之间。
在一实施例中，如图4所示，走线区3还设有对应子数据线5设置的DBS公共电极18；DBS公共电极18与像素电极6同层设置，且DBS公共电极18延伸至间隙区4内。
具体的，DBS公共电极18延伸至间隙区4内，保证了DBS公共电极18在衬底基板15上的正投影完全覆盖子数据线5在衬底基板15上的正投影，使得DBS公共电极18通过电场作用可以有效的对子数据线5的位置进行遮光。
具体的，DBS公共电极18还对应桥接线9设置；可以理解的是，DBS公共电极18对应整条数据线14设置。
本实施例中，第一屏蔽公共电极7位于对应的子数据线5和像素电极6之间，使得第一屏蔽公共电极7可以直接阻挡子数据线5向对应的像素电极6方向产生的高频电场，增强了第一屏蔽公共电极7的屏蔽效果，避免了子数据线5产生的高频电场对像素电极6的耦合影响，有利于像素电极6的电压稳定性，从而有利于降低Xtalk串扰风险；并且，第一屏蔽公共电极7的电场屏蔽效果增强了，使得第一屏蔽公共电极7可以靠近子数据线5设置，避免了第一屏蔽公共电极7靠近像素电极6设置甚至与像素电极6部分重叠设置，从而可以提高像素开口率，有利于提高显示效果。
如图5所示，本申请实施例还提供了一种阵列基板1’，与上述实施例不同的在于，每行像素电极6包括在列方向上相邻设置的两行子像素电极，其中一行子像素电极包括多个第一子像素电极19，另一行子像素电极包括多个第二子像素电极26，多个第一子像素电极19与多个第二子像素电极26一一对应设置；与每行像素电极6对应的扫描线8位于对应的两行子像素电极之间，也就是说，每条扫描线8位于对应的一行第一子像素电极19和一行第二子像素电极26之间。
对应的，每个子像素区2在列方向上包括相邻设置的主像素区和次像素区，第一子像素电极19位于主像素区，第二子像素电极26位于次像素区，扫描线8位于主像素区和次像素区之间。
具体的，第一子像素电极19和第二子像素电极26均为4畴电极结构，使得每个子像素区2为8畴像素结构。每个子像素区2中的主像素区和次像素区发同种颜色的光。
具体的，本实施例中的多个子数据线5与列方向上的多个像素电极6并不是一一对应设置；在同一列方向上的多个子数据线5中，第一个子数据线仅与第一行像素电极中的第一子像素电极19对应设置，最后一个子数据线仅与最后一行像素电极中的第二子像素电极26对应设置，其他位置的子数据线对应一行像素电极中的第二子像素电极26以及列方向上相邻的另一行像素电极中的第一子像素电极19设置。
例如，若每一条数据线在列方向上包括N个子数据线，N大于等于2，此时阵列基板包括N-1行像素电极和N-1条扫描线；那么，第一个子数据线对应第一行像素电极中的第二子像素电极，第二个子数据线对应第一行像素电极中的第二子像素电极和第二行像素电极中的第一子像素电极设置；第三个子数据线对应第二行像素电极中的第二子像素电极和第三行像素电极中的第一子像素电极设置，依次类推，第N-1个子数据线对应第N-2行像素电极中的第二子像素电极和第N-1行像素电极中的第一子像素电极设置，第N个子数据线对应第N-1行像素电极中的第二子像素电极设置。
具体的，每条扫描线8的两侧均设有沿行方向延伸的第二屏蔽公共电极12。
可以理解的是，本实施例中的其他结构(包括桥接线、第一屏蔽公共电极、第二屏蔽公共电极、第一导电单元和第二导电单元等)与上一实施例中的结构相同，此处不再赘述。
本实施例中，第一屏蔽公共电极7位于对应的子数据线5和像素电极6之间，使得第一屏蔽公共电极7可以直接阻挡子数据线5向对应的像素电极6方向产生的高频电场，增强了第一屏蔽公共电极7的屏蔽效果，避免了子数据线5产生的高频电场对像素电极6的耦合影响，有利于像素电极6的电压稳定性，从而有利于降低Xtalk串扰风险；并且，第一屏蔽公共电极7的电场屏蔽效果增强了，使得第一屏蔽公共电极7可以靠近子数据线5设置，避免了第一屏蔽公共电极7靠近像素电极6设置甚至与像素电极6部分重叠设置，从而可以提高像素开口率，有利于提高显示效果。
本申请实施例还提供了一种阵列基板，与上述实施例不同的在于，每条数据线中的多个子数据线依次连续连接设置，不需要桥接实现电连接，也就是说数据线可以为在列方向上连续的电极线；扫描线包括与行方向上的多个像素电极一一对应设置的多个子扫描线、以及用于连接在行方向上任意两个相邻的子扫描线的第一桥接线；其中，第一桥接线位于数据线和扫描线交叉的区域；数据线和多个子扫描线同层设置，均采用第一层金属层制程形成，第一桥接线和第一屏蔽公共电极同层设置，均采用第二层金属层制程形成。
具体的，第二屏蔽公共电极包括与多个子扫描线一一对应设置的多个子屏蔽公共电极、以及连接在行方向上相邻的两个子屏蔽公共电极的第二桥接线；多个子屏蔽公共电极和数据线同层设置，均采用第一层金属层制程形成，第二桥接线与第一桥接线同层设置，均采用第二层金属层制程形成。
可以理解的是，本实施例中的整条数据线都采用第一层金属层制程形成，且为连续的；第一屏蔽公共电极采用第二层金属层制程形成；而扫描线和第二屏蔽公共电极分两层金属层制程形成。
本实施例中，第一屏蔽公共电极位于对应的数据线和像素电极之间，使得第一屏蔽公共电极可以直接阻挡数据线向对应的像素电极方向产生的高频电场，增强了第一屏蔽公共电极的屏蔽效果，避免了子数据线产生的高频电场对像素电极的耦合影响，有利于像素电极的电压稳定性，从而有利于降低Xtalk串扰风险；并且，第一屏蔽公共电极的电场屏蔽效果增强了，使得第一屏蔽公共电极可以靠近数据线设置，避免了第一屏蔽公共电极靠近像素电极设置甚至与像素电极部分重叠设置，从而可以提高像素开口率，有利于提高显示效果。
如图6至8图所示，本申请实施例提供了一种显示面板21，显示面板21包括上述任意一个实施例中的阵列基板(包括阵列基板1和阵列基板1’中的任意一个，本实施例中以阵列基板1为例说明)、与阵列基板1相对设置的对置基板22、以及位于阵列基板1和对置基板22之间的液晶层23。
如图6所示，当阵列基板1上不设置色阻单元时，对置基板22为常规的彩膜基板，也就是说对置基板22包括与阵列基板1相对设置的衬底24、以及依次设置在衬底24靠近液晶层23一侧的遮光层25和色阻单元17。具体的，遮光层25可以为黑色矩阵。
如图7所示，当阵列基板1上设置色阻单元17，且对应子数据线5不设置DBS公共电极18时，对置基板22包括与阵列基板1相对设置的衬底24、以及位于衬底24靠近液晶层23一侧且与子数据线5对应设置的遮光层25。
如图8所示，当阵列基板1上设置色阻单元17，且对应子数据线5设置DBS公共电极18时，对置基板22上对应子数据线5不需要设置遮光层，可以避免对盒精度低或面板折叠时产生的漏光现象。
本实施例中，第一屏蔽公共电极7位于对应的子数据线5和像素电极6之间，使得第一屏蔽公共电极7可以直接阻挡子数据线5向对应的像素电极6方向产生的高频电场，增强了第一屏蔽公共电极7的屏蔽效果，避免了子数据线5产生的高频电场对像素电极6的耦合影响，有利于像素电极6的电压稳定性，从而有利于降低Xtalk串扰风险；并且，第一屏蔽公共电极7的电场屏蔽效果增强了，使得第一屏蔽公共电极7可以靠近子数据线5设置，避免了第一屏蔽公共电极7靠近像素电极6设置甚至与像素电极6部分重叠设置，从而可以提高像素开口率，有利于提高显示效果。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括衬底基板以及位于所述衬底基板上且呈多行多列分布的多个像素电极；
任意相邻的两列像素电极之间设有沿列方向延伸的数据线；每个所述像素电极与相邻的数据线之间设有沿所述列方向延伸的第一屏蔽公共电极；所述数据线包括依次电连接的多个子数据线；
所述子数据线位于所述衬底基板和所述像素电极之间；所述第一屏蔽公共电极位于所述子数据线和所述像素电极之间，且分别与所述子数据线和所述像素电极绝缘设置。
2.如权利要求1所述的阵列基板，其特征在于，所述第一屏蔽公共电极在所述衬底基板上的正投影与对应的所述数据线在所述衬底基板上的正投影之间的距离，小于与对应的所述像素电极在所述衬底基板上的正投影之间的距离。
3.如权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括与多行像素电极一一对应设置的多条扫描线；每条所述扫描线与所述数据线交叉且绝缘设置，使所述数据线划分为所述多个子数据线，所述扫描线与所述子数据线同层且绝缘设置。
4.如权利要求3所述的阵列基板，其特征在于，所述数据线还包括与所述多条扫描线一一对应设置的多个桥接线，在所述列方向上任意相邻的两个所述子数据线通过所述桥接线电连接；所述桥接线与所述第一屏蔽公共电极同层且绝缘设置。
5.如权利要求4所述的阵列基板，其特征在于，所述子数据线和所述桥接线之间设有绝缘层；所述子数据线和所述桥接线通过贯穿所述绝缘层的第一导电单元电连接。
6.如权利要求3所述的阵列基板，其特征在于，所述扫描线的至少一侧设有沿所述行方向延伸的第二屏蔽公共电极；所述第二屏蔽公共电极与所述扫描线间隔且同层设置，且与所述子数据线绝缘设置；所述第二屏蔽公共电极与所述第一屏蔽公共电极电连接。
7.如权利要求6所述的阵列基板，其特征在于，所述第一屏蔽公共电极和所述第二屏蔽公共电极之间设有绝缘层；所述第一屏蔽公共电极和所述第二屏蔽公共电极通过贯穿所述绝缘层的第二导电单元电连接。
8.如权利要求3所述的阵列基板，其特征在于，每条所述扫描线位于对应的一行像素电极的一侧，且任意相邻的两行像素电极之间设有一条所述扫描线。
9.如权利要求3所述的阵列基板，其特征在于，每行像素电极包括在所述列方向上相邻设置的两行子像素电极；与所述每行像素电极对应的所述扫描线位于所述两行子像素电极之间。
10.一种显示面板，包括如权利要求1至9任一项所述的阵列基板、与所述阵列基板相对设置的对置基板、以及位于所述阵列基板和所述对置基板之间的液晶层。
CN202010439164.XA 2020-05-22 2020-05-22 一种阵列基板和显示面板 Pending CN111580317A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010439164.XA CN111580317A (zh) 2020-05-22 2020-05-22 一种阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010439164.XA CN111580317A (zh) 2020-05-22 2020-05-22 一种阵列基板和显示面板

Publications (1)

Publication Number Publication Date
CN111580317A true CN111580317A (zh) 2020-08-25

Family

ID=72125283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010439164.XA Pending CN111580317A (zh) 2020-05-22 2020-05-22 一种阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN111580317A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113050330A (zh) * 2021-03-26 2021-06-29 Tcl华星光电技术有限公司 液晶显示面板及其配向方法
CN113703234A (zh) * 2021-07-29 2021-11-26 惠科股份有限公司 显示面板和显示装置
CN113885261A (zh) * 2021-09-30 2022-01-04 Tcl华星光电技术有限公司 显示面板的像素单元、显示面板的下基板、及显示面板
CN114089566A (zh) * 2021-11-30 2022-02-25 长沙惠科光电有限公司 阵列基板、显示面板及显示装置
CN114755865A (zh) * 2022-04-19 2022-07-15 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN115202117A (zh) * 2022-07-29 2022-10-18 惠科股份有限公司 阵列基板、显示装置和驱动电路
CN115576139A (zh) * 2022-10-31 2023-01-06 惠科股份有限公司 显示面板及其制备方法、电子设备
CN115826303A (zh) * 2022-12-07 2023-03-21 北海惠科光电技术有限公司 像素单元、阵列基板及显示面板
WO2023142694A1 (zh) * 2022-01-26 2023-08-03 惠科股份有限公司 阵列基板及液晶显示面板
WO2024245043A1 (zh) * 2023-05-26 2024-12-05 京东方科技集团股份有限公司 一种阵列基板、显示面板以及电子设备
JP7642818B2 (ja) 2022-01-26 2025-03-10 恵科股▲分▼有限公司 アレイ基板及び液晶ディスプレイパネル

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953088A (en) * 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
TW200728814A (en) * 2006-01-20 2007-08-01 Au Optronics Corp Pixel and liquid crystal display and method for manufacturing the same
CN106094363A (zh) * 2016-04-27 2016-11-09 友达光电股份有限公司 像素结构、显示面板及曲面显示装置
CN106200171A (zh) * 2016-07-13 2016-12-07 深圳市华星光电技术有限公司 一种液晶显示面板、制作方法及显示装置
US20170255071A1 (en) * 2016-03-04 2017-09-07 Au Optronics Corporation Array substrate and in-plane switching liquid crystal display panel
CN110824795A (zh) * 2019-10-18 2020-02-21 深圳市华星光电半导体显示技术有限公司 一种基板及液晶显示面板
CN111090199A (zh) * 2020-01-08 2020-05-01 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板和显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5953088A (en) * 1997-12-25 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes
TW200728814A (en) * 2006-01-20 2007-08-01 Au Optronics Corp Pixel and liquid crystal display and method for manufacturing the same
US20170255071A1 (en) * 2016-03-04 2017-09-07 Au Optronics Corporation Array substrate and in-plane switching liquid crystal display panel
CN106094363A (zh) * 2016-04-27 2016-11-09 友达光电股份有限公司 像素结构、显示面板及曲面显示装置
CN106200171A (zh) * 2016-07-13 2016-12-07 深圳市华星光电技术有限公司 一种液晶显示面板、制作方法及显示装置
CN110824795A (zh) * 2019-10-18 2020-02-21 深圳市华星光电半导体显示技术有限公司 一种基板及液晶显示面板
CN111090199A (zh) * 2020-01-08 2020-05-01 深圳市华星光电半导体显示技术有限公司 一种tft阵列基板和显示面板

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11789328B2 (en) 2021-03-26 2023-10-17 Tcl China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and alignment method thereof
CN113050330A (zh) * 2021-03-26 2021-06-29 Tcl华星光电技术有限公司 液晶显示面板及其配向方法
CN113703234A (zh) * 2021-07-29 2021-11-26 惠科股份有限公司 显示面板和显示装置
CN113703234B (zh) * 2021-07-29 2024-01-26 惠科股份有限公司 显示面板和显示装置
CN113885261A (zh) * 2021-09-30 2022-01-04 Tcl华星光电技术有限公司 显示面板的像素单元、显示面板的下基板、及显示面板
US12204213B2 (en) 2021-09-30 2025-01-21 Tcl China Star Optoelectronics Technology Co., Ltd. Pixel unit of a display panel, lower substrate of a display panel, and display panel
CN114089566A (zh) * 2021-11-30 2022-02-25 长沙惠科光电有限公司 阵列基板、显示面板及显示装置
JP7642818B2 (ja) 2022-01-26 2025-03-10 恵科股▲分▼有限公司 アレイ基板及び液晶ディスプレイパネル
WO2023142694A1 (zh) * 2022-01-26 2023-08-03 惠科股份有限公司 阵列基板及液晶显示面板
CN114755865A (zh) * 2022-04-19 2022-07-15 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN115202117B (zh) * 2022-07-29 2023-06-16 惠科股份有限公司 阵列基板、显示装置和驱动电路
US12147136B2 (en) 2022-07-29 2024-11-19 HKC Corporation Limited Array substrate, display device and driving circuit
CN115202117A (zh) * 2022-07-29 2022-10-18 惠科股份有限公司 阵列基板、显示装置和驱动电路
CN115576139A (zh) * 2022-10-31 2023-01-06 惠科股份有限公司 显示面板及其制备方法、电子设备
CN115826303A (zh) * 2022-12-07 2023-03-21 北海惠科光电技术有限公司 像素单元、阵列基板及显示面板
CN115826303B (zh) * 2022-12-07 2025-01-24 北海惠科光电技术有限公司 像素单元、阵列基板及显示面板
WO2024245043A1 (zh) * 2023-05-26 2024-12-05 京东方科技集团股份有限公司 一种阵列基板、显示面板以及电子设备

Similar Documents

Publication Publication Date Title
CN111580317A (zh) 一种阵列基板和显示面板
US8994905B2 (en) Liquid crystal display device
EP1979784B1 (en) Liquid crystal display apparatus using an electric field substantially parallel to the substrate surfaces
KR101486646B1 (ko) 어레이 기판 및 액정 디스플레이 패널
JP4162890B2 (ja) 液晶表示装置
KR101309552B1 (ko) 어레이 기판 및 이를 갖는 표시패널
US6600541B2 (en) Liquid crystal display
TWI526761B (zh) 液晶顯示面板
WO2021212620A1 (zh) 液晶显示面板及显示装置
US11467455B2 (en) Display device
US8310610B2 (en) Display panel having electrostatic discharger
CN114089566B (zh) 阵列基板、显示面板及显示装置
WO2022193337A1 (zh) 阵列基板及显示面板
CN111580316A (zh) 显示面板及电子装置
JP2016024411A (ja) 液晶表示装置
US11119375B1 (en) Display panel and electronic device
JP2004177788A (ja) 液晶表示装置
JP5261268B2 (ja) 液晶装置および電子機器
JP2005215159A (ja) 液晶表示装置およびその駆動方法
JP2001305565A (ja) 液晶表示装置
TWI241445B (en) Multi-domain homeotropic alignment liquid crystal display panel
US9494838B2 (en) Liquid crystal display device
US12055828B2 (en) Array substrate and display panel
CN111240113A (zh) 阵列基板及显示面板
JP2828981B2 (ja) 液晶ディスプレイパネル

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200825