CN111579974A

CN111579974A - 实现边界扫描测试的被测模块、嵌入式系统及测试方法

Info

Publication number: CN111579974A
Application number: CN202010516136.3A
Authority: CN
Inventors: 曹子剑; 杜舒明; 詹进雄
Original assignee: CETC 14 Research Institute
Current assignee: CETC 14 Research Institute
Priority date: 2020-06-09
Filing date: 2020-06-09
Publication date: 2020-08-25
Anticipated expiration: 2040-06-09
Also published as: CN111579974B

Abstract

本发明属于数字电路测试技术领域，公开了一种实现边界扫描测试的被测模块、嵌入式系统及测试方法，用于对数字电路模块进行边界扫描测试。本发明的系统包括嵌入式边界扫描测试控制器和被测模块，通过JTAG总线互连：控制器包括FPGA和外围芯片；FPGA包括ARM和JTAG控制逻辑模块；JTAG控制逻辑模块用于实现JTAG信号输入输出控制；ARM接收并解析边界扫描测试命令，生成边界扫描测试序列，通过JTAG总线访问被测模块，在被测模块执行边界扫描测试后，回收测试响应数据；被测模块包括JTAG路由芯片和需进行边界扫描测试的系统功能电路。采用本发明能够解决雷达相关数字电路模块在线测试和故障诊断的难题。

Description

实现边界扫描测试的被测模块、嵌入式系统及测试方法

技术领域

本发明属于数字电路测试技术领域，具体涉及一种实现边界扫描测试的被测模块、嵌入式系统及测试方法。

背景技术

JTAG(Joint Test Action Group，联合测试工作组)是一种国际标准测试协议(IEEE 1149.1)，主要用于芯片测试。JTAG的工作原理可以归结为：在器件内部定义一个TAP(Test Access Port，测试访问口)，通过专用的JTAG测试工具对内部节点进行测试和调试。边界扫描测试技术是建立在IEEE 1149.1标准上的一种测试结构和测试技术，已成为复杂数字电路测试和诊断的主要手段，广泛使用于数字电路板脱机测试。测试时，数字电路板从雷达系统中取出，使用集成边界扫描测试功能的测试系统完成测试。2016年美国波音公司和A.T.E.Solutions,Inc.公司的专家介绍了一种基于边界扫描测试的嵌入式测试新技术，这种技术可显著增加数字电路的故障检测率和隔离率。

随着数字化雷达技术的高速发展，数字电路在雷达系统中得到广泛应用。在国内，边界扫描技术也是雷达数字电路模块测试的主要手段之一，目前边界扫描测试技术只用于雷达数字电路模块的脱机测试(数字电路模块需要从雷达系统上拆下来)，未用于系统级测试，雷达BIT数据及健康管理分系统并不包含任何边界扫描测试相关内容。

申请号为200810207928.1的中国专利申请公开了一种嵌入式模块测试与维护总线系统，包括总线监控器、通过TM总线相连接的多个嵌入式模块测试与维护总线接口单元，所述嵌入式模块测试与维护总线接口单元与所述总线监控器相连接，所述嵌入式模块测试与维护总线接口单元之间采用主从通讯规约；所述多个嵌入式模块测试与维护总线接口单元中包括主模块和从模块，所述主模块和从模块的逻辑处理部分位于同一个芯片中，所述从模块通过输入的模块标识符来区分。但是，该系统采用的测试方法实际上是针对嵌入式模块的测试方法，并非采用嵌入式测试的方法；该系统主从模块均需设计以处理器为核心的控制接口电路，实现数据收发及打包解包等控制功能，只能测试，完成数据收发，诊断需要上位机完成，不能由该嵌入式模块测试与维护总线系统实现诊断从而直接给出测试结果结论，即不能实现在线故障诊断功能，又增加了软硬件设计成本。

发明内容

本发明目的是：针对现有技术的不足，提供一种实现边界扫描测试的被测模块、嵌入式系统及测试方法，能够解决数字电路模块在线测试和故障诊断的难题。

具体地说，本发明是采用以下技术方案实现的。

一方面，本发明提供一种实现边界扫描测试的被测模块，所述被测模块包括JTAG路由芯片和需进行边界扫描测试的系统功能电路，所述被测模块通过JTAG总线接收边界扫描测试序列，执行对系统功能电路的边界扫描测试；所述JTAG路由芯片的主端口连接JTAG总线，从端口连接该被测模块内各元器件边界扫描链路的JTAG接口，将接收的边界扫描测试序列经电平转换后发送给被测模块内各元器件。

另一方面，本发明还提供一种实现边界扫描测试的嵌入式系统，包括嵌入式边界扫描测试控制器和根据权利要求1所述的实现边界扫描测试的被测模块，所述嵌入式边界扫描测试控制器与被测模块通过JTAG总线互连；

所述嵌入式边界扫描测试控制器，包括FPGA和外围芯片；外围芯片提供CAN总线接口或以太网接口；所述FPGA包括ARM和JTAG控制逻辑模块；所述JTAG控制逻辑模块用于实现JTAG信号输入输出控制；ARM从CAN总线接口或以太网接口接收并解析边界扫描测试命令，生成边界扫描测试序列，通过JTAG总线访问被测模块，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据。

进一步的，所述实现边界扫描测试的嵌入式系统，还包括背板，所述背板设置有JTAG总线，各被测模块通过背板接入JTAG总线，JTAG总线通信由嵌入式边界扫描测试控制器控制，实现嵌入式边界扫描测试控制器与所有被测模块的JTAG总线信号互连。

进一步的，所述ARM运行嵌入式边界扫描测试程序，该程序实现从CAN总线接口或以太网接口接收并解析边界扫描测试命令，生成边界扫描测试序列，通过JTAG总线访问被测模块，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据。

进一步的，所述嵌入式边界扫描测试控制器集成在一个被测模块的数字电路模块中，与该被测模块的系统功能电路相互独立。

进一步的，所述嵌入式边界扫描测试控制器根据回收的边界扫描测试响应数据，启动故障诊断程序完成故障诊断。

再一方面，本发明还提供一种实现边界扫描测试的嵌入式方法，采用上述实现边界扫描测试的嵌入式系统实现，包括以下步骤：

ARM接收来自CAN总线或者以太网的边界扫描测试命令，并解析该边界扫描测试命令；

ARM根据解析的边界扫描测试命令，运行嵌入式边界扫描测试程序，通过JTAG控制逻辑模块生成边界扫描测试序列，经JTAG总线寻址被测模块的JTAG路由，完成寻址后，通过JTAG总线访问被选中的被测模块，通过被选中的被测模块的JTAG路由将边界扫描测试序列传送给被测模块；

被选中的被测模块根据该边界扫描测试序列执行边界扫描测试；

被选中的被测模块将执行边界扫描测试后的边界扫描测试响应数据经JTAG路由芯片和JTAG总线，传回嵌入式边界扫描测试控制器的ARM，完成边界扫描测试数据采集和存储。

进一步的，所述外围芯片包括FLASH芯片，嵌入式边界扫描测试程序存储于嵌入式边界扫描测试控制器的FLASH芯片中，ARM从FLASH芯片中加载嵌入式边界扫描测试程序。

上述实现边界扫描测试的嵌入式方法，在完成边界扫描测试数据采集和存储后还包括：ARM启动故障诊断程序进行故障诊断，将诊断结果存储到存储器并通过CAN总线或上位机网口上传，完成嵌入式边界扫描在线测试和诊断。。

本发明的实现边界扫描测试的被测模块、嵌入式系统及测试方法的有益效果如下：

通过采用JTAG路由芯片设计被测模块(UUT)内边界扫描测试链路，使得嵌入式边界扫描测试控制器能够在线访问UUT，UUT能够通过JTAG路由接收嵌入式边界扫描测试控制器的边界扫描测试访问指令、执行相应的边界扫描测试。与现有技术的必须将该UUT从工作插箱中拆下来后对其进行脱机测试而言，本发明能够实现真正的系统级边界扫描测试，边界扫描测试效率更高。

将嵌入式边界扫描测试控制器以独立功能电路形式集成于数字电路模块内部，减少了分系统模块品种和数量，对于高度集成的被测系统数字电路模块来说，同时节约了成本和空间。且嵌入式边界扫描测试控制器可作为标准化电路，可根据被测系统内所有数字电路模块集成度的综合需求，设计在集成度相对较低的数字电路模块中，功能设计灵活。嵌入式边界扫描测试控制器集成在分系统任意数字电路模块中，均能实现被测系统全部功能模块的嵌入式边界扫描测试功能，不受位置约束。

将嵌入式边界扫描测试控制器集成在某一UUT中。该UUT中，除嵌入式边界扫描测试控制器电路之外，其余的电路(属于被测系统的数字电路模块)基于JTAG路由实现边界扫描链路管理，如此可以实现全部被测系统的数字电路模块的边界扫描在线测试，解决了被测系统的数字电路模块边界扫描在线测试和故障诊断的难题。

附图说明

图1是本实施例的实现边界扫描测试的嵌入式系统框图。

图2是本实施例的含嵌入式边界扫描测试控制器的数字电路模块功能框图。

图3是本实施例的嵌入式边界扫描测试控制器的FPGA内部JTAG控制逻辑功能框图。

图4是本实施例的基于JTAG路由的UUT的JTAG链路连接示意图。

具体实施方式

下面结合实施例并参照附图对本发明作进一步详细描述。

实施例1：

本发明的一个实施例，以对雷达信号处理分系统的数字电路模块(下文简称被测数字电路模块)进行系统级边界扫描测试为例，介绍一种实现边界扫描测试的嵌入式系统及系统级边界扫描测试方法。

如图1所示，本实施例采用的实现边界扫描测试的嵌入式系统，主要包括嵌入式边界扫描测试控制器和基于JTAG路由的UUT(Unit Under Test，被测模块)。本实施例的实现边界扫描测试的嵌入式系统采用雷达信号处理分系统实际使用的工作插箱结构。一个UUT是插箱中的一个插板，本实施例的实现边界扫描测试的嵌入式系统对各UUT的系统功能电路进行边界扫描测试和故障诊断。各UUT的数字电路模块包括JTAG路由芯片和需进行边界扫描测试的系统功能电路。各UUT的系统功能电路组成雷达信号处理分系统的数字电路模块(即被测数字电路模块)，实现雷达信号处理分系统的系统功能。嵌入式边界扫描测试控制器，是本发明的实现边界扫描测试的嵌入式系统的核心模块，用于实现对各个UUT进行边界扫描测试的控制和管理功能，从而实现系统级嵌入式边界扫描在线测试和故障诊断。插箱中的背板设置有JTAG总线，各插板(即UUT)上设置有JTAG路由，通过背板接入JTAG总线，JTAG总线通信由嵌入式边界扫描测试控制器控制，实现嵌入式边界扫描测试控制器与所有UUT的系统功能电路的JTAG总线信号互连。

嵌入式边界扫描测试控制器所在插板上采用双FPGA+交换芯片架构，其中一片FPGA用于嵌入式边界扫描测试控制器，另一片FPGA及交换芯片用于该插板(即UUT)的系统功能电路(即实现雷达信号处理分系统相应功能的电路)。

嵌入式边界扫描测试控制器由FPGA和外围芯片实现。外围芯片包括：FLASH、存储器(如DDR3)、CAN收发器、PHY芯片等。

FPGA是嵌入式边界扫描控制器的核心部件，通过运行嵌入式边界扫描测试程序，完成边界扫描测试选择(选择被测UUT的JTAG路由及测试项)、生成边界扫描测试序列(测试序列中包含边界扫描测试访问指令、测试项等信息)、边界扫描测试序列发送和测试响应数据采集、故障诊断和故障定位、测试结果存储控制等操作。FLASH用于固化嵌入式边界扫描测试程序的存储；存储器用于测试数据和临时数据的存取；通过CAN收发器设计被测数字电路模块的CAN总线接口；通过PHY芯片设计与上位机通讯的以太网接口，用于本实施例的实现边界扫描测试的嵌入式系统与上位机通讯。

嵌入式边界扫描测试控制器的电路集成于一个UUT的数字电路模块中，与该UUT的系统功能电路相互独立，如图2所示。该UUT的数字电路模块基于JTAG路由设计，实现对该UUT内系统功能电路(即实现雷达信号处理分系统相应功能的电路)的边界扫描链路管理。

FPGA内部采用ARM+JTAG控制逻辑模块架构。ARM是用于嵌入式边界扫描测试控制和管理的中央处理器，采用LINUX操作系统，从FLASH加载嵌入式边界扫描测试程序后运行该程序，完成边界扫描测试选择、边界扫描测试序列生成、故障诊断和故障定位、测试结果存储控制等操作。

ARM接收来自CAN总线或上位机网口的边界扫描测试命令，并完成解析。ARM根据解析的边界扫描测试命令完成本实施例的实现边界扫描测试的嵌入式系统中相关的硬件初始化设置(包括JTAG路由初始化、测试速率的选择等)数据以及边界扫描测试序列的生成和发送，同时控制JTAG控制逻辑模块完成测试响应数据的回收，对回收的边界扫描测试响应数据进行存储，并调用故障诊断程序完成诊断，对故障诊断结果数据进行存储，通过CAN总线或者上位机网口选择上传诊断结果数据或者测试响应数据。

JTAG控制逻辑模块用于实现五个JTAG信号(TDI、TDO、TMS、TCK、TRST/)输入输出控制，如图3所示。JTAG控制逻辑模块连接背板JTAG总线和UUT的JTAG路由主端口，能够通过背板上的JTAG总线为各UUT(包括嵌入式边界扫描测试控制器所在的UUT)提供JTAG测试接口，完成边界扫描测试序列发送和边界扫描测试响应数据采集。即，JTAG控制逻辑模块将FPGA内部ARM中解析和生成的边界扫描测试序列相关数据(来自ARM的内部地址、数据和控制总线数据)，写入内部FIFO，在测试时钟CLK_O的控制下，通过TDI串行发送测试序列数据，通过TMS串行发送测试控制数据，通过TCK串行发送测试时钟数据，通过TRST/信号发送复位控制信号，并且通过TDO端对串行输入的边界扫描测试响应数据进行采集，经过内部FIFO送给ARM处理。JTAG控制逻辑模块支持的测试速率可配置，可选0.25MHz、0.5MHz、1MHz、2MHz、5MHz、10MHz、20MHz、25MHz，以适应不同UUT的测试速率需求。

本实施例的实现边界扫描测试的嵌入式系统脱离了计算机的约束，能够自行运行嵌入式边界扫描测试控制器中边界扫描测试程序和故障诊断程序，完成边界扫描测试和故障诊断功能，以FPGA为核心，实现硬件资源的合理配置和优化，占用软硬件资源少。

基于JTAG路由的UUT采用JTAG路由芯片设计UUT内边界扫描测试链路，UUT能够接收嵌入式边界扫描测试控制器的边界扫描测试访问指令、执行相应的边界扫描测试。基于JTAG路由的UUT的JTAG链路连接方式如图4所示。UUT的JTAG路由芯片主端口连接背板JTAG总线，从端口连接UUT内系统功能电路的各元器件边界扫描链路的JTAG接口，将测试序列经电平转换后发送给UUT内各元器件，完成该UUT的边界扫描链路管理。UUT中JTAG路由芯片的地址总线连接背板的相应槽位地址总线，确保每个UUT的JTAG路由地址唯一。背板上实现所有被测UUT相应槽位的JTAG总线互连，JTAG总线信号包括TDI、TDO、TMS、TCK、TRST/，系统背板支持的JTAG总线信号速率不低于50MHz。

嵌入式边界扫描测试控制器所在插板(即UUT)的数字电路模块中，包含系统功能电路。该数字电路模块中，嵌入式边界扫描测试控制器与系统功能电路独立；除嵌入式边界扫描测试控制器之外，其余电路基于JTAG路由实现边界扫描链路管理，如此可以实现该本实施例的实现边界扫描测试的嵌入式系统内全部UUT的系统级嵌入式边界扫描在线测试。

本实施例的实现边界扫描测试的嵌入式方法的执行过程如下：

(1)本实施例的实现边界扫描测试的嵌入式系统的所有UUT的边界扫描测试程序都存储于嵌入式边界扫描测试控制器的FLASH芯片中。本实施例的实现边界扫描测试的嵌入式系统上电启动并加载正常后，嵌入式边界扫描测试控制器的FPGA的ARM从FLASH芯片中加载各UUT的边界扫描测试程序，接收来自CAN总线或者以太网的边界扫描测试命令，并解析该边界扫描测试命令。

(2)嵌入式边界扫描测试控制器的ARM根据解析的边界扫描测试命令，启动相应UUT的边界扫描测试程序，通过FPGA内部JTAG控制逻辑模块按IEEE1149.1标准生成实际边界扫描测试序列，经背板JTAG总线寻址UUT的JTAG路由，完成寻址后，通过边界扫描测试访问指令经背板的JTAG总线访问被选中的UUT，通过被选中的UUT的JTAG路由将边界扫描测试程序相关数据(硬件初始化设置数据和边界扫描测试序列)送给UUT。

(3)被选中的UUT执行边界扫描测试。

(4)被选中的UUT执行边界扫描测试的结果数据(即边界扫描测试响应数据)经UUT的JTAG路由芯片和背板JTAG总线，传回嵌入式边界扫描测试控制器的ARM，完成边界扫描测试数据采集和存储。

(5)ARM启动故障诊断程序进行故障诊断，将诊断结果存储到存储器并通过CAN总线或上位机网口上传，完成嵌入式边界扫描在线测试和诊断。

(6)依次对其他UUT进行同样的寻址访问和边界扫描测试，完成测试结果存储和上传，不同UUT的边界扫描测试结果数据不会覆盖，供后续维护和查询使用。对于集成了嵌入式边界扫描测试控制器的UUT，采用同样的方式，寻址访问后，由除嵌入式边界扫描测试控制器以外的电路执行边界扫描测试，通过JTAG路由将边界扫描测试响应数据传给嵌入式边界扫描测试控制器，进行故障诊断。由此，完成全部UUT的边界扫描在线测试诊断，解决了被测数字电路模块边界扫描在线测试和故障诊断的难题。

本实施的实现边界扫描测试的嵌入式系统和测试方法，将嵌入式边界扫描测试控制器以独立功能电路形式集成于UUT的数字电路模块内部，减少了被测数字电路模块品种和数量，对于高度集成的雷达信号处理分系统来说，同时节约了成本和空间。且嵌入式边界扫描测试控制器可作为标准化电路，可根据需进行边界扫描测试的系统内所有数字电路模块集成度的综合需求，设计在集成度相对较低的数字电路模块中，功能设计灵活。嵌入式边界扫描测试控制器集成在被测数字电路模块的任一UUT中，均能实现全部系统功能电路的嵌入式边界扫描测试功能，不受位置约束。整个边界扫描测试和诊断过程不受上位机约束，所有嵌入式边界扫描测试程序和故障诊断程序均在嵌入式边界扫描测试控制器内实现，弥补了被测数字电路模块(即雷达数字信号处理分系统)在线诊断能力不足的缺点，为雷达健康管理分系统提供了有效的数据支撑。

本发明提出的实现边界扫描测试的嵌入式系统和测试方法，为雷达信号处理分系统数字电路模块提供了系统级边界扫描测试方法，为嵌入式边界扫描测试提供了设计方法，为雷达数字电路模块在线测试和故障诊断提供了测试手段和测试平台。雷达系统BIT及健康管理分系统缺乏在线测试手段和故障诊断能力，通过该嵌入式边界扫描测试方法，实现了雷达数字相关分系统的边界扫描在线测试和故障诊断，为雷达健康管理分系统提供有效地数据支撑，提升新一代雷达的BIT水平和综合保障能力。

在一些实施例中，上述技术的某些方面可以由执行软件的处理系统的一个或多个处理器来实现。该软件包括存储或以其他方式有形实施在非暂时性计算机可读存储介质上的一个或多个可执行指令集合。软件可以包括指令和某些数据，这些指令和某些数据在由一个或多个处理器执行时操纵一个或多个处理器以执行上述技术的一个或多个方面。非暂时性计算机可读存储介质可以包括例如磁或光盘存储设备，诸如闪存、高速缓存、随机存取存储器(RAM)等的固态存储设备或其他非易失性存储器设备。存储在非临时性计算机可读存储介质上的可执行指令可以是源代码、汇编语言代码、目标代码或被一个或多个处理器解释或以其他方式执行的其他指令格式。

计算机可读存储介质可以包括在使用期间可由计算机系统访问以向计算机系统提供指令和/或数据的任何存储介质或存储介质的组合。这样的存储介质可以包括但不限于光学介质(例如，光盘(CD)、数字多功能光盘(DVD)、蓝光光盘)、磁介质(例如，软盘、磁带或磁性硬盘驱动器)、易失性存储器(例如，随机存取存储器(RAM)或高速缓存)、非易失性存储器(例如，只读存储器(ROM)或闪存)或基于微机电系统(MEMS)的存储介质。计算机可读存储介质可以嵌入计算系统(例如，系统RAM或ROM)中，固定地附接到计算系统(例如，磁性硬盘驱动器)，可移除地附接到计算系统(例如，光盘或通用基于串行总线(USB)的闪存)，或者经由有线或无线网络(例如，网络可访问存储(NAS))耦合到计算机系统。

请注意，并非上述一般性描述中的所有活动或要素都是必需的，特定活动或设备的一部分可能不是必需的，并且除了描述的那些之外可以执行一个或多个进一步的活动或包括的要素。更进一步，活动列出的顺序不必是执行它们的顺序。而且，已经参考具体实施例描述了这些概念。然而，本领域的普通技术人员认识到，在不脱离如下权利要求书中阐述的本公开的范围的情况下，可以进行各种修改和改变。因此，说明书和附图被认为是说明性的而不是限制性的，并且所有这样的修改被包括在本公开的范围内。

上面已经关于具体实施例描述了益处、其他优点和问题的解决方案。然而，可能导致任何益处、优点或解决方案发生或变得更明显的益处、优点、问题的解决方案以及任何特征都不应被解释为任何或其他方面的关键、必需或任何或所有权利要求的基本特征。此外，上面公开的特定实施例仅仅是说明性的，因为所公开的主题可以以受益于这里的教导的本领域技术人员显而易见的不同但等同的方式进行修改和实施。除了在下面的权利要求书中描述的以外，没有意图限制在此示出的构造或设计的细节。因此明显的是，上面公开的特定实施例可以被改变或修改，并且所有这样的变化被认为在所公开的主题的范围内。因此，本文寻求的保护如下面的权利要求中所述。

Claims

1.一种实现边界扫描测试的被测模块，其特征在于，所述被测模块包括JTAG路由芯片和需进行边界扫描测试的系统功能电路，所述被测模块通过JTAG总线接收边界扫描测试序列，执行对系统功能电路的边界扫描测试；所述JTAG路由芯片的主端口连接JTAG总线，从端口连接该被测模块内各元器件边界扫描链路的JTAG接口，将接收的边界扫描测试序列经电平转换后发送给被测模块内各元器件。

2.一种实现边界扫描测试的嵌入式系统，其特征在于，包括嵌入式边界扫描测试控制器和根据权利要求1所述的实现边界扫描测试的被测模块，所述嵌入式边界扫描测试控制器与被测模块通过JTAG总线互连；

3.根据权利要求2所述的实现边界扫描测试的嵌入式系统，其特征在于，还包括背板，所述背板设置有JTAG总线，各被测模块通过背板接入JTAG总线，JTAG总线通信由嵌入式边界扫描测试控制器控制，实现嵌入式边界扫描测试控制器与所有被测模块的JTAG总线信号互连。

4.根据权利要求2所述的实现边界扫描测试的嵌入式系统，其特征在于，所述ARM运行嵌入式边界扫描测试程序，该程序实现从CAN总线接口或以太网接口接收并解析边界扫描测试命令，生成边界扫描测试序列，通过JTAG总线访问被测模块，在被测模块执行边界扫描测试后，回收边界扫描测试响应数据。

5.根据权利要求2所述的实现边界扫描测试的嵌入式系统，其特征在于，所述嵌入式边界扫描测试控制器集成在一个被测模块的数字电路模块中，与该被测模块的系统功能电路相互独立。

6.根据权利要求2所述的实现边界扫描测试的嵌入式系统，其特征在于，所述嵌入式边界扫描测试控制器根据回收的边界扫描测试响应数据，启动故障诊断程序完成故障诊断。

7.一种实现边界扫描测试的嵌入式方法，采用根据权利要求2至6任一所述的实现边界扫描测试的嵌入式系统实现，其特征在于，包括以下步骤：

8.根据权利要求7所述的实现边界扫描测试的嵌入式方法，其特征在于，所述外围芯片包括FLASH芯片，嵌入式边界扫描测试程序存储于嵌入式边界扫描测试控制器的FLASH芯片中，ARM从FLASH芯片中加载嵌入式边界扫描测试程序。

9.根据权利要求7所述的实现边界扫描测试的嵌入式方法，其特征在于，在完成边界扫描测试数据采集和存储后还包括：ARM启动故障诊断程序进行故障诊断，将诊断结果存储到存储器并通过CAN总线或上位机网口上传，完成嵌入式边界扫描在线测试和诊断。