[go: up one dir, main page]

CN111554746B - 碳化硅mosfet器件及其制造方法 - Google Patents

碳化硅mosfet器件及其制造方法 Download PDF

Info

Publication number
CN111554746B
CN111554746B CN202010326417.2A CN202010326417A CN111554746B CN 111554746 B CN111554746 B CN 111554746B CN 202010326417 A CN202010326417 A CN 202010326417A CN 111554746 B CN111554746 B CN 111554746B
Authority
CN
China
Prior art keywords
layer
substrate
forming
region
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010326417.2A
Other languages
English (en)
Other versions
CN111554746A (zh
Inventor
王加坤
陈辉
吴兵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Xinmai Semiconductor Technology Co ltd
Original Assignee
Hangzhou Xinmai Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Xinmai Semiconductor Technology Co ltd filed Critical Hangzhou Xinmai Semiconductor Technology Co ltd
Priority to CN202010326417.2A priority Critical patent/CN111554746B/zh
Publication of CN111554746A publication Critical patent/CN111554746A/zh
Priority to US17/235,103 priority patent/US11670502B2/en
Priority to TW110114293A priority patent/TWI779568B/zh
Application granted granted Critical
Publication of CN111554746B publication Critical patent/CN111554746B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了一种碳化硅MOSFET器件及其制造方法，所述方法包括：提供一具有第一掺杂类型的基底；在所述基底的第一表面形成图案化的第一阻挡层；通过所述第一阻挡层在所述基底中形成具有第一掺杂类型的源区；在所述基底中形成第二掺杂类型的基区和第二掺杂类型的接触区，以及形成栅极结构，其中，所述第一阻挡层包括第一部分和第二部分，所述第一部分包括半导体层和与所述半导体层不同的可去除层，所述第二部分仅包括所述可去除层。本发明提供的制造方法在形成接触区的步骤中，可以完全去除所述可去除层，无需再单独形成一张实现接触区自对准注入的掩膜版，节约了制造成本。

Description

碳化硅MOSFET器件及其制造方法
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种碳化硅MOSFET器件及其一种碳化硅MOSFET器件的制造方法。
背景技术
在SiC MOSFET领域，为了减小元胞尺寸、提高电流密度，将沟道的长度设置的越短越好，考虑到光刻精度的影响，长度小于0.5um的沟道一般会使用自对准工艺实现。由于SiC的扩散系数较低，无法使用Si标准的自对准工艺形成沟道，现有的SiC MOSFET沟道自对准工艺首先利用光刻后的多晶硅做P型基区的阻挡层，形成P型基区后对多晶硅进行氧化，多晶硅会在表面以及侧壁形成一定厚度的二氧化硅，然后利用侧壁的二氧化硅作为阻挡层可以实现N+源区的自对准注入。另外，在形成P+接触区时，因为N+源区的离子注入剂量要远大于P+接触区，因此都需要一张单独的掩膜版来形成P+接触区的阻挡层，增加了制造成本。
发明内容
有鉴于此，本发明的目的在于提供一种碳化硅MOSFET器件及其制造方法，以解决上述问题。
根据本发明的第一方面，提供一种碳化硅MOSFET器件的制造方法，包括：提供一具有第一掺杂类型的基底；在所述基底的第一表面形成图案化的第一阻挡层；通过所述第一阻挡层在所述基底中形成具有第一掺杂类型的源区；在所述基底中形成第二掺杂类型的基区和第二掺杂类型的接触区，以及形成栅极结构，其中，所述第一阻挡层包括第一部分和第二部分，所述第一部分包括半导体层和与所述半导体层不同的可去除层，所述第二部分仅包括所述可去除层。
优选地，根据所述源区的位置，以在所述基底第一表面的相应区域设置第一阻挡层的所述第一部分和所述第二部分。
优选地，所述第一部分位于所述基底第一表面边缘区域；第二部分位于所述基底第一表面中间区域。
优选地，所述可去除层为氧化层。
优选地，还包括，在形成所述第一阻挡层之前，采用第一掩膜版在所述基底的第一表面形成图案化的包括第一部分和第二部分的沉积层。
优选地，所述沉积层的第一部分位于所述基底第一表面边缘区域，所述沉积层的第二部分位于所述基底第一表面中间区域。
优选地，所述形成图案化的第一阻挡层的方法包括:通过热氧化工艺在所述基底的第一表面和所述沉积层上形成第一氧化层，以及刻蚀部分所述第一氧化层以形成所述第一阻挡层，其中，在所述热氧化工艺中，所述沉积层的第一部分被部分氧化成所述第一氧化层，所述沉积层的第二部分被完全氧化为所述第一氧化层，所述基底的第一表面保留的沉积层为所述半导体层，所述第一氧化层为所述可去除层。
优选地，通过控制所述沉积层的第二部分的宽度以使得所述沉积层的第二部分被完全氧化。
优选地，通过控制所述热氧化工艺的温度和时间以使得所述沉积层的第二部分被完全氧化。
优选地，根据所述器件的沟道的长度设置所述沉积层的第二部分的宽度。
优选地，设置所述沉积层的第二部分的宽度不大于所述器件的沟道的长度。
优选地，所述沉积层被设置为多晶硅或非晶硅。
优选地，设置所述沉积层第一部分被氧化成的所述第一氧化层的宽度等于所述器件的沟道的长度。
优选地，还包括去除所述第一阻挡层的所述可去除部分。
优选地，形成所述接触区的方法包括：在所述基底的第一表面和所述半导体层上形成第二氧化层，刻蚀所述第二氧化层形成位于所述半导体层侧壁的侧墙，以及以所述半导体层和所述侧墙作为第二阻挡层形成所述接触区。
优选地，在形成所述接触区之后，形成所述基区的方法包括：去除所述侧墙，以及以所述半导体层作为第三阻挡层形成所述基区。
优选地，在形成所述接触区之前，形成所述基区的方法包括以所述第一阻挡层的所述半导体层部分作为第三阻挡层形成所述基区。
优选地，在形成所述源区之前，形成所述基区的方法包括以所述沉积层作为第三阻挡层形成所述基区。
优选地，还包括去除所述所述半导体层。
优选地，还包括去除所述所述半导体层和所述侧墙。
优选地，其中，形成所述栅极结构的方法包括：在所述基底的第一表面形成栅氧层，在所述栅氧层上形成图案化的栅极导体。
优选地，还包括：在所述基底的第一表面和栅极导体上沉积层间介质，刻蚀所述层间介质和所述栅氧层形成开孔，以裸露部分所述基区和所述源区的第一表面，以及在所述基底的第一表面和第二表面淀积金属，形成源漏区电极，其中，所述基底的第一表面和第二表面相对。
优选地，所述第二氧化层通过气相沉积的工艺形成。
优选地，所述第一掺杂类型为N型和P型之一，所述第二掺杂类型为N型和P型中另一个。
根据本发明的第二方面，提供一种根据所述的方法形成的碳化硅MOSFET器件，包括：基底，从所述基底的第一表面延伸至其内的基区，接触区和源区，位于所述基底第一表面的栅极结构，所述栅极结构至少部分覆盖所述源区和所述基区，位于所述栅极结构侧壁和上表面的层间介质，其中，所述基底，所述源区为第一掺杂类型，所述基区和所述接触区为第二掺杂类型。
根据本发明提供的制造碳化硅MOSFET的方法，通过在基底第一表面形成一层图案化的沉积层，所述图案化的沉积层包括位于基底第一表面的边缘区域的第一部分以及位于所述基底第一表面中间区域的二部分；并通过热氧化工艺将所述第一部分部分氧化以及将第二部分完全氧化形成二氧化硅以作为形成源区的阻挡层。使得在后续去除二氧化硅的步骤中，所述基底第一表面中间区域的氧化层可以被完全去除，然后实现接触区的自对准注入。无需再单独形成一张实现接触区自对准注入的掩膜版，节约了制造成本。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1A-1J示出根据本发明的第一实施例的制造碳化硅MOSFET的方法的各个阶段的截面图；
图2A-2C示出根据本发明的第二实施例的制造碳化硅MOSFET的方法的某些步骤的截面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“冲丝”是指在引线框上固定晶片以及进行引线键合之后，在注入封装料的过程中，彼此相邻的引线由于封装料的冲击而彼此接触导致短路的现象。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明公开了一种碳化硅MOSFET器件的制造方法，包括：提供一具有第一掺杂类型的基底；在所述基底的第一表面形成图案化的第一阻挡层；通过所述第一阻挡层在所述基底中形成具有第一掺杂类型的源区；所述基底中形成第二掺杂类型的基区和第二掺杂类型的接触区，以及形成栅极结构，其中，所述第一阻挡层包括第一部分和第二部分，所述第一部分包括半导体层和与所述半导体层不同的可去除层，所述第二部分仅包括所述可去除层。
如图1A-1J示出根据本发明的第一实施例的制造碳化硅MOSFET的方法的各个阶段的截面图。
如图1A所示，提供一具有第一掺杂类型的基底，在所述基底的第一表面形成一层沉积层，并采用第一掩膜版对其进行刻蚀以形成图案化的沉积层103。其中，所述沉积层通过沉积的工艺形成。在本实施例中，所述基底包括第一掺杂类型的半导体衬底101和位于所述半导体衬底上第一掺杂类型的外延层102，即所述沉积层103形成在所述外延层102的第一表面上。所述外延层102的第二表面与所述衬底101接触，所述外延层的第一表面与第二表面相对。
所述沉积层103包括位于所述基底第一表面边缘区域的第一部分1031和位于所述基底第一表面中间区域的第二部分1032。控制所述第二部分1032的宽度，使其在后续的热氧化工艺中可以被完全氧化。根据所述源区的位置，以在所述基底第一表面的相应区域设置所述沉积层103的所述第一部分和所述第二部分。在本实施例中，所述沉积层选择多晶硅或非晶硅，其在后续的热氧化工艺中可被氧化为二氧化硅。在本申请中，可以根据所述器件的沟道的长度设置所述沉积层的第二部分的宽度。一般设置所述沉积层的第二部分的宽度不大于所述器件的沟道的长度。
如图1B所示，通过热氧化工艺在所述沉积层103和所述外延层102的第一表面上形成第一氧化层104，所述沉积层的第一部分的侧壁被氧化成的第一氧化层为侧墙。所述沉积层103的第一部分保留下来的部分(未被氧化成第一氧化层的部分)为半导体层133。通过设置热氧化的工艺条件(时间和温度等)以控制所述侧墙的宽度，并且保证沉积层103的第二部分被全部氧化。
如图1C所示，刻蚀所述第一氧化层104直至所述半导体层133的上表面和所述外延层102的第一表面暴露，以形成第一阻挡层，即刻蚀所述第一氧化层104的厚度为所述第一氧化层104位于所述半导体层133上的厚度。所述第一阻挡层包括位于所述基底第一表面边缘区域的第一部分和位于所述基底第一表面中间区域的第二部分，所述第一部分包括半导体层133和可去除层111，所述第二部分仅包括可去除层112。在本实施例中，所述可去除层为氧化层。然后以所述第一阻挡层为掩膜，自对准离子注入在所述外延层102中形成具有第一掺杂类型的源区121。其中，所述可去除层111的宽度被设置等于所述器件的沟道长度。
需要注意的是，在离子注入工艺过程中，有时需要一层薄膜来保护所述外延层的第一表面不受损坏。因此在其他的实施例中，在刻蚀所述第一氧化层104时，也可在所述外延层的第一表面保留很薄的一层氧化层，以在形成所述源区121时保护所述外延层。
如图1D所示，去除所述可去除层111和112，选择相对于所述半导体层133和所述基底的刻蚀剂去除所述可去除层111和112。
如图1E所示，在所述半导体层133和所述外延层102的第一表面上形成第二氧化层105，其中，所述第二氧化层可以通过化学或物理气相沉积工艺形成，也可采用其他的沉积或氧化工艺形成，在此不作限制。
如图1F所示，刻蚀所述第二氧化层105直至所述半导体层133和所述外延层102的第一表面裸露，保留半导体层133侧壁的第二氧化层以形成侧墙113，即刻蚀所述第二氧化层105的厚度为所述第二氧化层105位于所述半导体层133上的厚度。所述半导体层133和侧墙113形成第二阻挡层，以所述第二阻挡层为掩膜，自对准离子注入在所述外延层102中形成第二掺杂类型的接触区122。其中，所述接触区122的结深大于所述源区121的结深。
同上所述，在刻蚀所述第二氧化层105时，也可在所述外延层的第一表面保留很薄的一层氧化层，以在形成所述接触区122以及后续工艺形成所述基区时保护所述外延层。
其中，所述第一掺杂类型为N型和P型之一，所述第二掺杂类型为N型和P型中另一个。
如图1G所示，去除所述侧墙113，以半导体层133为第三阻挡层，自对准离子注入形成第二掺杂类型的基区123，其中，所述基区123的结深大于所述接触区122的结深，所述基区123的掺杂浓度小于所述接触区122的掺杂浓度。进一步地，形成所述基区123后去除所述半导体层133。
需要注意的是，形成所述基区123也可在图1D(去除所述可去除层111和112)的工艺之后进行，以图1D中的半导体层133为阻挡层形成基区123，然后再进行后续的工艺，形成接触区122。进一步地，形成接触区122后去除所述侧墙113和半导体层133。
形成所述源区121，基区123，以及接触区122之后，进行高温退火工艺以激活杂质原子。
如图1H所示，在所述外延层102的第一表面上形成栅氧层106，并在所述栅氧层106上形成图案化的栅极导体107。其中，所述栅极导体位于所述外延层102的边缘区域，并至少部分覆盖所述所述源区121和基区123。
如图1I所示，在所述栅氧层106和所述栅极导体107上沉积层间介质，然后刻蚀所述层间介质和所述栅氧层106形成开孔，以暴露所述外延层的第一表面，即暴露部分所述源区121和所述接触区122的上表面。在所述栅极导体的侧壁和所述栅极导体的上表面保留有层间介质108。
如图1J所示，在所述开孔和所述层间介质108上沉积金属以形成源区电极109，在所述衬底的背面沉积金属以形成漏极电极110。其中，所述金属可以选择合金。
本发明还公开了根据第一实施例的制造方法形成的碳化硅MOSFET器件，如图1J所示。所述碳化硅MOSFET器件包括半导体衬底101，位于衬底101上的外延层102，以及位于所述外延层中的基区123，接触区122和源区121。其中，所述接触区122位于所述基区123中，所述源区121包括分离的两部分。所述衬底101，所述外延层102，所述源区121为第一掺杂类型，所述基区123和所述接触区122为第二掺杂类型。所述碳化硅MOSFET器件还包括位于所述外延层第一表面的栅氧层106，以及位于所述栅氧层106上的栅极导体107，位于所述栅极导体侧壁和上表面的层间介质108。其中，所述栅极导体位于所述外延层的边缘区域，至少部分覆盖所述源区121和所述基区123。所述碳化硅MOSFET器件进一步包括位于所述外延层102第一表面和所述层间介质108上的源极电极109和位于所述衬底背面的漏极电极110，其中，所述源极电极109与所述源区121和所述接触区122电连接。
如图2A-2C示出根据本发明的第二实施例的制造碳化硅MOSFET的方法的某些步骤的截面图。
本实施例与第一实施例的方法不同的是：第一实施例中三次离子注入的顺序为先形成源区，再形成接触区，最后形成基区；第二实施例中三次离子注入的顺序为先形成基区，再形成源区，最后形成接触区。其他的步骤都相同，在此不再赘述。具体的步骤如下所示：
如图1A所示，在所述基底的第一表面形成图案化的沉积层103。如图2A所示，然后以所述沉积层103作为第三阻挡层，自对准离子注入在所述外延层102中形成第二掺杂类型的基区223。在本实施例中，所述基区223包括互相分离的两部分。
然后按照图1B，图1C的工艺步骤形成如图2B所示的第一掺杂类型的源区221。其中，所述源区221也包括分离两部分，其分别位于所述基区223的两部分中。所述源区221的结深小于所述基区223的结深。
继续按照图1D，图1E，图1F的工艺步骤形成如图2C所示的第二掺杂类型的接触区222。其中，所述接触区222将所述基区223的两部分连起来。所述接触区222的结深小于所述基区223的结深，所述接触区222的掺杂浓度大于所述基区223的掺杂浓度。
本发明还公开了根据第二实施例的制造方法形成的碳化硅MOSFET器件。第二实施例中形成的MOSFET器件除基区223与第一实施例中的方法形成的MOSFET器件的基区123的形状不同以外，其他都相同，在此不再赘述。需要注意的是，虽然第二实施例中形成的基区223与第一实施例中的方法形成的基区123的形状不同，但其在MOSFET器件中的作用相同，没有区别。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (23)

1.一种碳化硅MOSFET器件的制造方法，包括：
提供一具有第一掺杂类型的基底；
采用第一掩膜版在所述基底的第一表面形成图案化包括第一部分和第二部分的沉积层；
通过热氧化工艺在所述基底的第一表面和所述沉积层上形成第一氧化层，刻蚀部分所述第一氧化层以形成第一阻挡层，其中，在热氧化工艺中，所述沉积层的所述第一部分被部分氧化成所述第一氧化层，所述沉积层的所述第二部分被完全氧化为所述第一氧化层，所述基底的第一表面保留的所述沉积层为半导体层，所述第一氧化层为可去除层；
通过所述第一阻挡层在所述基底中形成具有第一掺杂类型的源区；
在所述基底中形成第二掺杂类型的基区和第二掺杂类型的接触区，以及
形成栅极结构，
其中，所述第一阻挡层包括第一部分和第二部分，所述第一阻挡层的所述第一部分包括所述半导体层和所述可去除层，所述第一阻挡层的所述第二部分仅包括所述可去除层。
2.根据权利要求1所述的方法，其中，根据所述源区的位置，以在所述基底第一表面的相应区域设置所述第一阻挡层的所述第一部分和所述第二部分。
3.根据权利要求1所述的方法，其中，所述第一阻挡层的所述第一部分位于所述基底第一表面边缘区域；所述第一阻挡层的所述第二部分位于所述基底第一表面中间区域。
4.根据权利要求1所述的方法，其中，所述可去除层为氧化层。
5.根据权利要求1所述的方法，其中，所述沉积层的所述第一部分位于所述基底第一表面边缘区域，所述沉积层的所述第二部分位于所述基底第一表面中间区域。
6.根据权利要求1所述的方法，其中，通过控制所述沉积层的所述第二部分的宽度以使得所述沉积层的所述第二部分被完全氧化。
7.根据权利要求1所述的方法，其中，通过控制所述热氧化工艺的温度和时间以使得所述沉积层的所述第二部分被完全氧化。
8.根据权利要求5所述的方法，其中，根据所述器件的沟道的长度设置所述沉积层的所述第二部分的宽度。
9.根据权利要求5所述的方法，其中，设置所述沉积层的所述第二部分的宽度不大于所述器件的沟道的长度。
10.根据权利要求1所述的方法，其中，所述沉积层被设置为多晶硅或非晶硅。
11.根据权利要求1所述的方法，其中，设置所述沉积层的所述第一部分被氧化成的所述第一氧化层的宽度等于所述器件的沟道的长度。
12.根据权利要求1所述的方法，其中，还包括去除所述第一阻挡层的所述可去除部分。
13.根据权利要求12所述的方法，其中，形成所述接触区的方法包括：
在所述基底的第一表面和所述半导体层上形成第二氧化层，
刻蚀所述第二氧化层形成位于所述半导体层侧壁的侧墙，以及
以所述半导体层和所述侧墙作为第二阻挡层形成所述接触区。
14.根据权利要求13所述的方法，其中，在形成所述接触区之后，形成所述基区的方法包括：
去除所述侧墙，以及
以所述半导体层作为第三阻挡层形成所述基区。
15.根据权利要求12所述的方法，其中，在形成所述接触区之前，形成所述基区的方法包括以所述第一阻挡层的所述半导体层部分作为第三阻挡层形成所述基区。
16.根据权利要求1所述的方法，其中，在形成所述源区之前，形成所述基区的方法包括以所述沉积层作为第三阻挡层形成所述基区。
17.根据权利要求14所述的方法，其中，还包括去除所述半导体层。
18.根据权利要求13所述的方法，其中，还包括去除所述半导体层和所述侧墙。
19.根据权利要求17或18所述的方法，其中，形成所述栅极结构的方法包括：
在所述基底的第一表面形成栅氧层，
在所述栅氧层上形成图案化的栅极导体。
20.根据权利要求19所述的方法，其中，还包括：
在所述基底的第一表面和栅极导体上沉积层间介质，
刻蚀所述层间介质和所述栅氧层形成开孔，以裸露部分所述基区和所述源区的第一表面，以及
在所述基底的第一表面和第二表面淀积金属，形成源漏区电极，
其中，所述基底的第一表面和第二表面相对。
21.根据权利要求13所述的方法，其中，所述第二氧化层通过气相沉积的工艺形成。
22.根据权利要求1所述的方法，其中，所述第一掺杂类型为N型和P型之一，所述第二掺杂类型为N型和P型中另一个。
23.一种根据权利要求1-22中任一所述的方法形成的碳化硅MOSFET器件，包括：
基底，
从所述基底的第一表面延伸至其内的基区，接触区和源区，
位于所述基底第一表面的栅极结构，所述栅极结构至少部分覆盖所述源区和所述基区，
位于所述栅极结构侧壁和上表面的层间介质，
其中，所述基底，所述源区为第一掺杂类型，所述基区和所述接触区为第二掺杂类型。
CN202010326417.2A 2020-04-23 2020-04-23 碳化硅mosfet器件及其制造方法 Active CN111554746B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010326417.2A CN111554746B (zh) 2020-04-23 2020-04-23 碳化硅mosfet器件及其制造方法
US17/235,103 US11670502B2 (en) 2020-04-23 2021-04-20 SiC MOSFET and method for manufacturing the same
TW110114293A TWI779568B (zh) 2020-04-23 2021-04-21 碳化矽ｍｏｓｆｅｔ裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010326417.2A CN111554746B (zh) 2020-04-23 2020-04-23 碳化硅mosfet器件及其制造方法

Publications (2)

Publication Number Publication Date
CN111554746A CN111554746A (zh) 2020-08-18
CN111554746B true CN111554746B (zh) 2022-09-16

Family

ID=72002494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010326417.2A Active CN111554746B (zh) 2020-04-23 2020-04-23 碳化硅mosfet器件及其制造方法

Country Status (3)

Country Link
US (1) US11670502B2 (zh)
CN (1) CN111554746B (zh)
TW (1) TWI779568B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112038234B (zh) * 2020-08-13 2022-11-22 杭州芯迈半导体技术有限公司 SiC MOSFET器件及其制造方法
CN112117193B (zh) 2020-09-21 2023-05-16 杭州芯迈半导体技术有限公司 碳化硅mosfet器件及其制造方法
CN115954377B (zh) * 2023-03-10 2023-06-16 广东芯聚能半导体有限公司 半导体结构及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120058617A1 (en) * 2009-07-24 2012-03-08 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
US20160218186A1 (en) * 2013-08-28 2016-07-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6818513B2 (en) 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6882000B2 (en) 2001-08-10 2005-04-19 Siliconix Incorporated Trench MIS device with reduced gate-to-drain capacitance
JP4922554B2 (ja) * 2004-08-18 2012-04-25 パナソニック株式会社 半導体装置の製造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
JP5961865B2 (ja) 2010-09-15 2016-08-02 ローム株式会社 半導体素子
CN103413765B (zh) 2013-08-27 2016-08-10 矽力杰半导体技术(杭州)有限公司 沟槽mosfet器件及其制作方法
US20150118810A1 (en) 2013-10-24 2015-04-30 Madhur Bobde Buried field ring field effect transistor (buf-fet) integrated with cells implanted with hole supply path
CN104241376B (zh) 2014-09-01 2017-12-05 矽力杰半导体技术(杭州)有限公司 超结结构及其制备方法和半导体器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120058617A1 (en) * 2009-07-24 2012-03-08 Mitsubishi Electric Corporation Method for manufacturing silicon carbide semiconductor device
US20160218186A1 (en) * 2013-08-28 2016-07-28 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method of manufacturing the same

Also Published As

Publication number Publication date
US11670502B2 (en) 2023-06-06
TWI779568B (zh) 2022-10-01
US20210335605A1 (en) 2021-10-28
CN111554746A (zh) 2020-08-18
TW202209442A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US5270257A (en) Method of making metal oxide semiconductor field effect transistors with a lightly doped drain structure having a recess type gate
CN100416855C (zh) 半导体沟槽器件以及制造该器件的方法
TWI779568B (zh) 碳化矽ｍｏｓｆｅｔ裝置的製造方法
JPH07105392B2 (ja) 突起部を有する半導体デバイス構造体
JPH05206451A (ja) Ｍｏｓｆｅｔおよびその製造方法
US20210234035A1 (en) Transistor manufacturing method and gate-all-around device structure
TW202213466A (zh) 碳化矽ｍｏｓｆｅｔ器件及其製造方法
WO2014063381A1 (zh) Mosfet的制造方法
CN110047759A (zh) 沟槽型mosfet器件制造方法
US20140239397A1 (en) Jlt (junction-less transistor) device and method for fabricating the same
CN110957370B (zh) 横向双扩散晶体管的制造方法
US6977203B2 (en) Method of forming narrow trenches in semiconductor substrates
JP2519284B2 (ja) 埋め込みゲ―ト型ｍｏｓｆｅｔの製造方法
JPH07153952A (ja) 半導体装置及びその製造方法
KR100419744B1 (ko) 트랜지스터 및 그의 제조 방법
CN115148602A (zh) Ldmos器件及其制造方法
TW202213540A (zh) ＳｉＣ ＭＯＳＦＥＴ器件及其製造方法
KR100586178B1 (ko) 쇼트키 장벽 관통 트랜지스터 및 그 제조방법
CN113611608A (zh) 碳化硅平面栅mosfet的制备方法
CN111710608A (zh) 沟槽mosfet及其制造方法
CN114823841A (zh) 半导体结构及其形成方法
US20240097019A1 (en) Semiconductor device and manufacturing method thereof
JPH0491481A (ja) Ｍｉｓ電界効果トランジスタ
WO2018152836A1 (zh) 一种隧穿场效应晶体管及其制作方法
KR100376874B1 (ko) 반도체장치의트랜지스터제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20211209

Address after: 310051 1-1201, No. 6, Lianhui street, Xixing street, Binjiang District, Hangzhou City, Zhejiang Province

Applicant after: Hangzhou Xinmai Semiconductor Technology Co.,Ltd.

Address before: 311100 room 232, building 3, No. 1500, Wenyi West Road, Cangqian street, Yuhang District, Hangzhou City, Zhejiang Province

Applicant before: Hangzhou chuangqin Sensor Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant