[go: up one dir, main page]

CN111554743A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN111554743A
CN111554743A CN201910728940.5A CN201910728940A CN111554743A CN 111554743 A CN111554743 A CN 111554743A CN 201910728940 A CN201910728940 A CN 201910728940A CN 111554743 A CN111554743 A CN 111554743A
Authority
CN
China
Prior art keywords
electrode
semiconductor
semiconductor device
control
front surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910728940.5A
Other languages
English (en)
Other versions
CN111554743B (zh
Inventor
西口俊史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN111554743A publication Critical patent/CN111554743A/zh
Application granted granted Critical
Publication of CN111554743B publication Critical patent/CN111554743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/63—Vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126—Top-view geometrical layouts of the regions or the junctions
    • H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/154—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/158—Dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/112—Field plates comprising multiple field plate segments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/252—Source or drain electrodes for field-effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

实施方式的半导体装置具备：半导体部；第1电极，设置在上述半导体部的背面上；第2电极，设置在上述半导体部的正面侧；第3电极，设置在上述半导体部的正面侧；以及控制电极，配置在设于上述半导体部的正面侧的沟槽的内部，与上述第3电极电连接。上述控制电极配置在上述半导体部与上述第2电极之间，与上述半导体部及上述第2电极电绝缘。上述控制电极包括在沿着上述半导体部的上述正面的第1方向上延伸的第1部分、和在与上述第1方向交叉的第2方向上延伸的第2部分，在上述沟槽内不分岔而连续地延伸。

Description

半导体装置
本申请基于日本专利申请2019－21248号(申请日：2019年2月8日)主张优先权，这里引用其全部内容。
技术领域
本发明涉及半导体装置。
背景技术
电力控制用半导体装置为了降低电力损耗而希望具有较低的启动电阻。例如对于沟槽栅型的MOSFET，通过提高启动电流流动的活性区域中的沟槽栅的密度，能够降低启动电阻。但是，在其制造过程中，有时由于设置在沟槽栅内的多晶硅、栅极绝缘膜、场板绝缘膜等与半导体之间的热膨胀率的差异导致晶片的翘曲变大，使制造效率下降。
发明内容
本发明提供一种能够减少制造过程中的晶片的翘曲的半导体装置。
有关技术方案的半导体装置具备：半导体部，包括第1导电型的第1半导体层；第1电极，设置在上述半导体部的背面上；第2电极，设置在上述半导体部的正面侧；第3电极，设置在上述半导体部的正面侧，与上述半导体部及上述第2电极电绝缘；以及控制电极，在上述半导体部与上述第2电极之间，配置在设于上述半导体部的正面侧的沟槽的内部，与上述第3电极电连接。上述控制电极经由第1绝缘膜与上述半导体部电绝缘，经由第2绝缘膜与上述第2电极电绝缘。上述半导体部还包括第2导电型的第2半导体层和第1导电型的第3半导体层；上述第2半导体层设在上述第1半导体层与上述第2电极之间，隔着上述第1绝缘膜面对上述控制电极。上述第3半导体层有选择地设在上述第2半导体层与上述第2电极之间，并且与上述第2电极电连接。上述控制电极包括在上述沟槽内不分岔而连续地延伸、沿与上述半导体部的上述正面平行的方向延伸的第1部分及第2部分，上述第1部分沿第1方向延伸，上述第2部分沿与上述第1方向交叉的第2方向延伸。
附图说明
图1A及图1B是表示有关实施方式的半导体装置的示意图。
图2A及图2B是表示有关实施方式的变形例的半导体装置的示意图。
图3A及图3B是表示有关实施方式的另一变形例的半导体装置的示意图。
图4A及图4B是表示有关实施方式的又一变形例的半导体装置的示意图。
图5A及图5B是表示有关实施方式的其他变形例的半导体装置的示意图。
图6A～图6C是表示实施方式的半导体装置的安装方法的示意图。
图7A及图7B是表示有关比较例的半导体装置的示意图。
具体实施方式
以下，参照附图对实施方式进行说明。对于图中的相同部分赋予相同的标号而适当省略其详细的说明，对不同的部分进行说明。另外，附图是示意性或概念性的，各部分的厚度与宽度的关系、部分间的大小的比率等并不一定与现实相同。此外，即使是表示相同部分的情况，也有根据附图而不同地表示相互的尺寸或比率的情况。
另外，使用各图中表示的X轴、Y轴及Z轴说明各部分的配置及结构。X轴、Y轴、Z轴相互正交，分别表示X方向、Y方向、Z方向。此外，有时将Z方向设为上方、将其相反方向设为下方而说明。
图1A及图1B是表示有关实施方式的半导体装置1的示意图。半导体装置1例如是具有沟槽栅构造的功率MOSFET。半导体装置1例如具有设置在半导体部10的正面侧的MOS(Metal Oxide Semiconductor：金属氧化物半导体)构造。半导体部10例如是硅。图1A是表示半导体装置1的栅极电极20及栅极焊盘30的配置的示意俯视图。图1B是表示沿着图1A中所示的A－A线的截面的示意图。
如图1A所示，栅极电极20例如包括第1部分20a和第2部分20b。第1部分20a在沿着半导体部10的正面的第1方向(例如X方向)上延伸。第2部分20b与第1部分20a相连，在沿着半导体部10的正面的第2方向(例如Y方向)上延伸。第1方向例如在半导体部10的正面内与第2方向交叉。
栅极焊盘30例如配置在沿着半导体部10的正面的外缘的4个角的1个处。栅极焊盘30与沿着半导体部10的正面的外缘在X方向及Y方向上延伸的栅极配线30PX及30PY连接。栅极配线30PY与栅极电极20的第1部分20a电连接。栅极配线30PX与栅极电极20的第2部分20b电连接。
栅极电极20例如配置有多个。多个栅极电极20的第1部分20a在Y方向上排列，与栅极配线30PY电连接。此外，多个栅极电极20的第2部分20b在X方向上排列，与栅极配线30PX电连接。
如图1B所示，半导体装置1还具备漏极电极40(第1电极)和源极电极50(第2电极)。漏极电极40设置在半导体部10的背面上。源极电极50设置在半导体部10的正面侧。
半导体部10例如包括n型漂移层11(第1半导体层)、n型漏极层13、p型扩散层15(第2半导体层)、n型源极层17(第3半导体层)和p型接触层19。
n型漏极层13设置在n型漂移层11与漏极电极40之间。n型漏极层13包含比n型漂移层11的n型杂质浓度高的n型杂质。漏极电极40与n型漏极层13接触，电连接。
p型扩散层15设置在n型漂移层11与源极电极50之间。n型源极层17有选择地设置在p型扩散层15与源极电极50之间。n型源极层17含有比n型漂移层11的n型杂质浓度高的n型杂质，与源极电极50电连接。
p型接触层19例如设置在p型扩散层15之中。p型接触层19含有比p型扩散层15的p型杂质浓度高的p型杂质。源极电极50经由将层间绝缘膜33贯穿而延伸到半导体部10中的接触部50CP与p型接触层19电连接。
接触部50CP在从层间绝缘膜33的正面到达p型接触层19的深度的接触沟槽CT的内部延伸，与p型接触层19接触。此外，接触部50CP与在接触沟槽CT的内壁露出的n型源极层17接触而电连接。
如图1B所示，栅极电极20配置在设于半导体部10的正面侧的栅极沟槽GT的内部。在栅极沟槽GT的内部，还配置有与栅极电极20电绝缘的场板25。栅极电极20及场板25被绝缘膜27从半导体部10电绝缘。进而，栅极电极20被层间绝缘膜33从源极电极50电绝缘。绝缘膜27及层间绝缘膜33例如是氧化硅膜。
栅极电极20以隔着绝缘膜27的一部分27g与p型扩散层15相向的方式配置在栅极沟槽GT内。绝缘膜27的一部分27g作为栅极绝缘膜发挥功能。场板25例如在Z方向上位于n型漂移层11与栅极电极20之间。场板25和栅极电极20一起在栅极沟槽GT的内部延伸。场板25例如以未图示的部分与源极电极50电连接。
如图1A所示，有关实施方式的栅极电极20包括第1部分20a及第2部分20b，在栅极沟槽GT的内部连续地延伸。例如，由半导体部10的线热膨胀系数与设在栅极沟槽GT的内部中的绝缘膜27的线热膨胀系数的差导致的在晶片内部产生的应力，通过设置第1部分20a及第2部分20b而被缓和。由此，能够抑制半导体装置1的制造过程中的晶片的翘曲。
例如，在仅包括第1部分20a或第2部分20b的某一个的结构中，与栅极电极20正交的方向上的晶片的翘曲变大。相对于此，如果设置第1部分20a和第2部分20b的两者，则设置各个部分的区域的面积变小，应力被减小。此外，在如图5B所示的例子中，通过变化配置第1部分20a的区域的面积和配置第2部分20b的区域的面积的比，还能够控制晶片的翘曲量。
对于将场板25配置在栅极沟槽GT的内部中的沟槽栅构造，栅极沟槽GT在Z方向上设置得更深。因此，设在栅极沟槽GT的内部中的绝缘膜27的体积增加，制造过程中的晶片的形变变大。结果，晶片的翘曲变大。即，根据本实施方式，栅极电极20在栅极沟槽GT形成得较深的半导体装置1的制造过程中，有效地抑制晶片的翘曲。
另外，有关本实施方式的半导体装置1能够减小启动电阻。例如，对于图7A所示的半导体装置8，具有设置在半导体部10的多个第1部分20a及多个第2部分20b。由此，能够抑制半导体装置8的制造过程中的晶片的翘曲。但是，对于半导体装置8，第1部分20a与第2部分20b分离，分别被配置在不同的区域。即，设置有包括多个第1部分20a的第1区域GR1和包括多个第2部分20b的第2区域GR2。因此，在第1区域GR1与第2区域GR2之间产生不贡献于启动电流的部分。
相对于此，对于有关实施方式的半导体装置1，通过将栅极电极20的第1部分20a及第2部分20b相连而配置，能够扩大贡献于启动电流的面积。即，半导体装置1与半导体装置8相比能够降低启动电阻。
此外，对于图7B所示的半导体装置9，多个第1部分20a及多个第2部分20b被配置为相互交叉的格状。由此，能够抑制半导体装置9的制造过程中的晶片的翘曲。但是，对于半导体装置9，如果将栅极沟槽GT微细化，则位于第1部分20a间及第2部分20b间的半导体部10的面积缩小，流过n型漂移层11中的电流的栅极电极20间的流路变窄。因此，即使由于将栅极电极20微细化而沟道电阻减小，也会产生不能充分减小总的启动电阻的情况。进而，难以形成使p型扩散层15与源极电极50电连接的接触构造。
相对于此，对于有关实施方式的半导体装置1，栅极电极20在栅极沟槽GT的内部中不分岔而延伸。由此，能够将伴随着栅极沟槽GT的微细化的位于第1部分20a间及第2部分20b间的半导体部10的面积的缩小缓和。即，能够抑制n型漂移层11的启动电阻的增加。此外，也容易在第1部分20a间及第2部分20b间形成接触沟槽CT，容易形成源极电极50对于p型扩散层15的接触构造。
图2A及图2B是表示有关实施方式的变形例的半导体装置2的示意图。图2A是表示栅极电极20、栅极焊盘30、栅极配线30PX、30PY及30S的配置的示意俯视图。图2B是沿着图2A中所示的CE方向的示意剖面图。
如图2A所示，对于半导体装置2，设置有位于栅极电极20的第1部分20a和第2部分20b的连接部的上方的栅极配线30S。栅极配线30S从栅极焊盘30沿CE方向延伸，位于多个栅极电极20的连接部的上方。
图2B是图2A中所示的接触部30CP的剖面图。栅极配线30S设置在半导体部10的上方。栅极配线30S被层间绝缘膜33从半导体部10电绝缘。并且，栅极配线30S经由栅极触部30GC与栅极电极20电连接。栅极触部30GC在层间绝缘膜33中从栅极配线30S延伸至达到栅极电极20的深度。
栅极触部30GC是为了减小栅极电极20的寄生电阻而设置的。例如，在至少1个栅极电极20处，在与栅极配线30PX的连接部和与栅极配线30PY的连接部间的寄生电阻比规定的值大的情况下，设置栅极触部30GC。由此，能够加快半导体装置2的对于栅极偏压的响应速度。
图3A及图3B是表示有关实施方式的变形例的半导体装置3的示意图。图3A是表示栅极电极20、栅极焊盘30、栅极配线30PX及30PY的配置的示意俯视图。图3B是表示栅极焊盘30、栅极配线30PX、30PY及源极电极50的配置的示意俯视图。
如图3A所示，对于半导体装置3，栅极焊盘30配置在活性区域的中央。栅极配线30PX从栅极焊盘30向+X方向及-X方向延伸。栅极配线30PX与栅极焊盘30电连接。栅极配线30PY从栅极焊盘30向+Y方向及-Y方向延伸。栅极配线30PY与栅极焊盘30电连接。
半导体装置3具有多个栅极电极20。栅极电极20分别包括第1部分20a及第2部分20b。第1部分20a与栅极配线30PY电连接，沿X方向延伸。第2部分20b与栅极配线30PX连接，沿Y方向延伸。多个栅极电极20的第1部分20a在Y方向上排列，第2部分20b在X方向上排列。
例如，如果将配置在半导体部10的正面上的相同位置处的栅极电极20比较，则对于从与栅极配线30PX的连接部到与栅极配线30PY的连接部的长度，半导体装置3的栅极电极20的该长度比半导体装置1的栅极电极20的该长度短。即，半导体装置3能够减小栅极电极20的寄生电阻，加快对于栅极偏压的响应速度。
如图3B所示，源极电极50以不与栅极焊盘30、栅极配线30PX及30PY重叠的方式分为4个部分而配置。源极电极50通过在半导体部10的正面上分离地配置，与栅极焊盘30、栅极配线30PX及30PY电绝缘。此外，实施方式并不限定于该例，例如也可以设置为，使源极电极50隔着层间绝缘膜位于栅极配线30PX及30PY之上。
图4A～图5B是表示有关实施方式的变形例的半导体装置4～7的示意图。图4A～图5B是表示栅极电极20及栅极焊盘30的配置的示意图。
对于图4A所示的半导体装置4，栅极电极20具有多个第1部分20a及多个第2部分20b一体地相连的平面形状。栅极电极20由多个第1部分20a及多个第2部分20b构成为例如漩涡状。多个第1部分20a在Y方向上排列，多个第2部分20b在X方向上排列。栅极焊盘30配置在位于半导体部10的正面的外缘的4个角的1个处，栅极电极20与栅极焊盘30电连接。
对于图4B所示的半导体装置5，栅极焊盘30配置在半导体部10的正面的中央部上，2个栅极电极20配置在栅极焊盘30的两侧。2个栅极电极20分别具有将多个第1部分20a和多个第2部分20b一体地配置为漩涡状的结构。多个第1部分20a在Y方向上排列，多个第2部分20b在X方向上排列。栅极电极20在半导体部10的中央与栅极焊盘30电连接。2个栅极电极20可以相对于栅极焊盘30对称地配置。
图5A所示的半导体装置6具有将2个栅极电极20在Y方向上排列配置的构造。2个栅极电极20分别具有将多个第1部分20a和多个第2部分20b一体地配置为漩涡状的结构。栅极焊盘30配置在半导体部10的正面的外缘上。2个栅极电极20在半导体部10的外缘与栅极焊盘30电连接。此外，2个栅极电极20相对于栅极焊盘30线对称地配置。
对于图5B所示的半导体装置7，栅极电极20包括多个第1部分20a、多个第2部分20b、多个第3部分20c及多个第4部分20d。栅极电极20具有将多个第1部分20a及多个第2部分20b经由第3部分20c及第4部分20d一体地相连的结构。第3部分20c例如沿与第1部分20a交叉的方向(例如Y方向)延伸。第4部分20d例如沿与第2部分20b交叉的方向(例如X方向)延伸。栅极电极20与配置在沿着半导体部10的正面的外缘的4个角的一个处的栅极焊盘30电连接。
多个第1部分20a配置在第1区域GR1，经由第3部分20c相互连接。多个第2部分20b配置在第2区域GR2，经由第4部分20d相互连接。第1区域GR1及第2区域GR2在半导体部10的正面上在Y方向上排列。多个第1部分20a在Y方向上排列，多个第2部分在X方向上排列。多个第3部分20c及多个第4部分20d也贡献于晶片的翘曲减少。
半导体装置4～7通过包括多个第1部分20a及多个第2部分20b，能够有效地抑制其制造过程中的晶片的翘曲。进而，通过将多个第1部分20a及多个第2部分20b一体地相连，能够有效地使用半导体部10的表面积而减小启动电流。另外，对于半导体装置4～7，也能够通过适当设置栅极配线30S及接触部30CP来减小栅极电极20的寄生电阻。
图6A～图6C是表示有关实施方式的半导体装置3或半导体装置5(参照图4B)的安装方法的示意图。对于半导体装置3及半导体装置5，栅极焊盘30配置在半导体部10的正面的中央。
图6A是表示配置在半导体装置3的半导体部10的上方的连接部60及70的配置的示意俯视图。图6B是表示沿着图6A中所示的B－B线的截面的示意图。图6C是表示沿着图6A中所示的C－C线的截面的示意图。另外，在图6A中省略了源极电极50，在图6B及图6C中省略了半导体部10的各半导体层、栅极电极20及漏极电极40。
如图6A所示，例如2个连接部60及连接部70被配置在半导体部10的上方。连接部60例如与地电位连接。连接部70例如与栅极偏压的供给电路连接。
如图6B所示，连接部60与源极电极50连接。漏极电极40(参照图1B)例如与漏极偏压的供给电路连接。由此，在漏极－源极间供给规定的电压。
如图6C所示，连接部70例如跨过源极电极50与栅极焊盘30连接。连接部70从源极电极50向上方离开而配置。在该例中，由于连接部70与位于半导体部10的中央的栅极焊盘30连接，所以在其两侧配置连接部60。
说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，不是要限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。

Claims (13)

1.一种半导体装置，其特征在于，
具备：
半导体部，包括第1导电型的第1半导体层；
第1电极，设置在上述半导体部的背面上；
第2电极，设置在上述半导体部的正面侧；
第3电极，设置在上述半导体部的正面侧，与上述半导体部及上述第2电极电绝缘；以及
控制电极，在上述半导体部与上述第2电极之间，配置在设于上述半导体部的正面侧的沟槽的内部，与上述第3电极电连接；
上述控制电极经由第1绝缘膜与上述半导体部电绝缘，经由第2绝缘膜与上述第2电极电绝缘；
上述半导体部还包括第2导电型的第2半导体层和第1导电型的第3半导体层；
上述第2半导体层设在上述第1半导体层与上述第2电极之间，隔着上述第1绝缘膜面对上述控制电极；
上述第3半导体层有选择地设在上述第2半导体层与上述第2电极之间，并且与上述第2电极电连接；
上述控制电极包括在上述沟槽内不分岔而连续地延伸、沿与上述半导体部的上述正面平行的方向延伸的第1部分及第2部分，上述第1部分沿第1方向延伸，上述第2部分沿与上述第1方向交叉的第2方向延伸。
2.如权利要求1所述的半导体装置，其特征在于，
上述控制电极设置有多个；
上述多个控制电极的第1部分在与上述半导体部的上述正面平行且与上述第1方向正交的第3方向上排列，上述多个控制电极的第2部分在与上述半导体部的上述正面平行且与上述第2方向正交的第4方向上排列。
3.如权利要求2所述的半导体装置，其特征在于，
还具备：
第1控制配线，沿上述第3方向延伸，与上述第3电极及上述多个控制电极的第1部分电连接；以及
第2控制配线，沿上述第4方向延伸，与上述第3电极及上述多个控制电极的第2部分电连接。
4.如权利要求3所述的半导体装置，其特征在于，
上述第3电极配置在上述半导体部的上述正面的中央。
5.如权利要求3所述的半导体装置，其特征在于，
还具备第3控制配线，所述第3控制配线包括位于上述多个控制电极中的一个控制电极的第1部分与上述一个控制电极的第2部分的连接部的上方的部分，沿着上述半导体部的上述正面延伸；
上述第3控制配线在上述连接部与上述控制电极电连接。
6.如权利要求1所述的半导体装置，其特征在于，
上述控制电极的上述第1部分及上述第2部分分别设置有多个；
上述多个第1部分及上述多个第2部分一体地相连。
7.如权利要求6所述的半导体装置，其特征在于，
上述控制电极具有与上述半导体部的上述正面平行地延伸的螺旋形状。
8.如权利要求6所述的半导体装置，其特征在于，
上述控制电极设置有多个；
上述多个控制电极包括在与上述半导体部的上述正面平行的方向上排列的第1控制电极及第2控制电极。
9.如权利要求8所述的半导体装置，其特征在于，
上述第1控制电极及上述第2控制电极分别具有与上述半导体部的上述正面平行地延伸的螺旋形状。
10.如权利要求9所述的半导体装置，其特征在于，
上述第3电极配置在上述半导体部的上述正面的中央部上。
11.如权利要求9所述的半导体装置，其特征在于，
上述第3电极配置在上述半导体部的上述正面的外缘部上；
上述第1控制电极及上述第2控制电极具有相对于上述第3电极线对称的形状。
12.如权利要求6所述的半导体装置，其特征在于，
上述半导体部的上述正面包括第1区域和邻接于上述第1区域的第2区域；
上述控制电极还包括沿上述第2方向延伸的多个第3部分和沿上述第1方向延伸的多个第4部分；
上述多个第1部分配置在上述第1区域中，经由上述多个第3部分连续地延伸；
上述多个第2部分配置在上述第2区域中，经由上述多个第4部分连续地延伸。
13.如权利要求1～12中任一项所述的半导体装置，其特征在于，
还具备场板，所述场板设置在上述沟槽的内部，在与上述半导体部的上述正面正交的第5方向上位于上述控制电极与上述第1半导体层之间；
上述场板沿着上述控制电极延伸，与上述第2电极电连接。
CN201910728940.5A 2019-02-08 2019-08-08 半导体装置 Active CN111554743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019021248A JP7231427B2 (ja) 2019-02-08 2019-02-08 半導体装置
JP2019-021248 2019-02-08

Publications (2)

Publication Number Publication Date
CN111554743A true CN111554743A (zh) 2020-08-18
CN111554743B CN111554743B (zh) 2023-09-15

Family

ID=71946390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910728940.5A Active CN111554743B (zh) 2019-02-08 2019-08-08 半导体装置

Country Status (3)

Country Link
US (1) US11018251B2 (zh)
JP (1) JP7231427B2 (zh)
CN (1) CN111554743B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078960A (zh) * 2020-08-19 2022-02-22 株式会社东芝 半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7249269B2 (ja) * 2019-12-27 2023-03-30 株式会社東芝 半導体装置およびその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157779A1 (en) * 2005-01-20 2006-07-20 Tsuyoshi Kachi Semiconductor device and manufacturing method of the same
CN104221153A (zh) * 2012-10-17 2014-12-17 富士电机株式会社 半导体装置
CN104465769A (zh) * 2013-09-20 2015-03-25 三垦电气株式会社 半导体装置
US20160380047A1 (en) * 2015-06-29 2016-12-29 Kabushiki Kaisha Toshiba Semiconductor device
US20170263767A1 (en) * 2016-03-08 2017-09-14 Kabushiki Kaisha Toshiba Semiconductor device
JP2018078153A (ja) * 2016-11-07 2018-05-17 トヨタ自動車株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5011843B1 (zh) 1970-10-29 1975-05-07
JP3410949B2 (ja) 1998-02-12 2003-05-26 株式会社東芝 半導体装置
JP3455414B2 (ja) 1998-03-17 2003-10-14 株式会社東芝 絶縁ゲート型半導体装置及びその製造方法
JP4017826B2 (ja) 1998-12-18 2007-12-05 インフィネオン テクノロジース アクチエンゲゼルシャフト 溝形のゲート電極を有する電界効果型トランジスタセルデバイス
JP5011843B2 (ja) 2006-06-22 2012-08-29 株式会社デンソー 半導体装置
JP5407390B2 (ja) 2009-02-09 2014-02-05 トヨタ自動車株式会社 半導体装置
JP2016062981A (ja) * 2014-09-16 2016-04-25 株式会社東芝 半導体装置及びその製造方法
US10332990B2 (en) 2015-07-15 2019-06-25 Fuji Electric Co., Ltd. Semiconductor device
JP6668798B2 (ja) 2015-07-15 2020-03-18 富士電機株式会社 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060157779A1 (en) * 2005-01-20 2006-07-20 Tsuyoshi Kachi Semiconductor device and manufacturing method of the same
CN104221153A (zh) * 2012-10-17 2014-12-17 富士电机株式会社 半导体装置
CN104465769A (zh) * 2013-09-20 2015-03-25 三垦电气株式会社 半导体装置
US20160380047A1 (en) * 2015-06-29 2016-12-29 Kabushiki Kaisha Toshiba Semiconductor device
US20170263767A1 (en) * 2016-03-08 2017-09-14 Kabushiki Kaisha Toshiba Semiconductor device
JP2018078153A (ja) * 2016-11-07 2018-05-17 トヨタ自動車株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114078960A (zh) * 2020-08-19 2022-02-22 株式会社东芝 半导体装置
CN114078960B (zh) * 2020-08-19 2024-04-26 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
JP7231427B2 (ja) 2023-03-01
US20200259015A1 (en) 2020-08-13
CN111554743B (zh) 2023-09-15
JP2020129595A (ja) 2020-08-27
US11018251B2 (en) 2021-05-25

Similar Documents

Publication Publication Date Title
JP7413329B2 (ja) 半導体装置
CN100576542C (zh) 绝缘栅型半导体装置
JP6348703B2 (ja) 半導体装置及びその製造方法
CN101154664A (zh) 绝缘栅型半导体装置
CN109314080B (zh) 半导体集成电路装置
CN102044565A (zh) 半导体装置
CN107871735A (zh) 半导体静电保护电路器件
JP6941502B2 (ja) 半導体装置および半導体パッケージ
JP2009111110A (ja) 半導体装置
CN111554743B (zh) 半导体装置
US20080093638A1 (en) Semiconductor Device
CN111033720B (zh) 半导体集成电路装置
CN113614883B (zh) 半导体装置
JP6013876B2 (ja) 半導体装置
JP6033054B2 (ja) 半導体装置
JP2002305300A (ja) パワーｍｏｓトランジスタ
WO2023167083A1 (ja) 半導体集積回路装置
CN111587484A (zh) 半导体集成电路装置
JP2009016725A (ja) 半導体装置
JPWO2012157025A1 (ja) 半導体装置
JP7502130B2 (ja) 半導体装置
EP2590219A1 (en) Semiconductor device
JP2024157636A (ja) 半導体装置
JP2022144775A (ja) 半導体装置
CN119208328A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant