CN111510148A - 高速多路时间交织sar模数转换器 - Google Patents
高速多路时间交织sar模数转换器 Download PDFInfo
- Publication number
- CN111510148A CN111510148A CN202010384431.8A CN202010384431A CN111510148A CN 111510148 A CN111510148 A CN 111510148A CN 202010384431 A CN202010384431 A CN 202010384431A CN 111510148 A CN111510148 A CN 111510148A
- Authority
- CN
- China
- Prior art keywords
- sample
- hold circuit
- sar analog
- conversion module
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
高速多路时间交织SAR模数转换器，包括对称设置且与信号输入端、时钟电路相连的第一SAR模数转换模块和第二SAR模数转换模块；第一SAR模数转换模块包括第一采样保持电路和第二采样保持电路，第一采样保持电路和第二采样保持电路均与第一输入缓冲器相连；第二SAR模数转换模块包括第三采样保持电路和第四采样保持电路，第三采样保持电路和第四采样保持电路均与第二输入缓冲器相连；每个采样保持电路均连接有SAR模数转换器。本发明可以有效地提升多路时间交织SAR的转换速率，获得更好的版图匹配性。尽可能少的采样保持电路，可以减小采样时间误差引入的非线性失真。
Description
技术领域
本发明属于半导体集成电路技术领域，涉及高采样率的逐次逼近型模数转换器，具体涉及高速多路时间交织SAR模数转换器。
背景技术
模数转换器是各种通讯设备的重要组成。并且随着数据传输速率的提升，系统对模数转换器的采样速率要求越来越高。逐次逼近型模数转换器(SAR)的低功耗特性得到了众多开发者的青睐。得益于更先进的半导体工艺，SAR的转换速率得到了大幅的提升。但是单个SAR的转换速率很难满足应用要求。只能通过多路时间交织来实现高采样率。盲目地提高采样通道的个数，只会增加信号的负载。虽然提高了采样率，但会降低信号的有效输入带宽。在设计时间交织转换器时，还需要考虑版图布局。
发明内容
本发明的目的是提供一种高速多路时间交织SAR模数转换器，通过电路结构和版图布局来实现高速的数模转换。
为实现上述目的，本发明采用的技术方案如下：
高速多路时间交织SAR模数转换器，包括信号输入端以及第一SAR模数转换模块、第二SAR模数转换模块和时钟电路；
第一SAR模数转换模块和第二SAR模数转换模块均与信号输入端相连，并且第一SAR模数转换模块和第二SAR模数转换模块关于信号输入端对称设置，第一SAR模数转换模块和第二SAR模数转换模块还均与时钟电路相连；
其中，第一SAR模数转换模块包括第一输入缓冲器、第一采样保持电路和第二采样保持电路，第一采样保持电路和第二采样保持电路均与第一输入缓冲器相连，并且关于第一输入缓冲器对称设置；第一采样保持电路连接有若干SAR模数转换器，第二采样保持电路连接有若干SAR模数转换器；
第二SAR模数转换模块包括第二输入缓冲器、第三采样保持电路和第四采样保持电路，第三采样保持电路和第四采样保持电路均与第二输入缓冲器相连，并且关于第二输入缓冲器对称设置；第三采样保持电路连接有若干SAR模数转换器，第四采样保持电路连接有若干SAR模数转换器。
本发明进一步的改进在于，第一采样保持电路连接有8个SAR模数转换器，4个SAR模数转换器为一组，两组SAR模数转换器关于第一采样保持电路对称设置。
本发明进一步的改进在于，第二采样保持电路连接有8个SAR模数转换器，4个SAR模数转换器为一组，两组SAR模数转换器关于第一采样保持电路对称设置。
本发明进一步的改进在于，工作时，第一采样保持电路和第二采样保持电路相隔一个时钟周期。
本发明进一步的改进在于，工作时，第一采样保持电路和第三采样保持电路之间相隔半个时钟周期。
本发明进一步的改进在于，当第一采样保持电路、第二采样保持电路、第三采样保持电路与第四采样保持电路的输入信号为高电平时，第一采样保持电路、第二采样保持电路、第三采样保持电路与第四采样保持电路处于输入跟随状态。
本发明进一步的改进在于，当第一采样保持电路、第二采样保持电路、第三采样保持电路与第四采样保持电路的输入信号为低电平时，第一采样保持电路、第二采样保持电路、第三采样保持电路与第四采样保持电路处于信号保持状态。
与现有技术相比，本发明具有的有益效果：本发明的电路结构不单单考虑版图布局上的匹配要求，同时使用了尽可能少的采样保持电路，减小采样时间误差带来的性能下降。本发明结合版图布局提出的电路结构可以有效地提升多路时间交织SAR的转换速率。本发明中的第一输入缓冲器IBUF0、第二输入缓冲器IBUF1，和比多个输入缓冲器的结构相比，可以获得更好的版图匹配性。所述的第一输入缓冲器IBUF0、第二输入缓冲器IBUF1只驱动两个采样保持电路，可以减小版图寄生，提高输入信号的带宽。本发明尽可能少的采样保持电路，可以减小采样时间误差引入的非线性失真。所述的SAR模数转换器的输入为静态输入，版图走线可以更长，版图寄生可以更大。
进一步的，所述的第一输入缓冲器IBUF0、第二输入缓冲器IBUF1驱动4个采样保持电路，即第一采样保持电路SH0、第二采样保持电路SH1、第三采样保持电路SH2、第四采样保持电路SH3，然后再驱动共计32个SAR模数转换器；逐级递增的驱动力可以更好地实现多路交织。
附图说明
图1为本发明的电路框图；
图2为本发明的版图布局；
图3为本发明的工作时序图。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。
多路时间交织数据转换器的一个重要指标是各个子通道的匹配。本发明在电路结构和版图布局上同时考虑了各个子通道的匹配性。
本发明包括信号输入端以及第一SAR模数转换模块、第二SAR模数转换模块和时钟电路CLK_GEN；
第一SAR模数转换模块和第二SAR模数转换模块均与信号输入端相连，并且第一SAR模数转换模块和第二SAR模数转换模块关于信号输入端对称设置，第一SAR模数转换模块和第二SAR模数转换模块还均与时钟电路CLK_GEN相连；
其中，第一SAR模数转换模块包括第一输入缓冲器IBUF0、第一采样保持电路SH0和第二采样保持电路SH1，第一采样保持电路SH0和第二采样保持电路SH1均与第一输入缓冲器IBUF0相连，并且关于第一输入缓冲器IBUF0对称设置；第一采样保持电路SH0连接有若干SAR模数转换器，第二采样保持电路SH1连接有若干SAR模数转换器；
第二SAR模数转换模块包括第二输入缓冲器IBUF1、第三采样保持电路SH2和第四采样保持电路SH3，第三采样保持电路SH2和第四采样保持电路SH3均与第二输入缓冲器IBUF1相连，并且关于第二输入缓冲器IBUF1对称设置；第三采样保持电路SH2连接有若干SAR模数转换器，第四采样保持电路SH3连接有若干SAR模数转换器。
下面为本发明的具体实施例。
本发明提供了一种结合优化版图布局的多路时间交织SAR模数转换器的电路结构。本发明的电路框图如图1所示，包含两个输入缓冲器，分别为第一输入缓冲器IBUF0、第二输入缓冲器IBUF1，每个输入缓冲器驱动两个采样保持电路，共含4个采样保持电路，分别为第一采样保持电路SH0、第二采样保持电路SH1、第三采样保持电路SH2、第四采样保持电路SH3，每个采样保持电路驱动8个SAR模数转换器，共含32个SAR模数转换器，采样保持电路和SAR模数转换器的工作时序都有时钟电路CLK_GEN产生。
所述的第一输入缓冲器IBUF0、第二输入缓冲器IBUF1用于隔离第一采样保持电路SH0、第二采样保持电路SH1、第三采样保持电路SH2、第四采样保持电路SH3。第一采样保持电路SH0和第二采样保持电路SH1相隔一个时钟周期，而第一采样保持电路SH0和第三采样保持电路SH2之间相隔半个时钟周期。双输入缓冲器，可以增加输入跟随的时间，从而提高采样率。
所述的第一采样保持电路SH0、第二采样保持电路SH1、第三采样保持电路SH2、第四采样保持电路SH3是一个具有输出缓冲器的电路，是为了驱动8个SAR模数转换器。
所述的第一采样保持电路SH0、第二采样保持电路SH1、第三采样保持电路SH2、第四采样保持电路SH3是采样信号的关键模块。尽可能少的采样保持电路，可以减小采样时间误差引入的非线性失真。
本发明的版图布局如图2所示。输入信号从版图的中间进入，第一输入缓冲器IBUF0、第二输入缓冲器IBUF1分别放置在输入信号的上下两端。这样可以实现很好版图匹配。
所述的第一采样保持电路SH0、第二采样保持电路SH1放置在第一输入缓冲器IBUF0的上面，并做了左右对称。也是为了增加电路的匹配度。
所述的第三采样保持电路SH2、第四采样保持电路SH3放置在第二输入缓冲器IBUF1的下面，并做了左右对称。
所述的SAR模数转换器共有32个，分成两组，每组16个，分别放置在版图的最上面和最下面。每组SAR模数转换器分成4列，每两列连接到同一个采样保持电路。
所述的第一输入缓冲器IBUF0、第二输入缓冲器IBUF1，第一采样保持电路SH0、第二采样保持电路SH1、第三采样保持电路SH2、第四采样保持电路SH3和32个SAR模数转换器在版图上是上下、左右对称放置的。
所述的时钟电路CLK_GEN，用于产生电路需要的时序信号，如图3所示。
信号CK4_SH0、CK4_SH1、CK4_SH2、CK4_SH3是第一采样保持电路SH0、第二采样保持电路SH1、第三采样保持电路SH2、第四采样保持电路SH3的工作时序。当信号为高电平时，采样保持电路处于输入跟随状态。当信号为低电平时，采样保持电路处于信号保持状态，并驱动SAR模数转换器。
所述的信号CK4_SH0和CK4_SH1相隔一个时钟周期，而信号CK4_SH0和CK4_SH2相隔半个时钟周期。
信号CK8_SH0_SAR0、CK8_SH0_SAR1、CK8_SH0_SAR2、CK8_SH0_SAR3、CK8_SH0_SAR4、CK8_SH0_SAR5、CK8_SH0_SAR6、CK8_SH0_SAR7是SAR模数转换器的工作时序。当信号为高电平时，SAR模数转换器处于输入跟随状态。当信号为低电平时，SAR模数转换器处于量化状态。
同样地，信号CK8_SH1～3_SAR0～7是其他SAR模数转换器的工作时序。
本发明的电路结构通过结合版图布局优化了多路时间交织SAR模数转换器的电路结构。所使用的电路中包含第一输入缓冲器IBUF0和第二输入缓冲器IBUF1，每个输入缓冲器驱动两个采样保持电路，共含4个采样保持电路，分别为第一采样保持电路SH0、第二采样保持电路SH1、第三采样保持电路SH2和第四采样保持电路SH3，每个采样保持电路驱动8个SAR模数转换器，共含32个SAR模数转换器，采样保持电路和SAR转换器的工作时序都有时钟电路CLK_GEN产生。第一输入缓冲器IBUF0和第二输入缓冲器IBUF1，第一采样保持电路SH0、第二采样保持电路SH1、第三采样保持电路SH2和第四采样保持电路SH3和32个SAR模数转换器在版图上是上下、左右对称放置的，可以尽可能地减小版图的失配。
Claims (7)
1.高速多路时间交织SAR模数转换器，其特征在于，包括信号输入端以及第一SAR模数转换模块、第二SAR模数转换模块和时钟电路(CLK_GEN)；
第一SAR模数转换模块和第二SAR模数转换模块均与信号输入端相连，并且第一SAR模数转换模块和第二SAR模数转换模块关于信号输入端对称设置，第一SAR模数转换模块和第二SAR模数转换模块还均与时钟电路(CLK_GEN)相连；
其中，第一SAR模数转换模块包括第一输入缓冲器(IBUF0)、第一采样保持电路(SH0)和第二采样保持电路(SH1)，第一采样保持电路(SH0)和第二采样保持电路(SH1)均与第一输入缓冲器(IBUF0)相连，并且关于第一输入缓冲器(IBUF0)对称设置；第一采样保持电路(SH0)连接有若干SAR模数转换器，第二采样保持电路(SH1)连接有若干SAR模数转换器；
第二SAR模数转换模块包括第二输入缓冲器(IBUF1)、第三采样保持电路(SH2)和第四采样保持电路(SH3)，第三采样保持电路(SH2)和第四采样保持电路(SH3)均与第二输入缓冲器(IBUF1)相连，并且关于第二输入缓冲器(IBUF1)对称设置；第三采样保持电路(SH2)连接有若干SAR模数转换器，第四采样保持电路(SH3)连接有若干SAR模数转换器。
2.根据权利要求1所述的高速多路时间交织SAR模数转换器，其特征在于，第一采样保持电路(SH0)连接有8个SAR模数转换器，4个SAR模数转换器为一组，两组SAR模数转换器关于第一采样保持电路(SH0)对称设置。
3.根据权利要求1所述的高速多路时间交织SAR模数转换器，其特征在于，第二采样保持电路(SH1)连接有8个SAR模数转换器，4个SAR模数转换器为一组，两组SAR模数转换器关于第一采样保持电路(SH0)对称设置。
4.根据权利要求1所述的高速多路时间交织SAR模数转换器，其特征在于，工作时，第一采样保持电路(SH0)和第二采样保持电路(SH1)相隔一个时钟周期。
5.根据权利要求1所述的高速多路时间交织SAR模数转换器，其特征在于，工作时，第一采样保持电路(SH0)和第三采样保持电路(SH2)之间相隔半个时钟周期。
6.根据权利要求1所述的高速多路时间交织SAR模数转换器，其特征在于，当第一采样保持电路(SH0)、第二采样保持电路(SH1)、第三采样保持电路(SH2)与第四采样保持电路(SH3)的输入信号为高电平时，第一采样保持电路(SH0)、第二采样保持电路(SH1)、第三采样保持电路(SH2)与第四采样保持电路(SH3)处于输入跟随状态。
7.根据权利要求1所述的高速多路时间交织SAR模数转换器，其特征在于，当第一采样保持电路(SH0)、第二采样保持电路(SH1)、第三采样保持电路(SH2)与第四采样保持电路(SH3)的输入信号为低电平时，第一采样保持电路(SH0)、第二采样保持电路(SH1)、第三采样保持电路(SH2)与第四采样保持电路(SH3)处于信号保持状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010384431.8A CN111510148A (zh) | 2020-05-07 | 2020-05-07 | 高速多路时间交织sar模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010384431.8A CN111510148A (zh) | 2020-05-07 | 2020-05-07 | 高速多路时间交织sar模数转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111510148A true CN111510148A (zh) | 2020-08-07 |
Family
ID=71864365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010384431.8A Pending CN111510148A (zh) | 2020-05-07 | 2020-05-07 | 高速多路时间交织sar模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111510148A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080001806A1 (en) * | 2006-06-29 | 2008-01-03 | Nec Electronics Corporation | Time-interleaved A/D converter device |
| DE102007031130A1 (de) * | 2007-06-29 | 2009-01-02 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Abtastschaltung und -verfahren mit zeitversatzresistenter Abtastung |
| CN203708221U (zh) * | 2013-12-19 | 2014-07-09 | 中国电子科技集团公司第三十八研究所 | 用于逐次逼近型模数转换器前端的宽带采样保持电路 |
| CN104242941A (zh) * | 2014-09-29 | 2014-12-24 | 清华大学 | 基于数模转换器共享的两路时间交织逐次逼近模数转换器 |
| CN107896111A (zh) * | 2017-10-16 | 2018-04-10 | 西安电子科技大学 | 流水线型模数转换器模拟前端电路 |
| CN108141223A (zh) * | 2015-09-25 | 2018-06-08 | 高通股份有限公司 | 具有时间交织（ti）或两步逐次逼近寄存器（sar）量化器的δ-σ模数转换器（adc） |
| CN109391268A (zh) * | 2017-08-03 | 2019-02-26 | 迈来芯科技有限公司 | 用于lidar系统的采样和保持电路 |
| CN110138387A (zh) * | 2019-06-05 | 2019-08-16 | 中国电子科技集团公司第二十四研究所 | 一种基于单通道时间交织采样的sar adc及采样方法 |
-
2020
- 2020-05-07 CN CN202010384431.8A patent/CN111510148A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080001806A1 (en) * | 2006-06-29 | 2008-01-03 | Nec Electronics Corporation | Time-interleaved A/D converter device |
| DE102007031130A1 (de) * | 2007-06-29 | 2009-01-02 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Abtastschaltung und -verfahren mit zeitversatzresistenter Abtastung |
| CN203708221U (zh) * | 2013-12-19 | 2014-07-09 | 中国电子科技集团公司第三十八研究所 | 用于逐次逼近型模数转换器前端的宽带采样保持电路 |
| CN104242941A (zh) * | 2014-09-29 | 2014-12-24 | 清华大学 | 基于数模转换器共享的两路时间交织逐次逼近模数转换器 |
| CN108141223A (zh) * | 2015-09-25 | 2018-06-08 | 高通股份有限公司 | 具有时间交织（ti）或两步逐次逼近寄存器（sar）量化器的δ-σ模数转换器（adc） |
| CN109391268A (zh) * | 2017-08-03 | 2019-02-26 | 迈来芯科技有限公司 | 用于lidar系统的采样和保持电路 |
| CN107896111A (zh) * | 2017-10-16 | 2018-04-10 | 西安电子科技大学 | 流水线型模数转换器模拟前端电路 |
| CN110138387A (zh) * | 2019-06-05 | 2019-08-16 | 中国电子科技集团公司第二十四研究所 | 一种基于单通道时间交织采样的sar adc及采样方法 |
Non-Patent Citations (3)
| Title |
|---|
| MATT STRAAYER: "A 4GS/s time-interleaed RF ADC in 65nm CMOS with 4GHz input bandwidth", 《IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE》 * |
| 周浩: "一种采用时间交织结构的低功耗Pipelined SAR模数转换器设计", 《复旦学报(自然科学版)》 * |
| 王加祥: "《基于Altium Designer的电路板设计》", 31 January 2015, 西安电子科技大学出版社 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102420612B (zh) | 一种可抑制采样时间失配的时间交织模数转换器 | |
| CN104967451A (zh) | 逐次逼近型模数转换器 | |
| US8217824B2 (en) | Analog-to-digital converter timing circuits | |
| US11558064B2 (en) | SAR ADC and sampling method based on single-channel time-interleaved-sampling | |
| CN106817131A (zh) | 基于动态振铃式运算放大器的高速流水线-逐次逼近型adc | |
| Krupnik et al. | 112 Gb/s PAM4 ADC based SERDES receiver for long-reach channels in 10nm process | |
| CN110690902B (zh) | 一种基于随机截断的时间交织adc失配优化方法 | |
| CN110190854B (zh) | 一种面向两步式sar adc共用一组参考电压的实现电路及方法 | |
| CN106357269B (zh) | 一种用于高速时间交织模数转换器中的输入缓冲器 | |
| KR101680080B1 (ko) | 채널 간 오프셋 부정합을 최소화하는 시간 인터리빙 구조의 파이프라인 sar adc | |
| US20140320323A1 (en) | Pipeline analog-to-digital converter | |
| CN112003620A (zh) | 一种流水线逐次逼近型adc位权后台校准系统和方法 | |
| CN114826259A (zh) | 一种高速低功耗逐次逼近型模数转换器及模数转换方法 | |
| CN101980446B (zh) | 一种高性能低功耗流水线模数转换器 | |
| CN101159434A (zh) | 数模转换器 | |
| CN102013894A (zh) | 一种低功耗流水线模数转换器 | |
| CN113659985B (zh) | 时域交织sar adc失调校准装置及方法 | |
| US7471227B2 (en) | Method and apparatus for decreasing layout area in a pipelined analog-to-digital converter | |
| CN112564709A (zh) | 一种基于误差反馈式的噪声整形逐次逼近模数转换器 | |
| CN111510148A (zh) | 高速多路时间交织sar模数转换器 | |
| Ellermeyer et al. | DA and AD converters in SiGe technology: Speed and resolution for ultra high data rate applications | |
| CN107359877B (zh) | 超宽带信号的时间交织采样adc全数字盲补偿方法 | |
| CN211959177U (zh) | 图像传感器斜坡信号产生电路 | |
| US8416110B2 (en) | Multi-channel analog digital conversion circuit and analog digital conversion method thereof | |
| CN117749181A (zh) | 基于皮尔逊相关系数的时钟偏差数字校准系统及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200807 |