[go: up one dir, main page]

CN111508420A - 像素电路及其驱动方法 - Google Patents

像素电路及其驱动方法 Download PDF

Info

Publication number
CN111508420A
CN111508420A CN202010304374.8A CN202010304374A CN111508420A CN 111508420 A CN111508420 A CN 111508420A CN 202010304374 A CN202010304374 A CN 202010304374A CN 111508420 A CN111508420 A CN 111508420A
Authority
CN
China
Prior art keywords
transistor
pole
light emitting
module
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010304374.8A
Other languages
English (en)
Inventor
吴操
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010304374.8A priority Critical patent/CN111508420A/zh
Publication of CN111508420A publication Critical patent/CN111508420A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种像素电路及其驱动方法，包括发光器件、驱动晶体管、开关模块、补偿模块及初始化模块；在数据信号写入阶段，所述数据信号写入至所述驱动晶体管的栅极及所述补偿模块，所述补偿模块维持所述驱动晶体管的栅极电压并对所述驱动晶体管中的阈值电压的漂移进行补偿；所述初始化模块对所述发光器件进行初始化；在发光阶段，所述发光信号线载入的发光信号使所述开关模块、所述初始化模块工作，所述补偿模块维持所述驱动晶体管导通，驱动所述发光器件发光，所述初始化模块将所述初始化信号写入所述补偿模块，以保证所述发光器件发光的稳定性。

Description

像素电路及其驱动方法
技术领域
本申请涉及显示技术领域，尤其涉及一种像素电路及其驱动方法。
背景技术
有机发光器件根据驱动场致发光(Electroluminescent，EL)元件的方式，分为电流驱动型和电压驱动型，但有机发光器件的栅极与源极之间的电压随时间会发生漂移，导致流经元件的电流发生变化，致使显示装置易出现显示不均匀的问题。
发明内容
本申请实施例提供一种像素电路及其驱动方法，可以补偿驱动晶体管的阈值电压，保证发光器件发光的稳定性。
本申请提供一种像素电路，包括：发光器件、驱动晶体管、开关模块、补偿模块及初始化模块；
所述发光器件的一极接入第一公共电压端，所述发光器件的另一极经所述开关模块与所述驱动晶体管的第二极连接；
所述驱动晶体管的第一极经所述开关模块与第二公共电压端和数据信号连接，所述驱动晶体管用于在发光阶段根据数据信号写入阶段写入的数据信号驱动所述发光器件发光；所述驱动晶体管的栅极及第二极连接所述补偿模块，以对所述驱动晶体管的阈值电压进行补偿；
所述开关模块连接扫描线、发光信号线、所述数据信号及所述第二公共电压端，所述开关模块用于在数据信号写入阶段为所述驱动晶体管的第一极写入数据信号，并通过所述补偿模块对所述驱动晶体管的阈值电压进行补偿；在所述发光阶段通过所述初始化模块为所述补偿模块写入初始化信号，并使所述发光器件发光；
所述补偿模块连接所述第二公共电压端和所述扫描线，所述补偿模块用于对所述驱动晶体管的阈值电压进行补偿；
所述初始化模块连接所述扫描线和所述发光信号线，所述初始化模块用于在所述数据信号写入阶段为所述发光器件进行初始化，在所述发光阶段为所述补偿模块写入所述初始化信号。
在一些实施例中，所述补偿模块包括第一晶体管、第二晶体管、第一存储电容及第二存储电容；
所述第一晶体管的栅极与所述扫描线连接，所述第一晶体管的第一极与所述驱动晶体管的第二极连接，所述第一晶体管的第二极与所述驱动晶体管的栅极连接；所述第一晶体管用于在所述数据信号写入阶段对所述驱动晶体管的阈值电压进行补偿；
所述第二晶体管的栅极与所述扫描线连接，所述第二晶体管的第一极与所述第一存储电容的第二极连接，所述第二晶体管的第二极与所述驱动晶体管的栅极连接；所述第二晶体管用于控制所述第一存储电容和所述第二存储电容的存储信号，以维持所述驱动晶体管的栅极电压；
所述第一存储电容的第一极接入所述第二公共电压端；
所述第二存储电容的第一极接入所述第二公共电压端，所述第二存储电容的第二极与所述第二晶体管的第二极连接。
在一些实施例中，所述初始化模块包括第三晶体管和第四晶体管；
所述第三晶体管的栅极与所述发光信号线连接，所述第三晶体管的第一极与所述第二晶体管的第一极连接，所述第三晶体管的第二极接入所述初始化信号；
所述第四晶体管的栅极与所述扫描线连接，所述第四晶体管的第一极接入所述初始化信号，所述第四晶体管的第二极与所述发光器件的第一极连接。
在一些实施例中，所述开关模块包括第五晶体管、第六晶体管、第七晶体管；
所述第五晶体管的栅极与所述扫描线连接，所述第五晶体管的第一极接入所述数据信号，所述第五晶体管的第二极与所述驱动晶体管的第一极连接；
所述第六晶体管的栅极与所述发光信号线连接，所述第六晶体管的第一极与所述第二公共电压端连接，所述第六晶体管的第二极与所述驱动晶体管的第一极连接；
所述第七晶体管的栅极与所述发光信号线连接，所述第七晶体管的第一极与所述驱动晶体管的第二极连接，所述第七晶体管的第二极与所述发光器件的第一极连接。
在一些实施例中，所述第一公共电压端为直流低电源，所述第二公共电压端为直流高电源。
在一些实施例中，所述初始化信号为直流低电源。
在一些实施例中，所述发光器件为发光二极管。
在一些实施例中，所述发光器件包括次毫米发光二极管、微型发光二极管和有机发光二极管。
本申请还提供一种像素驱动方法，用于驱动所述的像素电路，所述像素驱动方法包括：
在数据信号写入阶段，所述扫描线载入的扫描信号使所述开关模块、所述补偿模块、所述初始化模块工作，以将所述数据信号写入至所述驱动晶体管的栅极及所述补偿模块，所述补偿模块维持所述驱动晶体管的栅极电压并对所述驱动晶体管中的阈值电压的漂移进行补偿；所述初始化模块对所述发光器件进行初始化；
在发光阶段，所述发光信号线载入的发光信号使所述开关模块、所述初始化模块工作，所述补偿模块维持所述驱动晶体管导通，驱动所述发光器件发光，所述初始化模块将所述初始化信号写入所述补偿模块。
本申请还提供一种像素电路，包括：
发光器件，所述发光器件的阴极接入公共接地电压端；
第一存储电容，所述第一存储电容的上极板接入电源电压端；
第二存储电容，所述第二存储电容的上极板接入电源电压端；
第一晶体管，所述第一晶体管的栅极与扫描线连接，所述第一晶体管的源极与第八晶体管的漏极连接，所述第一晶体管的漏极与所述第二存储电容的下极板连接；
第二晶体管，所述第二晶体管的栅极与所述扫描线连接，所述第二晶体管的源极与所述第一存储电容的下极板连接，所述第二晶体管的漏极与所述第二存储电容的下极板连接；
第三晶体管，所述第三晶体管的栅极与发光信号线连接，所述第三晶体管的源极与所述第二晶体管的源极连接，所述第三晶体管的漏极接入初始化电压端；
第四晶体管，所述第四晶体管的栅极与所述扫描线连接，所述第四晶体管的源极接入所述初始化电压端，所述第四晶体管的漏极与所述发光器件的阳极连接；
第五晶体管，所述第五晶体管的栅极与所述扫描线连接，所述第五晶体管的源极与数据线连接，所述第五晶体管的漏极与所述第八晶体管的源极连接；
第六晶体管，所述第六晶体管的栅极与所述发光信号线连接，所述第六晶体管的源极接入电源电压端，所述第六晶体管的漏极与所述第五晶体管的漏极连接；
第七晶体管，所述第七晶体管的栅极与所述发光信号线连接，所述第七晶体管的源极与所述第一晶体管的源极连接，所述第七晶体管的漏极与所述发光器件的阳极连接；
第八晶体管，所述第八晶体管的栅极与第一晶体管的漏极连接，所述第八晶体管的源极与所述第五晶体管的漏极连接，所述第八晶体管的漏极与所述第七晶体管的源极连接。
本申请实施例提供的像素电路及其驱动方法，包括发光器件、驱动晶体管、开关模块、补偿模块及初始化模块；在数据信号写入阶段，所述数据信号写入至所述驱动晶体管的栅极及所述补偿模块，所述补偿模块维持所述驱动晶体管的栅极电压并对所述驱动晶体管中的阈值电压的漂移进行补偿；所述初始化模块对所述发光器件进行初始化；在发光阶段，所述发光信号线载入的发光信号使所述开关模块、所述初始化模块工作，所述补偿模块维持所述驱动晶体管导通，驱动所述发光器件发光，所述初始化模块将所述初始化信号写入所述补偿模块，以保证所述发光器件发光的稳定性。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请的实施例提供的像素电路的原理图；
图2A为本申请的实施例提供的像素电路的结构示意图；
图2B为图2A提供的像素电路的工作时序图；
图3为本申请的实施例提供的像素电路的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，请参阅图1，其为本申请实施例提供的像素电路的原理图；所述像素电路包括：发光器件LED、驱动晶体管Td、开关模块101、补偿模块102及初始化模块103；
所述发光器件LED的一极接入第一公共电压端VSS，所述发光器件LED的另一极经所述开关模块101与所述驱动晶体管Td的第二极连接；
所述驱动晶体管Td的第一极经所述开关模块101与第二公共电压端VDD和数据信号Vdata连接，所述驱动晶体管Td用于在发光阶段S2根据数据信号写入阶段S1写入的数据信号Vdata驱动所述发光器件LED发光；所述驱动晶体管Td的栅极及第二极连接所述补偿模块102，以对所述驱动晶体管Td的阈值电压Vth进行补偿；
所述开关模块101连接扫描线Scan(n)、发光信号线EM(n)、所述数据信号Vdata及所述第二公共电压端VDD，所述开关模块101用于在数据信号写入阶段S1为所述驱动晶体管Td的第一极写入数据信号Vdata，并通过所述补偿模块102对所述驱动晶体管Td的阈值电压Vth进行补偿；在所述发光阶段S2通过所述初始化模块103为所述补偿模块102写入初始化信号VI，并使所述发光器件LED发光；
所述补偿模块102连接所述第二公共电压端VDD和所述扫描线Scan(n)，所述补偿模块102用于对所述驱动晶体管Td的阈值电压Vth进行补偿；
所述初始化模块103连接所述扫描线Scan(n)和所述发光信号线EM(n)，所述初始化模块103用于在所述数据信号写入阶段S1为所述发光器件LED进行初始化，在所述发光阶段S2为所述补偿模块102写入所述初始化信号VI。
本申请的实施例提供的像素电路，在所述数据信号写入阶段S1通过所述开关模块101及所述补偿模块102维持所述驱动晶体管Td的栅极电压，并对所述驱动晶体管Td的阈值电压Vth进行补偿；在所述的发光阶段S2通过所述开关模块101和所述初始化模块103为所述补偿模块102写入所述初始化信号VI，通过所述补偿模块102维持所述驱动晶体管Td导通，驱动所述发光器件LED发光，以保证所述发光器件的发光的稳定性。
此外由于所述像素电路中只涉及所述扫描线Scan(n)和所述发光信号线EM(n)，因此可以降低排线密度，减少因膜层残留造成的点线类不良，提高响应速度和刷新率，还可降低生产成本。
所述第一公共电压端VSS为直流低电源，所述第二公共电压端VDD为直流高电源。具体地，所述第一公共电压端VSS为-1V～-5V；进一步地，所述第一公共电压端VSS为-2.55V。
所述初始化信号VI为直流低电源；具体地，所述初始化信号VI为-3V～-5V。
所述发光器件LED为发光二极管，具体地，所述发光器件LED包括次毫米发光二极管(Mini-LED)、微型发光二极管(Micro-LED)和有机发光二极管(OLED)。
在本申请实施例中，多个所述发光器件LED采用共阴极接法，具体地，参照图1，所述发光器件LED与所述第一公共电压端VSS连接的一极为阴极，所述发光器件LED经所述开关模块101与所述驱动晶体管Td的第二极连接的一极为阳极。此外，多个所述发光器件LED还可采用共阳极接法，多个所述发光器件LED采用共阴极接法时与采用共阳极接法时相似，本申请实施例中不再予以赘述。
本申请实施例中所采用的晶体管包括薄膜晶体管、场效应晶体管；为区分晶体管中除栅极以外的源极与漏极，本申请的第一极可以为漏极或源极的一者，相应地，第二极为源极或漏极中的另一者。
本申请还提供一种像素驱动方法，用于驱动所述的像素电路，所述像素驱动方法包括：
在数据信号写入阶段S1，所述扫描线Scan(n)载入的扫描信号使所述开关模块101、所述补偿模块102、所述初始化模块103工作，以将所述数据信号Vdata写入至所述驱动晶体管Td的栅极及所述补偿模块102，所述补偿模块102维持所述驱动晶体管Td的栅极电压并对所述驱动晶体管Td中的阈值电压Vth的漂移进行补偿；所述初始化模块103对所述发光器件LED进行初始化；
在发光阶段S2，所述发光信号线EM(n)载入的发光信号使所述开关模块101、所述初始化模块103工作，所述补偿模块101维持所述驱动晶体管Td导通，驱动所述发光器件LED发光，所述初始化模块103将所述初始化信号VI写入所述补偿模块102。
请参阅图2A，其为本申请的实施例提供的像素电路的结构示意图，所述补偿模块102包括第一晶体管T1、第二晶体管T2、第一存储电容C1及第二存储电容C2；
所述第一晶体管T1的栅极与所述扫描线Scan(n)连接，所述第一晶体管T1的第一极与所述驱动晶体管Td的第二极连接，所述第一晶体管T1的第二极与所述驱动晶体管Td的栅极连接；所述第一晶体管T1用于在所述数据信号写入阶段S1对所述驱动晶体管Td的阈值电压Vth进行补偿；
所述第二晶体管T2的栅极与所述扫描线Scan(n)连接，所述第二晶体管T2的第一极与所述第一存储电容C1的第二极连接，所述第二晶体管T2的第二极与所述驱动晶体管Td的栅极连接；所述第二晶体管T2用于控制所述第一存储电容C1和所述第二存储电容C2的存储信号，以维持所述驱动晶体管Td的栅极电压；
所述第一存储电容C1的第一极接入所述第二公共电压端VDD；
所述第二存储电容C2的第一极接入所述第二公共电压端VDD，所述第二存储电容C2的第二极与所述第二晶体管T2的第二极连接。
请继续参阅图2A，所述初始化模块102包括第三晶体管T3和第四晶体管T4；
所述第三晶体管T3的栅极与所述发光信号线EM(n)连接，所述第三晶体管T3的第一极与所述第二晶体管T2的第一极连接，所述第三晶体管T3的第二极接入所述初始化信号VI；
所述第四晶体管T4的栅极与所述扫描线Scan(n)连接，所述第四晶体管T4的第一极接入所述初始化信号VI，所述第四晶体管T4的第二极与所述发光器件LED的第一极连接。
请继续参阅图2A，所述开关模块101包括第五晶体管T5、第六晶体管T6、第七晶体管T7；
所述第五晶体管T5的栅极与所述扫描线Scan(n)连接，所述第五晶体管T5的第一极接入所述数据信号Vdata，所述第五晶体管T5的第二极与所述驱动晶体管Td的第一极连接；
所述第六晶体管T6的栅极与所述发光信号线EM(n)连接，所述第六晶体管T6的第一极与所述第二公共电压端VDD连接，所述第六晶体管T6的第二极与所述驱动晶体管Td的第一极连接；
所述第七晶体管T7的栅极与所述发光信号线EM(n)连接，所述第七晶体管T7的第一极与所述驱动晶体管Td的第二极连接，所述第七晶体管T7的第二极与所述发光器件LED的第一极连接。
请参阅图2B，其为图2A提供的像素电路的工作时序图；其中，Vgate表示栅极电压。在每一刷新周期(1frame)内，包括两个阶段，分别为数据信号写入阶段S1和发光阶段S2。
在所述数据信号写入阶段S1：所述扫描线Scan(n)载入的扫描信号为低电平时，所述开关模块101中的所述第五晶体管T5导通，所述补偿模块102中的所述第一晶体管T1、所述第二晶体管T2导通，所述初始化模块103中的所述第四晶体管T4导通；所述数据信号Vdata写入所述驱动晶体管Td的第一极，并对所述补偿模块102中的所述第一存储电容C1和所述第二存储电容C2进行充电，当所述驱动晶体管Td的栅极电位Vg与第一极Vs的电位差值Vgs小于所述驱动晶体管Td的阈值电压Vth时，所述驱动晶体管Td导通，所述补偿模块102维持所述驱动晶体管Td的栅极电压，以对所述驱动晶体管Td的阈值电压Vth进行补偿。
具体地，由于所述第一存储电容C1的第二极在前一阶段(即发光阶段S2)写入所述初始化信号VI，在所述第二晶体管T2导通时，所述第一存储电容C1释放在前一阶段(即发光阶段S2)存储的所述初始化信号VI，所述第二晶体管T2通过所述第一存储电容C1释放的所述初始化信号VI进行充电，所述驱动晶体管Td的栅极电位Vg不断降低，直至所述驱动晶体管Td的栅极电位Vg与第一极电位Vs之差Vgs小于所述驱动晶体管Td的阈值电压Vth时，所述驱动晶体管Td导通，即Vgs＝Vg-Vs<Vth，所述驱动晶体管Td导通。所述驱动晶体管Td导通，所述数据信号Vdata向所述第一存储电容C1和所述第二存储电容C2充电，所述数据信号Vdata中和所述第一存储电容C1和所述第二存储电容C2中存储的信号，使得所述驱动晶体管Td的栅极电位Vg得以维持，从而使得所述驱动晶体管Td的阈值电压Vth得以补偿。
在理想情况下，可使所述驱动晶体管Td的栅极电位Vg与第一极电位Vs之差Vgs等于所述驱动晶体管Td的阈值电压Vth时，所述驱动晶体管Td导通，即Vgs＝Vg-Vs＝Vth，所述驱动晶体管Td导通。由所述第五晶体管T5导通，所述驱动晶体管Td的第一极写入所述数据信号Vdata和Vg-Vs＝Vth可得：Vg-Vdata＝Vth。
所述第四晶体管T4导通，可对所述发光器件LED进行复位，以避免所述发光器件的第一极在所述数据信号写入阶段S1还残留有前一阶段(即发光阶段S2)写入的信号，导致所述发光器件LED在所述数据信号写入阶段S1发出微弱的光，影响对比度。
其中，所述发光信号线EM(n)载入的所述发光信号在所述数据信号写入阶段S1为高电平，所述开关模块101中的所述第六晶体管T6、所述第七晶体管T7截止，所述初始化模块103中的所述第三晶体管T3截止。
在所述发光阶段S2：所述发光信号线EM(n)载入的发光信号为低电平时，所述开关模块101中的所述第六晶体管T6、所述第七晶体管T7导通，所述初始化模块103中的所述第三晶体管T3导通；所述补偿模块102的所述第二晶体管T2的所述第一极写入所述初始化信号VI，所述第一存储电容C1存储所述初始化信号VI；所述第二存储电容C2通过所述第六晶体管T6维持所述驱动晶体管Td导通，所述第七晶体管T7导通使得所述驱动晶体管Td产生驱动电流I以驱动所述发光器件LED发光。
其中，所述扫描信号线Scan(n)载入的所述扫描信号在所述发光阶段S2为高电平，所述开关模块101中的所述第五晶体管T5截止，所述补偿模块102中的所述第一晶体管T1、所述第二晶体管T2截止，所述初始化模块103中的所述第四晶体管T4截止。
由所述第六晶体管T6导通，所述驱动晶体管Td的第一极写入所述第一公共电压信号VDD，可得所述驱动晶体管Td的栅极电位Vg与第一极电位Vs之差Vgs等于Vg-VDD；因此，由Vg-Vdata＝Vth、Vgs＝Vg-VDD和所述驱动电流I＝(CoxμmW/L)*(Vgs-Vth)2/2(其中，Cox、μm、W、L分别为晶体管的单位面积沟道电容、沟道迁移率、沟道宽和沟道长)可得所述驱动电流I＝(CoxμmW/L)*(Vg-VDD-Vg+Vdata)2/2＝(CoxμmW/L)*(Vdata-VDD)2/2；以此所述驱动电流I不受所述阈值电压Vth的变化的影响，所述发光器件LED可以保证发光的稳定性。
请参阅图3，其为本申请的实施例提供的像素电路的结构示意图；本申请还提供一种像素电路，包括：
发光器件LED，所述发光器件LED的阴极接入公共接地电压端VSS；
第一存储电容C1，所述第一存储电容C1的上极板接入电源电压端VDD；
第二存储电容C2，所述第二存储电容C2的上极板接入电源电压端VDD；
第一晶体管T1，所述第一晶体管T1的栅极与扫描线Scan(n)连接，所述第一晶体管T1的源极S1与第八晶体管T8的漏极D8连接，所述第一晶体管T1的漏极D1与所述第二存储电容C2的下极板连接；
第二晶体管T2，所述第二晶体管T2的栅极与所述扫描线Scan(n)连接，所述第二晶体管T2的源极S2与所述第一存储电容C1的下极板连接，所述第二晶体管T2的漏极D2与所述第二存储电容C2的下极板连接；
第三晶体管T3，所述第三晶体管T3的栅极与发光信号线EM(n)连接，所述第三晶体管T3的源极S3与所述第二晶体管T2的源极S2连接，所述第三晶体管T3的漏极D3接入初始化电压端VI；
第四晶体管T4，所述第四晶体管T4的栅极与所述扫描线Scan(n)连接，所述第四晶体管T4的源极S4接入所述初始化电压端VI，所述第四晶体管T4的漏极D4与所述发光器件LED的阳极连接；
第五晶体管T5，所述第五晶体管T5的栅极与所述扫描线Scan(n)连接，所述第五晶体管T5的源极S5与数据线Vdata连接，所述第五晶体管T5的漏极D5与所述第八晶体管T8的源极S8连接；
第六晶体管T6，所述第六晶体管T6的栅极与所述发光信号线EM(n)连接，所述第六晶体管T6的源极S6接入电源电压端VDD，所述第六晶体管T6的漏极D6与所述第五晶体管T5的漏极D5连接；
第七晶体管T7，所述第七晶体管T7的栅极与所述发光信号线EM(n)连接，所述第七晶体管T7的源极S7与所述第一晶体管T1的源极S1连接，所述第七晶体管T7的漏极D7与所述发光器件LED的阳极连接；
第八晶体管T8，所述第八晶体管T8的栅极与第一晶体管T1的漏极D1连接，所述第八晶体管T8的源极S8与所述第五晶体管T5的漏极D5连接，所述第八晶体管T8的漏极D8与所述第七晶体管T7的源极S7连接。
在本申请实施例中的像素电路中，均采用P型晶体管进行说明，本领域的相关技术人员也可将P型晶体管替换为N型晶体管，相应的将信号的相位进行反相就可获得分析结果。因此，本申请实施例在此不再对采用N型晶体管的像素电路及其驱动方法进行赘述。
本申请实施例提供的像素电路及其驱动方法，包括发光器件LED、驱动晶体管Td、开关模块101、补偿模块102及初始化模块103；在数据信号写入阶段S1，所述数据信号Vdata写入至所述驱动晶体管Td的栅极及所述补偿模块102，所述补偿模块102维持所述驱动晶体管Td的栅极电压并对所述驱动晶体管Td中的阈值电压Vth的漂移进行补偿；所述初始化模块103对所述发光器件LED进行初始化；在发光阶段S2，所述发光信号线EM(n)载入的发光信号使所述开关模块101、所述初始化模块103工作，所述补偿模块103维持所述驱动晶体管Td导通，驱动所述发光器件LED发光，所述初始化模块103将所述初始化信号VI写入所述补偿模块103，以保证所述发光器件LED发光的稳定性。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的像素电路及其驱动方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种像素电路，其特征在于，包括：发光器件、驱动晶体管、开关模块、补偿模块及初始化模块；
所述发光器件的一极接入第一公共电压端，所述发光器件的另一极经所述开关模块与所述驱动晶体管的第二极连接；
所述驱动晶体管的第一极经所述开关模块与第二公共电压端和数据信号连接，所述驱动晶体管用于在发光阶段根据数据信号写入阶段写入的数据信号驱动所述发光器件发光；所述驱动晶体管的栅极及第二极连接所述补偿模块，以对所述驱动晶体管的阈值电压进行补偿；
所述开关模块连接扫描线、发光信号线、所述数据信号及所述第二公共电压端，所述开关模块用于在数据信号写入阶段为所述驱动晶体管的第一极写入数据信号，并通过所述补偿模块对所述驱动晶体管的阈值电压进行补偿；在所述发光阶段使所述发光器件发光，并通过所述初始化模块为所述补偿模块写入初始化信号；
所述补偿模块连接所述第二公共电压端和所述扫描线，所述补偿模块用于对所述驱动晶体管的阈值电压进行补偿；
所述初始化模块连接所述扫描线和所述发光信号线，所述初始化模块用于在所述数据信号写入阶段为所述发光器件进行初始化，在所述发光阶段为所述补偿模块写入所述初始化信号。
2.根据权利要求1所述的像素电路，其特征在于，所述补偿模块包括第一晶体管、第二晶体管、第一存储电容及第二存储电容；
所述第一晶体管的栅极与所述扫描线连接，所述第一晶体管的第一极与所述驱动晶体管的第二极连接，所述第一晶体管的第二极与所述驱动晶体管的栅极连接；所述第一晶体管用于在所述数据信号写入阶段对所述驱动晶体管的阈值电压进行补偿；
所述第二晶体管的栅极与所述扫描线连接，所述第二晶体管的第一极与所述第一存储电容的第二极连接，所述第二晶体管的第二极与所述驱动晶体管的栅极连接；所述第二晶体管用于控制所述第一存储电容和所述第二存储电容的存储信号，以维持所述驱动晶体管的栅极电压；
所述第一存储电容的第一极接入所述第二公共电压端；
所述第二存储电容的第一极接入所述第二公共电压端，所述第二存储电容的第二极与所述第二晶体管的第二极连接。
3.根据权利要求2所述的像素电路，其特征在于，所述初始化模块包括第三晶体管和第四晶体管；
所述第三晶体管的栅极与所述发光信号线连接，所述第三晶体管的第一极与所述第二晶体管的第一极连接，所述第三晶体管的第二极接入所述初始化信号；
所述第四晶体管的栅极与所述扫描线连接，所述第四晶体管的第一极接入所述初始化信号，所述第四晶体管的第二极与所述发光器件的第一极连接。
4.根据权利要求1所述的像素电路，其特征在于，所述开关模块包括第五晶体管、第六晶体管、第七晶体管；
所述第五晶体管的栅极与所述扫描线连接，所述第五晶体管的第一极接入所述数据信号，所述第五晶体管的第二极与所述驱动晶体管的第一极连接；
所述第六晶体管的栅极与所述发光信号线连接，所述第六晶体管的第一极与所述第二公共电压端连接，所述第六晶体管的第二极与所述驱动晶体管的第一极连接；
所述第七晶体管的栅极与所述发光信号线连接，所述第七晶体管的第一极与所述驱动晶体管的第二极连接，所述第七晶体管的第二极与所述发光器件的第一极连接。
5.根据权1所述的像素电路，其特征在于，所述第一公共电压端为直流低电源，所述第二公共电压端为直流高电源。
6.根据权利要求1所述的像素电路，其特征在于，所述初始化信号为直流低电源。
7.根据权利要求1所述的像素电路，其特征在于，所述发光器件为发光二极管。
8.根据权利要求7所述的像素电路，其特征在于，所述发光器件包括次毫米发光二极管、微型发光二极管和有机发光二极管。
9.一种像素电路，其特征在于，包括：
发光器件，所述发光器件的阴极接入公共接地电压端；
第一存储电容，所述第一存储电容的上极板接入电源电压端；
第二存储电容，所述第二存储电容的上极板接入电源电压端；
第一晶体管，所述第一晶体管的栅极与扫描线连接，所述第一晶体管的源极与第八晶体管的漏极连接，所述第一晶体管的漏极与所述第二存储电容的下极板连接；
第二晶体管，所述第二晶体管的栅极与所述扫描线连接，所述第二晶体管的源极与所述第一存储电容的下极板连接，所述第二晶体管的漏极与所述第二存储电容的下极板连接；
第三晶体管，所述第三晶体管的栅极与发光信号线连接，所述第三晶体管的源极与所述第二晶体管的源极连接，所述第三晶体管的漏极接入初始化电压端；
第四晶体管，所述第四晶体管的栅极与所述扫描线连接，所述第四晶体管的源极接入所述初始化电压端，所述第四晶体管的漏极与所述发光器件的阳极连接；
第五晶体管，所述第五晶体管的栅极与所述扫描线连接，所述第五晶体管的源极与数据线连接，所述第五晶体管的漏极与所述第八晶体管的源极连接；
第六晶体管，所述第六晶体管的栅极与所述发光信号线连接，所述第六晶体管的源极接入电源电压端，所述第六晶体管的漏极与所述第五晶体管的漏极连接；
第七晶体管，所述第七晶体管的栅极与所述发光信号线连接，所述第七晶体管的源极与所述第一晶体管的源极连接，所述第七晶体管的漏极与所述发光器件的阳极连接；
第八晶体管，所述第八晶体管的栅极与第一晶体管的漏极连接，所述第八晶体管的源极与所述第五晶体管的漏极连接，所述第八晶体管的漏极与所述第七晶体管的源极连接。
10.一种像素驱动方法，用于驱动如权利要求1～8所述的任一像素电路，其特征在于，所述像素驱动方法包括：
在数据信号写入阶段，所述扫描线载入的扫描信号使所述开关模块、所述补偿模块、所述初始化模块工作，以将所述数据信号写入至所述驱动晶体管的栅极及所述补偿模块，所述补偿模块维持所述驱动晶体管的栅极电压并对所述驱动晶体管中的阈值电压进行补偿；所述初始化模块对所述发光器件进行初始化；
在发光阶段，所述发光信号线载入的发光信号使所述开关模块、所述初始化模块工作，所述补偿模块维持所述驱动晶体管导通，驱动所述发光器件发光，所述初始化模块将所述初始化信号写入所述补偿模块。
CN202010304374.8A 2020-04-17 2020-04-17 像素电路及其驱动方法 Pending CN111508420A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010304374.8A CN111508420A (zh) 2020-04-17 2020-04-17 像素电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010304374.8A CN111508420A (zh) 2020-04-17 2020-04-17 像素电路及其驱动方法

Publications (1)

Publication Number Publication Date
CN111508420A true CN111508420A (zh) 2020-08-07

Family

ID=71864092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010304374.8A Pending CN111508420A (zh) 2020-04-17 2020-04-17 像素电路及其驱动方法

Country Status (1)

Country Link
CN (1) CN111508420A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992055A (zh) * 2021-04-27 2021-06-18 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN114927098A (zh) * 2022-05-07 2022-08-19 重庆邮电大学 一种像素驱动电路及像素驱动方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910468A (zh) * 2017-04-28 2017-06-30 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN107610651A (zh) * 2017-10-31 2018-01-19 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法
CN107731169A (zh) * 2017-11-29 2018-02-23 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN207134126U (zh) * 2017-08-25 2018-03-23 京东方科技集团股份有限公司 一种像素电路及显示装置
CN107863069A (zh) * 2017-12-14 2018-03-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板及显示装置
CN110111742A (zh) * 2019-04-22 2019-08-09 武汉华星光电半导体显示技术有限公司 有机发光器件的像素电路及有机发光显示面板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106910468A (zh) * 2017-04-28 2017-06-30 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN207134126U (zh) * 2017-08-25 2018-03-23 京东方科技集团股份有限公司 一种像素电路及显示装置
CN107610651A (zh) * 2017-10-31 2018-01-19 武汉天马微电子有限公司 像素电路、像素电路的驱动方法和显示面板
CN107680537A (zh) * 2017-11-21 2018-02-09 上海天马微电子有限公司 一种像素电路的驱动方法
CN107731169A (zh) * 2017-11-29 2018-02-23 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN107863069A (zh) * 2017-12-14 2018-03-30 京东方科技集团股份有限公司 像素电路及其驱动方法、显示基板及显示装置
CN110111742A (zh) * 2019-04-22 2019-08-09 武汉华星光电半导体显示技术有限公司 有机发光器件的像素电路及有机发光显示面板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992055A (zh) * 2021-04-27 2021-06-18 武汉华星光电半导体显示技术有限公司 像素电路及显示面板
CN114927098A (zh) * 2022-05-07 2022-08-19 重庆邮电大学 一种像素驱动电路及像素驱动方法
CN114927098B (zh) * 2022-05-07 2024-04-19 重庆邮电大学 一种像素驱动电路及像素驱动方法

Similar Documents

Publication Publication Date Title
US10991303B2 (en) Pixel circuit and driving method thereof, display device
CN107945737B (zh) 像素补偿电路、其驱动方法、显示面板及显示装置
US11232749B2 (en) Pixel circuit and driving method thereof, array substrate, and display device
KR101091439B1 (ko) 화상 표시 장치 및 그 제어 방법
US9852687B2 (en) Display device and driving method
CN113744683B (zh) 像素电路、驱动方法和显示装置
US20200342812A1 (en) Pixel driving circuit, driving method thereof, display device
JP5184625B2 (ja) 表示パネル装置及びその制御方法
US11508289B2 (en) Pixel driving circuit, method of driving the same and display device
US11615747B2 (en) Pixel circuit and driving method thereof, array substrate and display apparatus
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
US11232746B2 (en) Pixel circuit of organic light emitting device and organic light emitting display panel
CN111540315A (zh) 像素驱动电路及其驱动方法、显示装置
CN104751804A (zh) 一种像素电路、其驱动方法及相关装置
CN113808542B (zh) 像素电路、驱动方法和显示装置
CN107393475A (zh) 像素驱动电路、像素驱动方法和显示装置
CN107424564B (zh) 像素装置、用于像素装置的驱动方法和显示设备
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
CN114255706B (zh) 对二极管连接开关阈值变化敏感性降低的像素电路
CN113990259B (zh) 像素驱动电路及显示面板
CN109389937B (zh) 一种像素电路、显示装置及像素电路的驱动方法
CN113870793A (zh) 像素电路及其驱动方法、显示基板和显示装置
US11315489B1 (en) Light emitting device driving circuit and related method
CN113823226A (zh) 像素电路及其驱动方法、显示基板和显示装置
CN111508420A (zh) 像素电路及其驱动方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200807

RJ01 Rejection of invention patent application after publication