[go: up one dir, main page]

CN111490101A - 一种GaN基HEMT器件 - Google Patents

一种GaN基HEMT器件 Download PDF

Info

Publication number
CN111490101A
CN111490101A CN202010325595.3A CN202010325595A CN111490101A CN 111490101 A CN111490101 A CN 111490101A CN 202010325595 A CN202010325595 A CN 202010325595A CN 111490101 A CN111490101 A CN 111490101A
Authority
CN
China
Prior art keywords
layer
charge storage
gan
type doped
doped charge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010325595.3A
Other languages
English (en)
Other versions
CN111490101B (zh
Inventor
陈万军
王方洲
许晓锐
孙瑞泽
信亚杰
夏云
刘超
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202010325595.3A priority Critical patent/CN111490101B/zh
Publication of CN111490101A publication Critical patent/CN111490101A/zh
Application granted granted Critical
Publication of CN111490101B publication Critical patent/CN111490101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本发明属于半导体技术领域，具体的说涉及一种GaN基HEMT器件。本发明的主要方案是在器件的缓冲层中引入了与源极相连的具有P型掺杂的电荷存储层。在器件关断时，P型掺杂的电荷存储层中的净负电荷可以有效地加速二维电子气的耗尽，从而减小了关断时间以使器件具有较低的关断损耗。在器件开启时，P型掺杂的电荷存储层中净负电荷量的减小有助于二维电子气的恢复，进而减小了开启时间来使器件具有较低的开启损耗。因此，本发明具有极低的开关损耗，可用于低功耗功率开关应用中。

Description

一种GaN基HEMT器件
技术领域
本发明属于化合物半导体制造技术领域，具体的说涉及一种GaN基HEMT器件。
背景技术
GaN基HEMT器件因其具有高电子迁移率、高临界击穿电场强度、高电子饱和速度等优良特性而成为了高频率和大功率开关应用的优良解决方案。随着技术的不断发展，功率开关应用对高频大功率GaN基HEMT器件的需求日益增加。尽管GaN基功率HEMT器件本身就具有较低的功耗，但其开关损耗仍然需要被降低以满足更高效率的应用的需求。特别是在高频工作环境中，器件的开关损耗在总体功耗中仍然占有较大的比重。因此，设计具有低开关损耗的高性能GaN基功率HEMT器件以满足高频率和高效率应用的需求是非常有价值的。
发明内容
本发明所要解决的，就是针对上述问题，提出一种具有电荷存储机制的GaN基HEMT器件，使所制备的器件具备较低的开关损耗。
为实现上述目的，本发明采用如下技术方案：
一种GaN基HEMT器件，其特征在于，包括P型掺杂的电荷存储层1、缓冲层2、衬底层3、成核层4、沟道层5、势垒层6、钝化层7、P型帽层8、二氧化硅层9、栅极10、源极11和漏极12；所述P型掺杂的电荷存储层1位于缓冲层2中；所述缓冲层2位于成核层4之上；所述成核层4位于衬底层3之上；所述沟道层5和势垒层6构成的横向异质结结构位于缓冲层2之上，在异质结界面处存在二维电子气；所述P型帽层8位于势垒层6一侧的上表面，栅极10位于P型帽层8上表面；所述栅极10与P型帽层8形成欧姆接触或肖特基接触；所述钝化层7位于势垒层6上表面并完全覆盖栅极10与P型帽层8；所述漏极12位于钝化层7远离P型帽层8一端的上表面，并沿垂直方向依次贯穿钝化层7、势垒层6后延伸入沟道层5中，从而与二维电子气沟道形成欧姆接触；所述源极11覆盖在钝化层7另一端上表面，并沿垂直方向依次贯穿钝化层7、势垒层6、沟道层5后延伸入P型掺杂的电荷存储层1中，与二维电子气沟道形成欧姆接触；源极11和漏极12之间具有二氧化硅层9。
进一步的，所述P型掺杂的电荷存储层1采用的材料为GaN或AlGaN。
进一步的，所述P型掺杂的电荷存储层1的掺杂浓度范围为1×1016cm-3—1×1019cm-3。
进一步的，所述P型掺杂的电荷存储层1的厚度小于缓冲层(2)的厚度。
进一步的，所述P型掺杂的电荷存储层1的长度小于或等于缓冲层(2)的长度。
进一步的，所述P型掺杂的电荷存储层1与源极11之间形成的是欧姆接触。
本发明的有益效果为，通过提出一种具有电荷存储机制的GaN基HEMT器件，极大降低了器件的开关损耗。
附图说明
图1所示为本发明实施例中一种具有电荷存储机制的GaN基HEMT器件的示意图；
图2所示为常规结构的GaN基HEMT器件的示意图；
图3所示为器件关断时P型掺杂的电荷存储层中电荷分布的示意图；
图4所示为器件开启时P型掺杂的电荷存储层中电荷分布的示意图；
图5所示为本发明实施例与常规结构器件的输出特性对比示意图；
图6所示为本发明实施例与常规结构器件的阻断特性对比示意图；
图7所示为器件关断时本发明实施例与常规结构器件的波形对比示意图；
图8所示为器件开启时本发明实施例与常规结构器件的波形对比示意图。
具体实施方式
下面结合附图，详细描述本发明实施例的技术方案。
本发明实施例提出的一种GaN基HEMT器件，其结构如图1所示，包括P型掺杂的电荷存储层1、缓冲层2、衬底层3、成核层4、沟道层5、势垒层6、钝化层7、P型帽层8、二氧化硅层9、栅极10、源极11和漏极12；所述P型掺杂的电荷存储层1位于缓冲层2中；所述缓冲层2位于成核层4之上；所述成核层4位于衬底层3之上；所述沟道层5和势垒层6构成的横向异质结结构位于缓冲层2之上，在异质结界面处存在二维电子气(2DEG)；所述P型帽层8位于势垒层6一侧的上表面，栅极10位于P型帽层8上表面；所述栅极10与P型帽层8形成欧姆接触或肖特基接触；所述钝化层7位于势垒层6上表面并完全覆盖栅极10与P型帽层8；所述漏极12位于钝化层7远离P型帽层8一端的上表面，并沿垂直方向依次贯穿钝化层7、势垒层6后延伸入沟道层5中，从而与二维电子气沟道形成欧姆接触；所述源极11覆盖在钝化层7另一端上表面，并沿垂直方向依次贯穿钝化层7、势垒层6、沟道层5后延伸入P型掺杂的电荷存储层1中，与二维电子气沟道形成欧姆接触；源极11和漏极12之间具有二氧化硅层9。
本发明工作原理：当器件关断时，源极11和漏极12之间较高的电势差使得P型掺杂的电荷存储层1中靠近漏极12的部分的能带降低。在这个过程中，随着自由空穴的耗尽，带负电荷的电离受主被存储在了P型掺杂的电荷存储层1中(如图3所示)。根据电中性条件，这种负电荷的量的增加会对二维电子气的耗尽有着额外的贡献。由此，器件的关断时间显著减小，这使得器件具有较低的关断损耗。当器件开启时，源极11和漏极12之间的电势差降低，使得P型掺杂的电荷存储层1中靠近漏极12的部分的能带升高。在这个过程中，随着自由空穴的注入，P型掺杂的电荷存储层1中净负电荷的量会减小(如图4所示)。根据电中性条件，这种负电荷的量的减小会加速二维电子气的恢复。由此，器件的开启时间大幅度减小，这使得器件具有较低的开启损耗。
对本发明提供的具有电荷存储机制的GaN基HEMT器件和常规器件(无P型掺杂的电荷存储层1，其结构图如图2所示)进行仿真对比，进一步证实了本发明的优越性。
图5和图6分别给出了本发明和常规器件的输出和耐压特性的对比。为了保证公平比较，必须保证本发明和常规器件的一致的导通压降和阻断特性。
图7和图8分别给出了本发明和常规器件的关断和开启波形的对比。从图中可以看出，本发明的开关时间得到了有效的减小，开启和关断损耗都得到了大幅度的降低。定义开关损耗为关断损耗和开启损耗之和。经过计算，本发明的开关损耗相比于常规器件降低了63％，充分地展示出了本发明相对于传统器件在低功耗功率开关器件应用上的性能优势。

Claims (6)

1.一种GaN基HEMT器件，其特征在于，包括P型掺杂的电荷存储层(1)、缓冲层(2)、衬底层(3)、成核层(4)、沟道层(5)、势垒层(6)、钝化层(7)、P型帽层(8)、二氧化硅层(9)、栅极(10)、源极(11)和漏极(12)；所述P型掺杂的电荷存储层(1)位于缓冲层(2)中；所述缓冲层(2)位于成核层(4)之上；所述成核层(4)位于衬底层(3)之上；所述沟道层(5)和势垒层(6)构成的横向异质结结构位于缓冲层(2)之上，在异质结界面处存在二维电子气；所述P型帽层(8)位于势垒层(6)一侧的上表面，栅极(10)位于P型帽层(8)上表面；所述栅极(10)与P型帽层(8)形成欧姆接触或肖特基接触；所述钝化层(7)位于势垒层(6)上表面并完全覆盖栅极(10)与P型帽层(8)；所述漏极(12)位于钝化层(7)远离P型帽层(8)一端的上表面，并沿垂直方向依次贯穿钝化层(7)、势垒层(6)后延伸入沟道层(5)中，从而与二维电子气沟道形成欧姆接触；所述源极(11)覆盖在钝化层(7)另一端上表面，并沿垂直方向依次贯穿钝化层(7)、势垒层(6)、沟道层(5)后延伸入P型掺杂的电荷存储层(1)中，与二维电子气沟道形成欧姆接触；源极(11)和漏极(12)之间具有二氧化硅层(9)。
2.根据权利要求1所述的一种GaN基HEMT器件，其特征在于：所述P型掺杂的电荷存储层(1)采用的材料为GaN或AlGaN。
3.根据权利要求2所述的一种GaN基HEMT器件，其特征在于：所述P型掺杂的电荷存储层(1)的掺杂浓度范围为1×1016cm-3—1×1019cm-3。
4.根据权利要求3所述的一种GaN基HEMT器件，其特征在于：所述P型掺杂的电荷存储层(1)的厚度小于缓冲层(2)的厚度。
5.根据权利要求4所述的一种GaN基HEMT器件，其特征在于：所述P型掺杂的电荷存储层(1)的长度小于或等于缓冲层(2)的长度。
6.根据权利要求5所述的一种GaN基HEMT器件，其特征在于：所述P型掺杂的电荷存储层(1)与源极(11)之间形成的是欧姆接触。
CN202010325595.3A 2020-04-23 2020-04-23 一种GaN基HEMT器件 Active CN111490101B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010325595.3A CN111490101B (zh) 2020-04-23 2020-04-23 一种GaN基HEMT器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010325595.3A CN111490101B (zh) 2020-04-23 2020-04-23 一种GaN基HEMT器件

Publications (2)

Publication Number Publication Date
CN111490101A true CN111490101A (zh) 2020-08-04
CN111490101B CN111490101B (zh) 2021-07-27

Family

ID=71794798

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010325595.3A Active CN111490101B (zh) 2020-04-23 2020-04-23 一种GaN基HEMT器件

Country Status (1)

Country Link
CN (1) CN111490101B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086508A (zh) * 2020-10-23 2020-12-15 电子科技大学 一种低输入电容GaN基HEMT器件
CN113540233A (zh) * 2021-07-29 2021-10-22 电子科技大学 一种低导通电阻高跨导的p-GaN HEMT器件

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551373A (zh) * 2003-05-15 2004-12-01 ���µ�����ҵ��ʽ���� 半导体装置
US20150021552A1 (en) * 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
CN106024879A (zh) * 2015-03-31 2016-10-12 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN109004028A (zh) * 2018-06-22 2018-12-14 杭州电子科技大学 一种具有源极相连P埋层和漏场板的GaN场效应晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1551373A (zh) * 2003-05-15 2004-12-01 ���µ�����ҵ��ʽ���� 半导体装置
US20150021552A1 (en) * 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
CN106024879A (zh) * 2015-03-31 2016-10-12 瑞萨电子株式会社 半导体器件和制造半导体器件的方法
CN109004028A (zh) * 2018-06-22 2018-12-14 杭州电子科技大学 一种具有源极相连P埋层和漏场板的GaN场效应晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIN WEI ET AL: "Charge Storage Mechanism of Drain Induced Dynamic Threshold Voltage Shift in p-GaN Gate HEMTs", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112086508A (zh) * 2020-10-23 2020-12-15 电子科技大学 一种低输入电容GaN基HEMT器件
CN113540233A (zh) * 2021-07-29 2021-10-22 电子科技大学 一种低导通电阻高跨导的p-GaN HEMT器件

Also Published As

Publication number Publication date
CN111490101B (zh) 2021-07-27

Similar Documents

Publication Publication Date Title
CN105140270B (zh) 一种增强型hemt器件
CN107093628B (zh) 一种极化掺杂增强型hemt器件
US11322606B2 (en) Heterojunction semiconductor device having high blocking capability
CN105097911B (zh) 一种具有结型半导体层的hemt器件
CN105845724B (zh) 一种积累型垂直hemt器件
CN104201201B (zh) 一种用于GaN基HEMT器件的自适应偏置场板
CN104538440B (zh) 一种缓冲层荷电resurf hemt器件
CN106920844B (zh) 一种具有n型浮空埋层的resurf hemt器件
CN105118830B (zh) 一种集成sbd的增强型hemt
CN105118859A (zh) 一种隧穿增强型hemt器件
CN104393040A (zh) 一种具有荷电介质的hemt器件
CN106057868A (zh) 一种纵向超结增强型mis hemt器件
CN114843332B (zh) 低功耗高可靠性半包沟槽栅mosfet器件及制备方法
CN108878524B (zh) 一种氮化镓基高电子迁移率晶体管
CN102945859A (zh) 一种GaN异质结HEMT器件
CN108598163A (zh) 一种GaN异质结纵向功率器件
CN106298911A (zh) 一种双结型栅氮化镓异质结场效应管
CN114447102A (zh) 具有衬底上复合半导体层的氮化镓异质结场效应晶体管
CN105870164A (zh) 一种氮化镓基高电子迁移率晶体管
CN104241351B (zh) 具有体内复合场板结构的氮化镓基异质结场效应管
CN107623032A (zh) 一种新型的GaN异质结场效应晶体管
CN108649070A (zh) 一种GaN异质结电导调制场效应管
CN111490101A (zh) 一种GaN基HEMT器件
CN206322705U (zh) 一种GaN HEMT器件
CN106252404B (zh) 一种具有高k介质槽的纵向增强型mis hemt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant