[go: up one dir, main page]

CN111477554A - 一种芯片倒装封装中间结构及倒装封装方法 - Google Patents

一种芯片倒装封装中间结构及倒装封装方法 Download PDF

Info

Publication number
CN111477554A
CN111477554A CN202010324729.XA CN202010324729A CN111477554A CN 111477554 A CN111477554 A CN 111477554A CN 202010324729 A CN202010324729 A CN 202010324729A CN 111477554 A CN111477554 A CN 111477554A
Authority
CN
China
Prior art keywords
chip
flip
packaging
green oil
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010324729.XA
Other languages
English (en)
Inventor
陈辉
柳永胜
胡峰
白强
唐瑜
于洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Yingjiatong Semiconductor Co ltd
Original Assignee
Suzhou Yingjiatong Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Yingjiatong Semiconductor Co ltd filed Critical Suzhou Yingjiatong Semiconductor Co ltd
Priority to CN202010324729.XA priority Critical patent/CN111477554A/zh
Publication of CN111477554A publication Critical patent/CN111477554A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种芯片倒装封装中间结构及倒装封装方法，先根据待倒装芯片上凸块的布局在封装基板的芯片倒装焊接面的最上层设计绿油斑点的位置和尺寸；根据设计生产制造封装基板，并铺设绿油斑点；再将晶圆根据要求研磨到预设的厚度并切割成单颗晶体；将单颗晶体倒装粘贴到封装基板上；融化芯片凸块上顶端锡球将晶体电路和封装基板电路连接起来；熔化树脂材料，将完成焊接的晶体和封装基板密封起来，完成封装。本发明先在封装基板上增加绿油斑点，再将芯片倒装在封装基板上，最后再进行塑封；整个设计不受芯片大小和bump高度的限制，在保证EMC完整填充的同时，增加了EMC和封装基板的结合力，避免出现分层，保证了产品的可靠性。

Description

一种芯片倒装封装中间结构及倒装封装方法
技术领域
本发明涉及一种芯片倒装封装中间结构及封装方法，属于芯片倒装技术领域。
背景技术
目前，半导体封装流程(倒装)主要由封装设计、晶圆研磨/切割、芯片倒装、回流焊、塑封等步骤构成，其中封装设计是指根据材料特性和加工能力，对产品外观和内部结构进行设计来满足客户需求，即预先完成基板设计。倒装产品在封装过程中，芯片区域要求完整的被EMC(Epoxy Molding Compound的缩写，即环氧树脂模塑料-指产品封装用到的受热不可逆的树脂材料，下同)填充且不能有空隙，才能保证基板和EMC之间有足够的结合力，所以在基板设计时，与芯片相对应的基板区域上采用的是Full Mask设计(指绿油全铺)或者是Full open(指绿油全开窗)的设计，以此来保证产品的可靠性。其中，Full Mask设计是一种基板上芯片所对应的区域SR(solder resist的缩写，指基板上的绿油层，一种绝缘物质)全覆盖的设计，适用于芯片尺寸较大且bump(凸块)高度较高的产品，不太适用于小尺寸的产品。而Full Open设计是一种基板上芯片所对应的区域没有SR的设计，能满足芯片尺寸较小的产品或Bump(指芯片上通过一定工艺长出的凸块)高度较低的产品封装的需求。但不适用于芯片尺寸较大的产品，主要原因是Full Open的设计暴露出的铜层面积更大，铜层和EMC的结合不好，会导致产品封装完后形成分层。因此，急需一种介于Full Mask和Fullopen之间能够适应于尺寸较小或Bump高度较低的产品封装，且不会出现分层的设计。
发明内容
针对上述现有技术存在的问题，本发明提供一种芯片倒装封装方法，其不受芯片大小和bump(凸块)高度的限制，在保证EMC完整填充的同时，增加了EMC和封装基板的结合力，避免出现分层，从而保证了产品的可靠性。本发明提供的一种芯片倒装封装中间结构，不受芯片大小和bump(凸块)高度的限制，在保证EMC完整填充的同时，增加了EMC和封装基板的结合力，避免出现分层，从而保证了产品的可靠性。
为了实现上述目的，本发明采用如下技术方案：一种芯片倒装封装方法，整个芯片倒装封装方法包括如下步骤：
步骤一、设计封装基板：根据待倒装芯片上凸块的布局在封装基板的芯片倒装焊接面的最上层设计绿油斑点的位置和尺寸；
步骤二、封装基板制造和铺设绿油斑点：根据步骤一的设计生产制造封装基板，并在封装基板的芯片倒装焊接面的最上层铺设绿油斑点；
步骤三、晶圆研磨/切割：将晶圆根据要求研磨到预设的厚度并切割成单颗晶体；
步骤四、芯片倒装：将单颗晶体倒装粘贴到封装基板上；
步骤五、回流焊：通过高温融化芯片凸块上顶端锡球将晶体电路和封装基板连接起来；
步骤六、塑封：通过高温熔化树脂材料，将完成焊接的晶体和封装基板密封起来，隔绝外部干扰，完成封装。
所述绿油斑点的形状为圆形。
所述封装基板上绿油斑点的直径不小于125um。
所述封装基板上任意两个相邻的绿油斑点之间的间距不小于200um。
所述绿油斑点与凸块之间的间隙不小于30um。
所述基板采用覆铜箔层压板。
一种芯片倒装封装中间结构，包括一封装基板和待倒装芯片，所述封装基板的芯片倒装焊接面的最上层铺设有绿油斑点，所述绿油斑点铺设在封装基板上与待倒装芯片上凸块相对应的间隙处。
所述绿油斑点的形状为圆形，直径不小于125um；所述封装基板上任意两个相邻的绿油斑点之间的间距不小于200um；所述绿油斑点与凸块之间的间隙不小于30um。
与现有的技术相比，本发明是一种介于Full Open和Full Mask之间的设计，通过先在封装基板上与芯片相对应的区域增加绿油斑点，然后再将芯片倒装在封装基板上，最后再将芯片和封装基板进行塑封。这种设计不受芯片大小和bump(凸块)高度的限制，在保证EMC完整填充的同时，增加了EMC和封装基板的结合力，避免出现分层，从而保证了产品的可靠性。本发明在技术操作上没有明显的困难点，对改善因芯片尺寸或者是bump高度有限制的产品分层有明显的改善。本发明提供的一种芯片倒装封装中间结构，不受芯片大小和bump(凸块)高度的限制，在保证EMC完整填充的同时，增加了EMC和封装基板的结合力，避免出现分层，从而保证了产品的可靠性。
附图说明
图1为一种封装基板的示意图；
图2为对图1所示封装基板采用Full Open设计获得的产品；
图3为对图1所示封装基板铺设绿油斑点后的示意图；
图4为图1所示封装基板采用本发明封装方法获得的产品的结构示意图；
图5为本发明绿油斑点部分分布图；
图6为绿油斑点间间距过小时的示意图；
图7为图3所示绿油斑点与芯片凸块间的示意图；
图8为本发明封装基板与芯片间的示意图；
图9为图1所示封装基板采用本发明封装方法按照JEDEC标准来执行封装可靠性后pass的结果；
图10为另一种封装基板的示意图；
图11为对图10所示封装基板采用Full Open设计获得的产品；
图12为对图10所示封装基板铺设绿油斑点后的示意图；
图13为图10所示封装基板采用本发明封装方法获得的产品的结构示意图。
具体实施方式
下面结合附图对本发明实施中的技术方案进行清楚，完整的描述，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1：以图1所示封装基板为例
本发明提供的一种芯片倒装封装方法，包括如下步骤：
步骤一、设计封装基板：根据待倒装芯片上凸块的布局在封装基板的芯片倒装焊接面的最上层设计绿油斑点的位置和尺寸；
步骤二、封装基板制造和铺设绿油斑点：根据步骤一的设计生产制造封装基板，并在封装基板的芯片倒装焊接面的最上层铺设绿油斑点，即绿油斑点铺设在封装基板1上与待倒装芯片2相对应的区域；增加的绿油斑点4见图3内中间方形框内的圆圈，其直径不小于125um；绿油斑点4与凸块3间的布局见图7所示，图7中椭圆形代表bump(凸块)，圆形代表绿油斑点；封装基板采用覆铜箔层压板；
步骤三、晶圆研磨/切割：将晶圆根据要求研磨到预设的厚度并切割成单颗晶体；
步骤四、芯片倒装：将单颗晶体倒装粘贴到封装基板上；
步骤五、回流焊：在150-260℃的温度下融化芯片凸块上顶端锡球将晶体电路和封装基板连接起来；
步骤六、塑封：在170-190℃的温度下熔化树脂材料，将完成焊接的晶体和封装基板密封起来，隔绝外部干扰，完成封装。塑封时，除了图7中绿油斑点(圆圈)和凸块(椭圆)以外的空隙将均被塑封料填满。
如上述步骤二中绿油斑点的铺设主要是在基板制造过程中进行的，需要铺设绿油斑点的位置已在曝光版上设计好尺寸和位置，在基板铜层涂布完整的绿油并且初步固化后进行曝光，显影，蚀刻，经过一系列的工艺，绿油斑点就铺设到预设的位置。
上述步骤五和步骤六均采用半导体封装测试常规工艺进行，且不会对绿油斑点设计有影响。
如图1和图2所示，封装基板和芯片之间采用Full Open设计后再进行封装，即封装基板上不做绿油层铺设处理，直接将芯片倒装在封装基板上，并在同样的封装条件下进行塑封。对获得的产品采用超声波扫描后发现，芯片区域发生严重的分层现象，分层分布在如图2中中间方框内、方框外的右上方、左侧和左下方等位置；芯片区域的分层将会是产品性能的致命风险。
对比图2和图4，可以能够明显看出在芯片区域增加了绿油斑点后，同样的封装条件下，完全改善了分层问题。
如图9所示，采用了绿油斑点设计的产品，经过标准的封装可靠性测试条件后，超声扫描下产品内部没有发现任何的分层现象，其可靠性佳。图9为多个如图1所示封装基板采用本发明获得的产品经扫描后获得的示意图。
上述封装基板上任意两个相邻的绿油斑点之间的间距不小于200um，对比图5和图6可见，当间距过小时，在封装基板的加工制造过程中，由于加工制造公差，相邻的两个绿油斑点会有连接到一起的可能性，进而易产生不规格的绿油斑点形状，对EMC的填充会产生影响。
所述绿油斑点与凸块之间的间隙不小于30um。若间隙过小，当制造公差偏大时，绿油斑点会占据芯片凸块相对应的基板上的位置，进而导致凸块和封装基板之间不能正常焊接，会有虚焊，焊不上的缺陷。
实施例2：以图10所示封装基板为例
本发明提供的一种芯片倒装封装方法，包括如下步骤：
步骤一、设计封装基板：根据待倒装芯片上凸块的布局在封装基板的芯片倒装焊接面的最上层设计绿油斑点的位置和尺寸；
步骤二、封装基板制造和铺设绿油斑点：根据步骤一的设计生产制造封装基板，并在封装基板的芯片倒装焊接面的最上层铺设绿油斑点，即绿油斑点铺设在封装基板1上与待倒装芯片2相对应的区域；增加的绿油斑点见图12内中间方形框内的圆圈，其直径不小于125um；任意两个相邻的绿油斑点之间的间距250um；
步骤三、晶圆研磨/切割：将晶圆根据要求研磨到预设的厚度并切割成单颗晶体；
步骤四、芯片倒装：将单颗晶体倒装粘贴到封装基板上；
步骤五、回流焊：在150-260℃的温度下融化芯片凸块上顶端锡球将晶体电路和封装基板电路连接起来；
步骤六、塑封：在170-190℃的温度下熔化树脂材料，将完成焊接的晶体和封装基板密封起来，隔绝外部干扰，完成封装。
如图10和图11所示，封装基板和芯片之间采用Full Open设计后再进行封装，即封装基板上不做绿油层铺设处理，直接将芯片倒装在封装基板上，并在同样的封装条件下进行塑封。对获得的产品采用超声波扫描后发现，芯片区域发生严重的分层现象，分层分布在如图11中中间方框内部发白的位置。
对比图11和图13，可以能够明显看出在芯片区域增加了绿油斑点后，同样的封装条件下，完全改善了分层问题。
如图8所示，本发明公开了一种芯片倒装封装中间结构，包括一封装基板1和待倒装芯片2，所述封装基板1上的芯片倒装焊接面的最上层铺设有绿油斑点4，所述绿油斑点4铺设在封装基板1上与待倒装芯片上凸块3相对应的间隙处。其中，所述绿油斑点4的形状为圆形，直径不小于125um；所述封装基板1上任意两个相邻的绿油斑点4之间的间距不小于200um；所述绿油斑点4与凸块3之间的间隙不小于30um。
综上所述，本发明是一种介于Full Open和Full Mask之间的设计，通过先在封装基板上与芯片相对应的区域增加绿油斑点，然后再将芯片倒装在封装基板上，最后再将芯片和封装基板进行塑封。这种设计不受芯片大小和bump(凸块)高度的限制，在保证EMC的完整填充的同时，增加了EMC和封装基板的结合力，避免出现分层，从而保证了产品的可靠性。本发明在技术操作上没有明显的困难点，对改善因芯片尺寸或者是bump高度有限制的产品分层有明显的改善。本发明提供的一种芯片倒装封装中间结构，不受芯片大小和bump(凸块)高度的限制，在保证EMC的完整填充的同时，增加了EMC和封装基板的结合力，避免出现分层，从而保证了产品的可靠性。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神和基本特征的情况下，能够以其他的具体形式实现本发明。此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (8)

1.一种芯片倒装封装方法，其特征在于，整个芯片倒装封装方法包括如下步骤：
步骤一、设计封装基板：根据待倒装芯片上凸块的布局在封装基板的芯片倒装焊接面的最上层设计绿油斑点的位置和尺寸；
步骤二、封装基板制造和铺设绿油斑点：根据步骤一的设计生产制造封装基板，并在封装基板的芯片倒装焊接面的最上层铺设绿油斑点；
步骤三、晶圆研磨/切割：将晶圆根据要求研磨到预设的厚度并切割成单颗晶体；
步骤四、芯片倒装：将单颗晶体倒装粘贴到封装基板上；
步骤五、回流焊：通过高温融化芯片凸块上顶端锡球将晶体电路和封装基板连接起来；
步骤六、塑封：通过高温熔化树脂材料，将完成焊接的晶体和封装基板密封起来，隔绝外部干扰，完成封装。
2.根据权利要求1所述的一种芯片倒装封装方法，其特征在于，所述绿油斑点的形状为圆形。
3.根据权利要求2所述的一种芯片倒装封装方法，其特征在于，所述封装基板上绿油斑点的直径不小于125um。
4.根据权利要求1或2所述的一种芯片倒装封装方法，其特征在于，所述封装基板上任意两个相邻的绿油斑点之间的间距不小于200um。
5.根据权利要求1或2所述的一种芯片倒装封装方法，其特征在于，所述绿油斑点与凸块之间的间隙不小于30um。
6.根据权利要求1所述的一种芯片倒装封装方法，其特征在于，所述基板为覆铜箔层压板。
7.一种芯片倒装封装中间结构，其特征在于，包括一封装基板和待倒装芯片，所述封装基板的芯片倒装焊接面的最上层铺设有绿油斑点，所述绿油斑点铺设在封装基板上与待倒装芯片上凸块相对应的间隙处。
8.根据权利要求7所述的一种芯片倒装封装中间结构，其特征在于，所述绿油斑点的形状为圆形，直径不小于125um；所述封装基板上任意两个相邻的绿油斑点之间的间距不小于200um；所述绿油斑点与凸块之间的间隙不小于30um。
CN202010324729.XA 2020-04-23 2020-04-23 一种芯片倒装封装中间结构及倒装封装方法 Pending CN111477554A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010324729.XA CN111477554A (zh) 2020-04-23 2020-04-23 一种芯片倒装封装中间结构及倒装封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010324729.XA CN111477554A (zh) 2020-04-23 2020-04-23 一种芯片倒装封装中间结构及倒装封装方法

Publications (1)

Publication Number Publication Date
CN111477554A true CN111477554A (zh) 2020-07-31

Family

ID=71760603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010324729.XA Pending CN111477554A (zh) 2020-04-23 2020-04-23 一种芯片倒装封装中间结构及倒装封装方法

Country Status (1)

Country Link
CN (1) CN111477554A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114429A (ja) * 1998-10-09 2000-04-21 Hitachi Ltd 半導体装置およびその製造方法
CN2681524Y (zh) * 2004-01-21 2005-02-23 威盛电子股份有限公司 线路载板
CN104867901A (zh) * 2014-02-25 2015-08-26 矽品精密工业股份有限公司 基板结构与半导体封装件
CN110211935A (zh) * 2019-05-08 2019-09-06 华为技术有限公司 一种防止分层窜锡的封装及制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114429A (ja) * 1998-10-09 2000-04-21 Hitachi Ltd 半導体装置およびその製造方法
CN2681524Y (zh) * 2004-01-21 2005-02-23 威盛电子股份有限公司 线路载板
CN104867901A (zh) * 2014-02-25 2015-08-26 矽品精密工业股份有限公司 基板结构与半导体封装件
CN110211935A (zh) * 2019-05-08 2019-09-06 华为技术有限公司 一种防止分层窜锡的封装及制造方法

Similar Documents

Publication Publication Date Title
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US10157884B2 (en) 3D die stacking structure with fine pitches
US8203849B2 (en) Semiconductor device and manufacture method thereof
US20080274569A1 (en) Method for forming semiconductor ball grid array package
TWI741207B (zh) 半導體裝置
US9214438B2 (en) Die-die stacking structure and method for making the same
TWI229928B (en) Semiconductor package structure
US12107055B2 (en) Electronic package and fabrication method thereof
CN1165979C (zh) 集成电路封装方法
CN100470792C (zh) 散热型立体封装构造及其制造方法
US8098496B2 (en) Wiring board for semiconductor device
CN112382618B (zh) 一种封装结构及封装方法
JP2008277823A (ja) フリップチップパッケージ及びその製造方法
CN111477554A (zh) 一种芯片倒装封装中间结构及倒装封装方法
US20090289361A1 (en) Semiconductor device and method of manufacturing a semiconductor device
CN102222658A (zh) 多圈排列ic芯片封装件及其生产方法
TWI756145B (zh) 用於半導體封裝的金屬凸塊結構
US20220077018A1 (en) Chip packaging apparatus and preparation method thereof
US20230010585A1 (en) Packaging method and packaging structure thereof
KR20110124579A (ko) 유. 브이 레이저를 사용한 플립 칩 본딩방법
CN101281900A (zh) 具有防球垫污染结构的系统化构装及其制造方法
CN219163401U (zh) 一种带有滤波器的射频系统模块封装结构
TWI882546B (zh) 封裝結構及其製造方法
US20250210542A1 (en) Semiconductor package
CN107221505A (zh) 一种芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200731