[go: up one dir, main page]

CN111446223A - 一种数据线保护器 - Google Patents

一种数据线保护器 Download PDF

Info

Publication number
CN111446223A
CN111446223A CN201910043927.6A CN201910043927A CN111446223A CN 111446223 A CN111446223 A CN 111446223A CN 201910043927 A CN201910043927 A CN 201910043927A CN 111446223 A CN111446223 A CN 111446223A
Authority
CN
China
Prior art keywords
chip
terminal pad
pad
data line
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910043927.6A
Other languages
English (en)
Inventor
刘美驿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHANGHAI SHENWO ELECTRONICS CO Ltd
Original Assignee
SHANGHAI SHENWO ELECTRONICS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHANGHAI SHENWO ELECTRONICS CO Ltd filed Critical SHANGHAI SHENWO ELECTRONICS CO Ltd
Priority to CN201910043927.6A priority Critical patent/CN111446223A/zh
Publication of CN111446223A publication Critical patent/CN111446223A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/66—Structural association with built-in electrical component
    • H01R13/665—Structural association with built-in electrical component with built-in electronic circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种数据线保护器，包括：引线架具有芯片基板、IC芯片外接端口、MOS芯片外接端口；MOS芯片，固定于芯片基板的上表面，MOS芯片具有第一外接焊盘和IC芯片连接焊盘；数据线保护IC芯片，固定于MOS芯片的上表面，数据线保护IC芯片具有第二外接焊盘和MOS芯片连接焊盘；IC芯片外接端口与第二外接焊盘连接，MOS芯片外接端口与第一外接焊盘连接，IC芯片连接焊盘与MOS芯片连接焊盘连接。本发明的数据线保护器集过流、短路、过温保护于一体，体积小、内阻小、通大电流、精度高、功耗低、温升低、反应速度快、稳定可靠，还防振、耐冲击、防潮、防压、耐老化，耐高低温、不易受环境影响，保护后可自恢复，保质期长，器件动作次数的寿命长，节约生产成本。

Description

一种数据线保护器
技术领域
本发明属于半导体集成封装领域，特别是涉及一种数据线保护器。
背景技术
在当前大数据时代、智能手机、智能家电及智能穿带是现在与未来的发展方向，现有的数据线保护器件在应用领域已经受到了很大的限制。
目前还没有集过流、过温保护于一体的数据线保护器件。公知的应用在数据线保护上的保护器件主要有PTC、Breaker。PTC本身是高分子热敏材料，受环境温度影响比较大，保护动作时间也慢，多次动作后内阻发生变化而增大，在动作后保持状态下自身一直在发热，漏电电流大，保持动作功率一般在1.2W左右，这给数据线插头寿命造成了一定的影响，并且在环境温度比较高时，PTC的保持电流就会下降，如受到外力挤压就不能正常起到保护作用，稳定性降低；Breaker是一种机械式的微型开关，它的体积大，它在使用中怕受到强力振动，不能受到外力挤压，在环境处于低温度时通过电流大于高温时的十几倍，只能在高温环境下起到保护作用，在高低温变化环境下动作的电流与温差特别大，稳定性差。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种数据线保护器，所述数据线保护器集过流、过温保护于一体，体积小、内阻小、通大电流、精度高、功耗低、温升低、反应速度快、稳定可靠，还防振、耐冲击、防潮、防压、耐老化，耐高低温、不易受环境影响，保护后可自恢复，保质期长，器件动作次数的寿命长，节约生产成本。
为实现上述目的及其他相关目的，本发明提供一种数据线保护器，包括：
引线架，所述引线架具有芯片基板、IC芯片外接端口、MOS芯片外接端口；
MOS芯片，固定于所述芯片基板的上表面，所述MOS芯片具有第一外接焊盘和IC芯片连接焊盘；
数据线保护IC芯片，固定于所述MOS芯片的上表面，所述数据线保护IC芯片具有第二外接焊盘和MOS芯片连接焊盘；
所述IC芯片外接端口与所述第二外接焊盘连接，所述MOS芯片外接端口与所述第一外接焊盘连接，所述IC芯片连接焊盘与所述MOS芯片连接焊盘连接。
可选地，所述MOS芯片的种类包括双MOS芯片。
可选地，所述双MOS芯片的种类包括双NMOS芯片。
可选地，所述IC芯片外接端口包括负极外接端口和外控保护端口，所述MOS芯片外接端口包括第一源极外接端口和第二源极外接端口。
可选地，所述第一源极外接端口和所述第二源极外接端口包括至少一个与外界连接的端口。
可选地，所述第一源极外接端口和所述负极外接端口位于所述芯片基板的左侧，所述第二源极外接端口和所述外控保护端口位于所述芯片基板的右侧。
可选地，所述第一外接焊盘包括第一源极端焊盘和第二源极端焊盘，所述IC芯片连接焊盘包括：第三源极端焊盘、第四源极端焊盘、第一栅极端焊盘、第二栅极端焊盘、第一漏极端焊盘。
可选地，所述第一源极端焊盘位于所述MOS芯片的左侧区域，所述第二源极端焊盘位于所述MOS芯片的右侧区域。
可选地，所述第二外接焊盘包括负极端焊盘和外控保护端焊盘，所述MOS芯片连接焊盘包括：第三栅极端焊盘、第四栅极端焊盘、第一输入端焊盘、第二输入端焊盘、第二漏极端焊盘。
可选地，所述负极端焊盘位于所述数据线保护IC芯片的左侧区域。
可选地，所述负极端焊盘与所述负极外接端口连接，所述第一输入端焊盘与所述第三源极端焊盘连接，所述第三栅极端焊盘与所述第一栅极端焊盘连接，所述第四栅极端焊盘与所述第二栅极端焊盘连接，所述第二输入端焊盘与所述第四源极端焊盘连接，所述第二漏极端焊盘与所述第一漏极端焊盘连接，所述外控保护端焊盘与所述外控保护端口连接。
可选地，所述负极端焊盘与所述负极外接端口通过金属丝连接，所述第一输入端焊盘与所述第三源极端焊盘通过金属丝连接，所述第三栅极端焊盘与所述第一栅极端焊盘通过金属丝连接，所述第四栅极端焊盘与所述第二栅极端焊盘通过金属丝连接，所述第二输入端焊盘与所述第四源极端焊盘通过金属丝连接，所述第二漏极端焊盘与所述第一漏极端焊盘过金属丝连接，所述外控保护端焊盘与所述外控保护端口过金属丝连接。
可选地，所述第一源极端焊盘与所述第一源极外接端口连接，所述第二源极端焊盘与所述第二源极外接端口连接。
可选地，所述第一源极端焊盘与所述第一源极外接端口通过第一金属带连接，所述第二源极端焊盘与所述第二源极外接端口通过第二金属带连接。
可选地，所述第一金属带和所述第二金属带的种类包括铜带。
可选地，所述第一金属带和所述第二金属带包括垂直部分和水平部分，所述垂直部分与水平部分连接并一体成型，所述第一金属带水平部分端固定于所述第一源极端焊盘，所述第一金属带垂直部分端固定于所述第一源极外接端口，所述第二金属带水平部分端固定于所述第二源极端焊盘，所述第二金属带垂直部分端固定于所述第二源极外接端口。
可选地，所述第一金属带水平部分端通过焊锡固定于所述第一源极端焊盘，所述第一金属带垂直部分端通过焊锡固定于所述第一源极外接端口，所述第二金属带水平部分端通过焊锡固定于所述第二源极端焊盘，所述第二金属带垂直部分端通过焊锡固定于所述第二源极外接端口。
可选地，所述MOS芯片通过焊锡固定于所述芯片基板的上表面。
可选地，所述数据线保护IC芯片通过绝缘隔热胶固定于所述MOS芯片的上表面。
可选地，所述数据线保护器还包括方形扁平无引脚封装结构。
如上所述，本发明提供一种数据线保护器，本发明具有以下功效：
本发明的数据线保护器集过流、短路、过温保护于一体，体积小、内阻小、通大电流、精度高、功耗低、温升低、反应速度快、稳定可靠，还防振、耐冲击、防潮、防压、耐老化，耐高低温、不易受环境影响，保护后可自恢复，保质期长，器件动作次数的寿命长，节约生产成本。
进一步的，所述第一源极端焊盘与所述第一源极外接端口通过第一金属带连接，所述第二源极端焊盘与所述第二源极外接端口通过第二金属带连接，确保大流量通过。
数据线保护IC芯片固定于所述MOS芯片的上表面使器件体积减小50％，金属线缩短减少了线损，体积缩小降低了封装成本，同时提高了稳定性和抗干扰能力。
附图说明
图1显示为本发明的数据线保护器所呈现的俯视结构示意图。
图2显示为本发明的数据线保护器所呈现的主视结构示意图。
元件标号说明
101 MOS芯片
102 第一漏极端焊盘
103 第一源极端焊盘
104 第二源极端焊盘
105 第三源极端焊盘
106 第四源极端焊盘
107 第一栅极端焊盘
108 第二栅极端焊盘
109 芯片基板
110 负极外接端口
111 外控保护端口
112 第一源极外接端口
113 第二源极外接端口
114 第一金属带
115 第二金属带
116 绝缘隔热胶
117～121 焊锡
122 数据线保护IC芯片
123 第一输入端焊盘
124 第三栅极端焊盘
125 第四栅极端焊盘
126 第二输入端焊盘
127 负极端焊盘
128 第二漏极端焊盘
129 外控保护端焊盘
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1～图2。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。
如图图1～图2所示，本实施例提供一种数据线保护器，包括：引线架、MOS芯片101、数据线保护IC芯片122、金属丝、金属带。
所述引线架具有芯片基板109、IC芯片外接端口、MOS芯片外接端口。
所述IC芯片外接端口和所述MOS芯片外接端口下表面具有端口基板。
所述芯片基板109和所述端口基板的种类包括铜基板。
所述IC芯片外接端口包括负极外接端口110和外控保护端口111，所述MOS芯片外接端口包括第一源极外接端口112和第二源极外接端口113。
所述负极外接端口110与负极相连，所述第一源极外接端口112和所述第二源极外接端口113与外部数据线的电源正极或数据线插头正极相连，起输电作用，所述外控保护端口111的作用是由外界输入低电位关断控制电路。
所述第一源极外接端口112和所述第二源极外接端口113包括至少1个与外界连接的端口。
在本实施例中，所述第一源极外接端口112和所述第二源极外接端口113具有3个与外界连接的端口。
所述第一源极外接端口112和所述负极外接端口110位于所述芯片基板109的左侧，所述第二源极外接端口113和所述外控保护端口111位于所述芯片基板109的右侧。
所述MOS芯片101固定于所述芯片基板109的上表面，所述MOS芯片101具有第一外接焊盘和IC芯片连接焊盘。
所述MOS芯片101通过焊锡固定于所述芯片基板109的上表面。
作为示例，所述MOS芯片101的种类包括双MOS芯片。所述双MOS芯片的种类包括双NMOS芯片。
在本实施例中，所述MOS芯片101的种类是双NMOS芯片。
所述第一外接焊盘包括第一源极端焊盘103和第二源极端焊盘104，所述IC芯片连接焊盘包括：第三源极端焊盘105、第四源极端焊盘106、第一栅极端焊盘107、第二栅极端焊盘108、第一漏极端焊盘102。
所述第一源极端焊盘103、所述第二源极端焊盘104、所述第三源极端焊盘105、所述第四源极端焊盘106与所述MOS芯片101的源极相连，所述第一栅极端焊盘107和所述第二栅极端焊盘108与所述MOS芯片101的栅极相连，所述第一漏极端焊盘102与所述MOS芯片101的漏极相连。
所述第一源极端焊盘103位于所述MOS芯片101的左侧区域，所述第二源极端焊盘104位于所述MOS芯片101的右侧区域。
所述数据线保护IC芯片122固定于所述MOS芯片101的上表面，所述数据线保护IC芯片122具有第二外接焊盘和MOS芯片101连接焊盘。
所述数据线保护IC芯片122通过绝缘隔热胶116固定于所述MOS芯片101的上表面。
所述第二外接焊盘包括负极端焊盘127和外控保护端焊盘129，所述MOS芯片101连接焊盘包括：第三栅极端焊盘124、第四栅极端焊盘125、第一输入端焊盘123、第二输入端焊盘126、第二漏极端焊盘128。所述负极端焊盘127位于所述数据线保护IC芯片122的左侧区域。
数据线保护IC芯片122固定于所述MOS芯片101的上表面使器件体积减小50％，金属线缩短减少了线损，体积缩小降低了封装成本，同时提高了稳定性和抗干扰能力。
所述IC芯片外接端口与所述第二外接焊盘连接，所述MOS芯片外接端口与所述第一外接焊盘连接，所述IC芯片连接焊盘与所述MOS芯片101连接焊盘连接。
所述负极端焊盘127与所述负极外接端口110连接，所述第一输入端焊盘123与所述第三源极端焊盘105连接，所述第三栅极端焊盘124与所述第一栅极端焊盘107连接，所述第四栅极端焊盘125与所述第二栅极端焊盘108连接，所述第二输入端焊盘126与所述第四源极端焊盘106连接，所述第二漏极端焊盘128与所述第一漏极端焊盘102连接，所述外控保护端焊盘129与所述外控保护端口111连接。
所述负极端焊盘127与所述负极外接端口110通过金属丝连接，所述第一输入端焊盘123与所述第三源极端焊盘105通过金属丝连接，所述第三栅极端焊盘124与所述第一栅极端焊盘107通过金属丝连接，所述第四栅极端焊盘125与所述第二栅极端焊盘108通过金属丝连接，所述第二输入端焊盘126与所述第四源极端焊盘106通过金属丝连接，所述第二漏极端焊盘128与所述第一漏极端焊盘102过金属丝连接，所述外控保护端焊盘129与所述外控保护端口111过金属丝连接。
所述第一源极端焊盘103与所述第一源极外接端口112连接，所述第二源极端焊盘104与所述第二源极外接端口113连接。所述第一源极端焊盘103与所述第一源极外接端口112通过第一金属带114连接，所述第二源极端焊盘104与所述第二源极外接端口113通过第二金属带115连接。所述第一金属带114和所述第二金属带115的种类包括铜带。
所述第一源极端焊盘103与所述第一源极外接端口112通过第一金属带114连接，所述第二源极端焊盘104与所述第二源极外接端口113通过第二金属带115连接，所述第一金属带114及第二金属带115具有较大的横截面积，以有效降低电阻值，可实现大流量的通过。
所述第一金属带114和所述第二金属带115包括垂直部分和水平部分，所述垂直部分与水平部分连接并一体成型，所述第一金属带114水平部分端固定于所述第一源极端焊盘103，所述第一金属带114垂直部分端固定于所述第一源极外接端口112，所述第二金属带115水平部分端固定于所述第二源极端焊盘104，所述第二金属带115垂直部分端固定于所述第二源极外接端口113。
所述第一金属带114水平部分端通过焊锡119固定于所述第一源极端焊盘103，所述第一金属带114垂直部分端通过焊锡117固定于所述第一源极外接端口112，所述第二金属带115水平部分端通过焊锡120固定于所述第二源极端焊盘104，所述第二金属带115垂直部分端通过焊锡118固定于所述第二源极外接端口113。
所述数据线保护器还包括方形扁平无引脚封装结构。
综上所述，本发明提供一种数据线保护器，具有以下功效：本发明的数据线保护器集过流、短路、过温保护于一体，体积小、内阻小、通大电流、精度高、功耗低、温升低、反应速度快、稳定可靠，还防振、耐冲击、防潮、防压、耐老化，耐高低温、不易受环境影响，保护后可自恢复，保质期长，器件动作次数的寿命长，节约生产成本。进一步的，所述第一源极端焊盘103与所述第一源极外接端口112通过第一金属带114连接，所述第二源极端焊盘104与所述第二源极外接端口113通过第二金属带115连接，确保大流量通过。数据线保护IC芯片122固定于所述MOS芯片101的上表面使器件体积减小50％，金属线缩短减少了线损，体积缩小降低了封装成本，同时提高了稳定性和抗干扰能力。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (20)

1.一种数据线保护器，其特征在于，包括：
引线架，所述引线架具有芯片基板、IC芯片外接端口、MOS芯片外接端口；
MOS芯片，固定于所述芯片基板的上表面，所述MOS芯片具有第一外接焊盘和IC芯片连接焊盘；
数据线保护IC芯片，固定于所述MOS芯片的上表面，所述数据线保护IC芯片具有第二外接焊盘和MOS芯片连接焊盘；
所述IC芯片外接端口与所述第二外接焊盘连接，所述MOS芯片外接端口与所述第一外接焊盘连接，所述IC芯片连接焊盘与所述MOS芯片连接焊盘连接。
2.根据权利要求1所述的数据线保护器，其特征在于：所述MOS芯片的种类包括双MOS芯片。
3.根据权利要求2所述的数据线保护器，其特征在于：所述双MOS芯片的种类包括双NMOS芯片。
4.根据权利要求2所述的数据线保护器，其特征在于：所述IC芯片外接端口包括负极外接端口和外控保护端口，所述MOS芯片外接端口包括第一源极外接端口和第二源极外接端口。
5.根据权利要求4所述的数据线保护器，其特征在于：所述第一源极外接端口和所述第二源极外接端口包括至少一个与外界连接的端口。
6.根据权利要求4所述的数据线保护器，其特征在于：所述第一源极外接端口和所述负极外接端口位于所述芯片基板的左侧，所述第二源极外接端口和所述外控保护端口位于所述芯片基板的右侧。
7.根据权利要求4所述的数据线保护器，其特征在于：所述第一外接焊盘包括第一源极端焊盘和第二源极端焊盘，所述IC芯片连接焊盘包括：第三源极端焊盘、第四源极端焊盘、第一栅极端焊盘、第二栅极端焊盘、第一漏极端焊盘。
8.根据权利要求7所述的数据线保护器，其特征在于：所述第一源极端焊盘位于所述MOS芯片的左侧区域，所述第二源极端焊盘位于所述MOS芯片的右侧区域。
9.根据权利要求7所述的数据线保护器，其特征在于：所述第二外接焊盘包括负极端焊盘和外控保护端焊盘，所述MOS芯片连接焊盘包括：第三栅极端焊盘、第四栅极端焊盘、第一输入端焊盘、第二输入端焊盘、第二漏极端焊盘。
10.根据权利要求9所述的数据线保护器，其特征在于：所述负极端焊盘位于所述数据线保护IC芯片的左侧区域。
11.根据权利要求9所述的数据线保护器，其特征在于：所述负极端焊盘与所述负极外接端口连接，所述第一输入端焊盘与所述第三源极端焊盘连接，所述第三栅极端焊盘与所述第一栅极端焊盘连接，所述第四栅极端焊盘与所述第二栅极端焊盘连接，所述第二输入端焊盘与所述第四源极端焊盘连接，所述第二漏极端焊盘与所述第一漏极端焊盘连接，所述外控保护端焊盘与所述外控保护端口连接。
12.根据权利要求11所述的数据线保护器，其特征在于：所述负极端焊盘与所述负极外接端口通过金属丝连接，所述第一输入端焊盘与所述第三源极端焊盘通过金属丝连接，所述第三栅极端焊盘与所述第一栅极端焊盘通过金属丝连接，所述第四栅极端焊盘与所述第二栅极端焊盘通过金属丝连接，所述第二输入端焊盘与所述第四源极端焊盘通过金属丝连接，所述第二漏极端焊盘与所述第一漏极端焊盘过金属丝连接，所述外控保护端焊盘与所述外控保护端口过金属丝连接。
13.根据权利要求9所述的数据线保护器，其特征在于：所述第一源极端焊盘与所述第一源极外接端口连接，所述第二源极端焊盘与所述第二源极外接端口连接。
14.根据权利要求13所述的数据线保护器，其特征在于：所述第一源极端焊盘与所述第一源极外接端口通过第一金属带连接，所述第二源极端焊盘与所述第二源极外接端口通过第二金属带连接。
15.根据权利要求14所述的数据线保护器，其特征在于：所述第一金属带和所述第二金属带的种类包括铜带。
16.根据权利要求14所述的数据线保护器，其特征在于：所述第一金属带和所述第二金属带包括垂直部分和水平部分，所述垂直部分与水平部分连接并一体成型，所述第一金属带水平部分端固定于所述第一源极端焊盘，所述第一金属带垂直部分端固定于所述第一源极外接端口，所述第二金属带水平部分端固定于所述第二源极端焊盘，所述第二金属带垂直部分端固定于所述第二源极外接端口。
17.根据权利要求16所述的数据线保护器，其特征在于：所述第一金属带水平部分端通过焊锡固定于所述第一源极端焊盘，所述第一金属带垂直部分端通过焊锡固定于所述第一源极外接端口，所述第二金属带水平部分端通过焊锡固定于所述第二源极端焊盘，所述第二金属带垂直部分端通过焊锡固定于所述第二源极外接端口。
18.根据权利要求1所述的数据线保护器，其特征在于：所述MOS芯片通过焊锡固定于所述芯片基板的上表面。
19.根据权利要求1所述的数据线保护器，其特征在于：所述数据线保护IC芯片通过绝缘隔热胶固定于所述MOS芯片的上表面。
20.根据权利要求1所述的数据线保护器，其特征在于：所述数据线保护器还包括方形扁平无引脚封装结构。
CN201910043927.6A 2019-01-17 2019-01-17 一种数据线保护器 Pending CN111446223A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910043927.6A CN111446223A (zh) 2019-01-17 2019-01-17 一种数据线保护器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910043927.6A CN111446223A (zh) 2019-01-17 2019-01-17 一种数据线保护器

Publications (1)

Publication Number Publication Date
CN111446223A true CN111446223A (zh) 2020-07-24

Family

ID=71627008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910043927.6A Pending CN111446223A (zh) 2019-01-17 2019-01-17 一种数据线保护器

Country Status (1)

Country Link
CN (1) CN111446223A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596474A (en) * 1994-09-28 1997-01-21 Nittetsu Semiconductor Co., Ltd. Power protection circuitry for a semiconductor integrated circuit
CN101663749A (zh) * 2007-11-21 2010-03-03 万国半导体股份有限公司 用于电池电源管理的堆栈式晶粒封装
US20110090605A1 (en) * 2000-06-22 2011-04-21 Renesas Technology Corp. Semiconductor integrated circuit
US20110108998A1 (en) * 2005-01-05 2011-05-12 Alpha & Omega Semiconductor Incorporated Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
CN203859110U (zh) * 2013-02-28 2014-10-01 半导体元件工业有限责任公司 双标记板堆叠式管芯封装件与半导体封装件
CN107768368A (zh) * 2016-08-23 2018-03-06 万国半导体(开曼)股份有限公司 Usb‑c型负荷开关的esd保护

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5596474A (en) * 1994-09-28 1997-01-21 Nittetsu Semiconductor Co., Ltd. Power protection circuitry for a semiconductor integrated circuit
US20110090605A1 (en) * 2000-06-22 2011-04-21 Renesas Technology Corp. Semiconductor integrated circuit
US20110108998A1 (en) * 2005-01-05 2011-05-12 Alpha & Omega Semiconductor Incorporated Use of discrete conductive layer in semiconductor device to re-route bonding wires for semiconductor device package
CN101663749A (zh) * 2007-11-21 2010-03-03 万国半导体股份有限公司 用于电池电源管理的堆栈式晶粒封装
CN203859110U (zh) * 2013-02-28 2014-10-01 半导体元件工业有限责任公司 双标记板堆叠式管芯封装件与半导体封装件
CN107768368A (zh) * 2016-08-23 2018-03-06 万国半导体(开曼)股份有限公司 Usb‑c型负荷开关的esd保护

Similar Documents

Publication Publication Date Title
US20120200281A1 (en) Three-Dimensional Power Supply Module Having Reduced Switch Node Ringing
TWI593067B (zh) 半導體封裝結構
CN104221145A (zh) 具有配置为模块的多级引线框的封装半导体器件
CN202042483U (zh) 一种功率半导体器件的封装结构
WO2015029159A1 (ja) 半導体装置
CN105789154A (zh) 一种倒装芯片模组
US6791172B2 (en) Power semiconductor device manufactured using a chip-size package
US20160056131A1 (en) Semiconductor device
CN114883287A (zh) 半导体封装结构及封装方法
CN111446223A (zh) 一种数据线保护器
CN103474422A (zh) 一种单相整流桥
CN107910313A (zh) 一种新型半导体封装结构及其封装方法及电子产品
CN206312901U (zh) 一种场效应晶体管的封装结构
CN215377402U (zh) 引线框架及封装结构
KR20200093636A (ko) 전력 반도체 패치 패키징 구조
CN111446700A (zh) 一种电池保护器
CN211508926U (zh) 功率mosfet半桥模块以及封装结构
CN203398101U (zh) 新型半导体芯片
JP3107385U (ja) チップの封入構造
CN208478318U (zh) 一种大功率固态继电器封装结构
CN209691745U (zh) 一种数据线保护器
CN209434185U (zh) 电源芯片封装结构
CN204633435U (zh) 一种无线充电装置
US20150162844A1 (en) Package structure integrating a start-up component, a controller, and a power switch
CN105070703A (zh) 一种高散热性能的整流桥封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200724