[go: up one dir, main page]

CN111446164A - 一种边缘缓坡状/阶梯状晶圆的制造方法 - Google Patents

一种边缘缓坡状/阶梯状晶圆的制造方法 Download PDF

Info

Publication number
CN111446164A
CN111446164A CN202010240836.4A CN202010240836A CN111446164A CN 111446164 A CN111446164 A CN 111446164A CN 202010240836 A CN202010240836 A CN 202010240836A CN 111446164 A CN111446164 A CN 111446164A
Authority
CN
China
Prior art keywords
wafer
bonding
glass carrier
etching
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010240836.4A
Other languages
English (en)
Inventor
严立巍
李景贤
陈政勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shaoxing Tongxincheng Integrated Circuit Co ltd
Original Assignee
Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shaoxing Tongxincheng Integrated Circuit Co ltd filed Critical Shaoxing Tongxincheng Integrated Circuit Co ltd
Priority to CN202010240836.4A priority Critical patent/CN111446164A/zh
Publication of CN111446164A publication Critical patent/CN111446164A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开一种边缘缓坡状/阶梯状晶圆的制造方法，制造方法包括以下步骤：S1:键合，采用粘合剂将晶圆的正面键合在玻璃载板上；S2:晶圆研磨蚀刻，对晶圆的背面进行研磨蚀刻，在晶圆上形成凹槽，凹槽的边缘为斜坡状/阶梯状；S3：解键合，通过解键合将晶圆从玻璃载板上脱离；S4:背面电镀，将晶圆放置在电镀设备的化学液槽中，进行背面电镀工艺；S5:热处理工艺，对于晶圆进行温度在300℃‑400℃的工艺，形成合金熔焊的欧姆接触电阻。本发明键合方法，通过将晶圆键合在玻璃载板上，对晶圆进行蚀刻研磨，晶圆形成边缘缓坡状/阶梯状，避免晶圆在研磨蚀刻过程中产生损坏，提高晶圆的成品率，降低生产成本。

Description

一种边缘缓坡状/阶梯状晶圆的制造方法
技术领域
本发明涉及晶圆生产领域，具体是一种边缘缓坡状/阶梯状晶圆的制造方法。
背景技术
目前先进的MOSFET and IGBT的功率器件及3-D器件的晶片生产工艺，为了能够生产制造超薄晶圆(20-100um厚度)，必须键合一个厚度400-700um直径200-205mm的玻璃载板上，来传送晶圆片进行薄化的工艺；或是使用太鼓工艺晶圆(Taico Wafer)，薄化晶圆,可进行晶片背面减薄后的光刻图案，刻蚀，离子植入，退火，进行金属淀积工艺，切割边缘后，置于切割蓝膜框架进行晶粒切割。
目前方法，生产过程中，为了能在多次不同工艺设备之间的传送，如采用键合玻璃载板，可以达到背面薄化晶圆的目的，但是不能进行双面工艺，而且因为键合材料特性限制，无法在应用高温的退火工艺，必须使用高价的Laser设备，以比较低温的工艺，致使产出很低受到限制；如采用太鼓工艺，晶圆不需键合玻璃载板，可以完成减薄，及的光刻图案，刻蚀，离子植入，退火，进行单面金属淀积工艺，但是必须切割边缘，切割时极易损伤晶圆，影响晶粒的生产合格率。
发明内容
本发明的目的在于提供一种边缘缓坡状/阶梯状晶圆的制造方法，通过将晶圆键合在玻璃载板上，对晶圆进行蚀刻研磨，晶圆形成边缘缓坡状/阶梯状，避免晶圆在研磨蚀刻过程中产生损坏，提高晶圆的成品率，降低生产成本。
本发明的目的可以通过以下技术方案实现：
一种边缘缓坡状/阶梯状晶圆的制造方法，制造方法包括以下步骤：
S1:键合
采用粘合剂将晶圆的正面键合在玻璃载板上。
S2:晶圆研磨蚀刻
对晶圆的背面进行研磨蚀刻，在晶圆上形成凹槽，凹槽的边缘为斜坡状/阶梯状。
S3：解键合
通过解键合将晶圆从玻璃载板上脱离。
S4:背面电镀
将晶圆放置在电镀设备的化学液槽中，进行背面电镀工艺。
S5:热处理工艺
对于晶圆进行温度在300℃-400℃的工艺，形成合金熔焊的欧姆接触电阻。
进一步的，所述粘合剂通过UV键合将晶圆和玻璃载板粘合在一起，温度要求为50-200℃，使用的时间为30分钟以下。
进一步的，所述粘合剂通过加热键合将晶圆和玻璃载板粘合在一起,温度要求为150-300℃，使用的时间为30分钟以下。
进一步的，所述S3采用镭射的方式解键合。
进一步的，所述S3采用热分解的方式解键合。
本发明的有益效果：
本发明键合方法，通过将晶圆键合在玻璃载板上，对晶圆进行蚀刻研磨，晶圆形成边缘缓坡状/阶梯状，避免晶圆在研磨蚀刻过程中产生损坏，提高晶圆的成品率，降低生产成本。
附图说明
下面结合附图对本发明作进一步的说明。
图1是本发明键合结构示意图；
图2是本发明晶圆研磨蚀刻结构示意图；
图3是本发明晶圆研磨蚀刻结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
一种边缘缓坡状/阶梯状晶圆的制造方法,制造方法包括以下步骤：
S1:键合
采用粘合剂6将晶圆1的正面键合在玻璃载板5上，如图1所示。
S2:晶圆1研磨蚀刻
对晶圆1的背面进行研磨蚀刻，在晶圆1上形成凹槽2，凹槽2的边缘为斜坡状3/阶梯状4，如图2、图3所示。
S3：解键合
采用镭射/热分解的方式进行解键合，将晶圆1从玻璃载板5上脱离。
S4:背面电镀
将晶圆1放置在电镀设备的化学液槽中，进行背面电镀工艺。
S5:热处理工艺
对于晶圆1进行温度在300℃-400℃的工艺，形成合金熔焊的欧姆接触电阻。
在本说明书的描述中，参考术语“一个实施例”、“示例”、“具体示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。

Claims (5)

1.一种边缘缓坡状/阶梯状晶圆的制造方法，其特征在于，制造方法包括以下步骤：
S1:键合
采用粘合剂(6)将晶圆(1)的正面键合在玻璃载板(5)上；
S2:晶圆(1)研磨蚀刻
对晶圆(1)的背面进行研磨蚀刻，在晶圆(1)上形成凹槽(2)，凹槽(2)的边缘为斜坡状(3)/阶梯状(4)；
S3：解键合
通过解键合将晶圆(1)从玻璃载板(5)上脱离；
S4:背面电镀
将晶圆(1)放置在电镀设备的化学液槽中，进行背面电镀工艺；
S5:热处理工艺
对于晶圆(1)进行温度在300℃-400℃的工艺，形成合金熔焊的欧姆接触电阻。
2.根据权利要求1所述的一种边缘缓坡状/阶梯状晶圆的制造方法,其特征在于，所述粘合剂(6)通过UV键合将晶圆(1)和玻璃载板(5)粘合在一起，温度要求为50-200℃，使用的时间为30分钟以下。
3.根据权利要求1所述的一种边缘缓坡状/阶梯状晶圆的制造方法,其特征在于，所述粘合剂(6)通过加热键合将晶圆(1)和玻璃载板(5)粘合在一起,温度要求为150-300℃，使用的时间为30分钟以下。
4.根据权利要求1所述的一种边缘缓坡状/阶梯状晶圆的制造方法,其特征在于，所述S3采用镭射的方式解键合。
5.根据权利要求1所述的一种边缘缓坡状/阶梯状晶圆的制造方法,其特征在于，所述S3采用热分解的方式解键合。
CN202010240836.4A 2020-03-31 2020-03-31 一种边缘缓坡状/阶梯状晶圆的制造方法 Pending CN111446164A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010240836.4A CN111446164A (zh) 2020-03-31 2020-03-31 一种边缘缓坡状/阶梯状晶圆的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010240836.4A CN111446164A (zh) 2020-03-31 2020-03-31 一种边缘缓坡状/阶梯状晶圆的制造方法

Publications (1)

Publication Number Publication Date
CN111446164A true CN111446164A (zh) 2020-07-24

Family

ID=71649413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010240836.4A Pending CN111446164A (zh) 2020-03-31 2020-03-31 一种边缘缓坡状/阶梯状晶圆的制造方法

Country Status (1)

Country Link
CN (1) CN111446164A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987146A (zh) * 2020-09-21 2020-11-24 上海擎茂微电子科技有限公司 一种用于制备半导体器件的晶圆及晶圆的背面减薄方法
CN113013063A (zh) * 2021-02-23 2021-06-22 绍兴同芯成集成电路有限公司 一种基于硅基载板的化合物半导体晶圆正面加工方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440859B1 (en) * 1998-09-25 2002-08-27 Taiwan Semiconductor Manufacturing Company Method for etching passivation layer of wafer
CN103050480A (zh) * 2012-08-14 2013-04-17 上海华虹Nec电子有限公司 硅片的背面图形化的工艺方法
CN106608615A (zh) * 2015-10-22 2017-05-03 上海先进半导体制造股份有限公司 Mems器件的制造方法
CN108417529A (zh) * 2018-02-09 2018-08-17 武汉新芯集成电路制造有限公司 一种接触孔的刻蚀方法
CN108511327A (zh) * 2018-05-09 2018-09-07 中国电子科技集团公司第三十八研究所 一种无需临时键合的超薄硅转接板的制作方法
CN109712926A (zh) * 2017-10-25 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN110554063A (zh) * 2019-10-21 2019-12-10 长江存储科技有限责任公司 一种tem样品以及制备tem样品的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440859B1 (en) * 1998-09-25 2002-08-27 Taiwan Semiconductor Manufacturing Company Method for etching passivation layer of wafer
CN103050480A (zh) * 2012-08-14 2013-04-17 上海华虹Nec电子有限公司 硅片的背面图形化的工艺方法
CN106608615A (zh) * 2015-10-22 2017-05-03 上海先进半导体制造股份有限公司 Mems器件的制造方法
CN109712926A (zh) * 2017-10-25 2019-05-03 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN108417529A (zh) * 2018-02-09 2018-08-17 武汉新芯集成电路制造有限公司 一种接触孔的刻蚀方法
CN108511327A (zh) * 2018-05-09 2018-09-07 中国电子科技集团公司第三十八研究所 一种无需临时键合的超薄硅转接板的制作方法
CN110554063A (zh) * 2019-10-21 2019-12-10 长江存储科技有限责任公司 一种tem样品以及制备tem样品的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111987146A (zh) * 2020-09-21 2020-11-24 上海擎茂微电子科技有限公司 一种用于制备半导体器件的晶圆及晶圆的背面减薄方法
CN113013063A (zh) * 2021-02-23 2021-06-22 绍兴同芯成集成电路有限公司 一种基于硅基载板的化合物半导体晶圆正面加工方法
CN113013063B (zh) * 2021-02-23 2024-08-02 绍兴同芯成集成电路有限公司 一种基于硅基载板的化合物半导体晶圆正面加工方法

Similar Documents

Publication Publication Date Title
CN111799178B (zh) 一种超薄晶圆双面电镀铜厚膜工艺
JPS61112345A (ja) 半導体装置の製造方法
CN103545239B (zh) 一种基于薄膜型的外延片剥离工艺
CN102834901A (zh) 用于半导体基板的剥落
TWI549311B (zh) 單一接面光伏電池
JPH0897389A (ja) 基板上に半導体薄膜を有する構造の製造方法
TWI540772B (zh) Ｌｅｄ發光元件保持基板用之包覆材及其製造方法
CN106531862B (zh) 一种GaN基复合衬底的制备方法
JP2001094136A (ja) 半導体素子モジュールの製造方法および太陽電池モジュールの製造方法
CN111446164A (zh) 一种边缘缓坡状/阶梯状晶圆的制造方法
CN101877366B (zh) 半导体装置及其制造方法
JPH09312349A (ja) 薄膜半導体装置およびｉｃカードの製造方法
CN100474642C (zh) 含有金属铬基板的铟镓铝氮半导体发光元件及其制造方法
CN110318019A (zh) 掩模的制造方法，掩模支撑缓冲基板及其制造方法
CN111446159B (zh) 一种正面切割背面减薄的生产方法
CN111446162B (zh) 一种正面切割两次减薄的晶粒生产方法
JP2003282845A (ja) 炭化ケイ素基板の製造方法およびその製造方法により製造された炭化ケイ素基板、ならびに、ショットキーバリアダイオードおよび炭化ケイ素薄膜の製造方法
CN111441072B (zh) 一种先晶粒切割后双面电镀的晶粒生产方法
JPH114008A (ja) 薄膜太陽電池の製造方法
CN116759498B (zh) 一种红光micro LED芯片及其制作方法
CN203859143U (zh) 一种led芯片p面厚铝电极
CN115497821A (zh) 一种基于柔性载板的SiC切割工艺
WO2009142077A1 (ja) 半導体装置の製造方法
JP5288149B2 (ja) 集積型薄膜素子の製造方法
CN114937610A (zh) 芯片的制备方法及芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200724