[go: up one dir, main page]

CN111431973B - 基于uart的面向计算机系统实践教学的程序在线下载系统和方法 - Google Patents

基于uart的面向计算机系统实践教学的程序在线下载系统和方法 Download PDF

Info

Publication number
CN111431973B
CN111431973B CN202010152599.6A CN202010152599A CN111431973B CN 111431973 B CN111431973 B CN 111431973B CN 202010152599 A CN202010152599 A CN 202010152599A CN 111431973 B CN111431973 B CN 111431973B
Authority
CN
China
Prior art keywords
program
uart
data
downloading
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010152599.6A
Other languages
English (en)
Other versions
CN111431973A (zh
Inventor
杨全胜
江仲鸣
刘中元
朱泳波
陆志成
许恒煜
杨英豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southeast University
Original Assignee
Southeast University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southeast University filed Critical Southeast University
Priority to CN202010152599.6A priority Critical patent/CN111431973B/zh
Publication of CN111431973A publication Critical patent/CN111431973A/zh
Application granted granted Critical
Publication of CN111431973B publication Critical patent/CN111431973B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/34—Network arrangements or protocols for supporting network services or applications involving the movement of software or configuration parameters 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G06F8/42—Syntactic analysis
    • G06F8/427—Parsing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/40—Transformation of program code
    • G06F8/41—Compilation
    • G06F8/44—Encoding
    • G06F8/447—Target code generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Stored Programmes (AREA)

Abstract

本发明公开了基于UART的面向计算机系统实践教学的程序在线下载系统和方法，本发明将程序的机器码转换为适于UART下载的.txt文本形式的ASCII字符流；获取ASCII字符流的信息，并据此控制ASCII字符流的下载过程；将ASCII字符流中的程序和数据通过UART分别写入到CPU的程序ROM和数据RAM；下载完毕后，置位下载完成信号，并通过UART向串口调试助手返回下载成功的消息。本发明将程序机器码转换成可下载的ASCII字符流，以便使用第三方串口调试助手实现程序下载，提高易用性；为基于FPGA自行设计CPU实现了程序在线下载系统和方法，大幅提高计算机系统实践教学实验效率；移植时，与基于JTAG的程序下载方案相比，本发明的系统和方法仅需对存储器接口做少许修改，更简单易用，可移植性更强。

Description

基于UART的面向计算机系统实践教学的程序在线下载系统和方法
技术领域
本发明适用于计算机系统实践教学系列课程的汇编程序实验，属于计算机教学实验仪器技术领域，尤其涉及基于UART的面向计算机系统实践教学的程序在线下载系统和方法。
背景技术
目前计算机系统实践教学实验系统和方法主要分为两类：一类依靠计算机软件对真实的硬件实验平台进行模拟和仿真，另一类则让实验参与者到实验室中使用真实的硬件实验平台进行实验。与软件模拟仿真相比，使用真实硬件实验平台具有反馈及时、体验真切、效果优良的优势。特别地，FPGA由于具有可重构、灵活性高等优点，近年来在计算机系统实践教学当中崭露头角。
鉴于FPGA的优点，目前已有一系列的计算机系统实践教学课程在基于FPGA的硬件实验平台上开展开来，如数字电路课程实验、计算机组成原理课程设计、微型机接口技术课程实验等。其中，部分课程实验或课程设计要求实验参与者在基于FPGA实现的CPU上进行汇编程序设计。实验参与者在使用汇编语言编程时，无论CPU设计是否被修改，都需要将汇编程序连同整个CPU设计在IDE中进行综合、实现并生成比特流文件，整个过程耗时严重，实验效率低下。因此，急需解决“计算机系统实验教学课程中，程序无法在线下载”的问题。
发明内容
针对现有技术中存在的问题，本发明提供基于UART的面向计算机系统实践教学的程序在线下载系统和方法，能够将用户程序机器码转换为特定格式的ASCII字符流，并在串口调试助手中将ASCII字符流通过程序下载IP核下载到CPU的程序ROM和数据RAM中，实现程序的在线下载。
为达到上述目的，本发明提供基于UART的面向计算机系统实践教学的程序在线下载系统，包括汇编器、COE翻译器、UARTCoe工具、串口调试助手以及硬件实验平台五个组成部分。
汇编器根据CPU的指令集架构，将用户编写的.asm汇编程序汇编形成可执行文件。
COE翻译器读取并解析可执行文件，提取可执行文件中的代码段和数据段，并将其转换为.coe文件。所述的.coe文件为Xilinx公司设计的用于初始化Block RAM存储器的具有特定格式的文件。
UARTCoe工具读取并解析.coe文件，生成ASCII字符流，形成适于下载的具有特定格式的.txt文件。
串口调试工具为支持十六进制编码下载ASCII字符流的任意第三方工具。
硬件实验平台采用以Xilinx Artix-7系列FPGA为主芯片的低功耗FPGA开发板卡,该硬件实验平台还包含存储芯片和UART、拨码开关、LED等基本外设部件。
基于UART的面向计算机系统实践教学的程序在线下载方法，包括如下步骤：
(1)用户根据CPU的指令集架构，使用相应的汇编器，将所编写的.asm汇编程序汇编形成可执行文件；
(2)COE翻译器将可执行文件翻译成遵循.coe文件格式的机器码；
(3)UARTCoe工具统计.coe机器码的字节数，并将该机器码转换为适于UART下载的.txt文本形式的ASCII字符流；
(4)串口调试助手以十六进制编码读取ASCII字符流，并通过UART接口，将其下载到位于硬件实验平台上的CPU；
(5)程序下载IP核解析ASCII字符流，将ASCII字符流中的代码段写入到CPU的程序ROM，将ASCII字符流中的数据段写入到CPU的数据RAM；
(6)程序下载完毕后，程序下载IP核将程序下载完成信号设置为有效，并通过UART串行通信接口，在串口调试助手中向用户返回程序下载成功的消息；
(7)用户通过复位按钮，复位CPU，所下载的程序开始运行。
其中，所述的硬件实验平台采用以Xilinx Artix-7系列FPGA为主芯片的低功耗FPGA开发板卡，该硬件实验平台还包含存储芯片和UART、拨码开关、LED等基本外设部件。
所述的汇编器和串口调试助手由用户或第三方人员设计与实现；所述的汇编器读取CPU的指令集格式表，对汇编程序的各条汇编指令进行解析和翻译，生成二进制机器码，并按照可执行文件的格式，将机器码写入文件，形成可执行文件；所述的串口调试助手以用户设定的串口参数，调用系统库函数打开UART串口，并调用系统库函数，将用户的输入数据通过UART串口发送给下位机，并调用系统库函数，通过UART串口接收下位机信息，并将其显示在软件界面上。
所述的COE翻译器按照步骤(1)中生成的可执行文件的格式，解析可执行文件的各个格式字段，从可执行文件中提取出程序的程序段代码数据和数据段代码数据，并根据CPU的特性以及.coe文件的格式，将所提取的程序段代码数据和数据段代码程序写入到.coe文件的特定地址。
所述的UARTCoe工具按照步骤(2)中生成的.coe文件的格式，解析.coe文件，统计.coe文件的字节数，形成数据包头部；所述的UARTCoe工具读取.coe文件的内容，形成数据包的有效数据载荷，最终将所形成的数据包写入到.txt文件中。
在步骤(5)中，所述的程序下载IP核以封装好的IP核的形式集成到整个电路当中，通过配置，可支持16位及32位数据宽度的Block RAM存储器；该IP核包含协议解析模块、数据解析模块、Block RAM接口模块、控制器模块和数据发送模块；所述的协议解析模块对UART串行通信协议进行解析，提取UART串行传输信号中的有效数据；所述的数据解析模块对协议解析模块提取出的ASCII字符流进行解析，从ASCII字符流中提取出控制信息和数据内容；所述的Block RAM接口模块按照Block RAM接口协议，将ASCII字符流中的数据内容写入到CPU的程序ROM和数据RAM；所述的控制器模块实时监控协议解析模块和数据解析模块，当程序在线下载完成后，置位下载完成信号；所述的数据发送模块在检测到下载完成信号有效后，将消息缓存区中的消息发送给串口调试助手。
本发明的基于UART的面向计算机系统实践教学的程序在线下载系统和方法，其特征在于：适用于具有以下特征的计算机系统：
(1)在基于FPGA的硬件实验平台(或开发板)上，使用FPGA可编程逻辑资源，实现自行设计的CPU；
(2)基于FPGA内部的Block RAM(或Block Memory)存储器实现CPU的程序ROM或数据RAM。
相对于现有技术，本发明的优点如下：1、本发明能够将程序机器码转换成可下载的ASCII字符流，以便使用第三方串口调试助手实现程序下载，提高易用性；2、本发明为基于FPGA自行设计CPU实现了程序在线下载系统和方法，大幅提高计算机系统实践教学实验效率；3、移植时，与基于JTAG的程序下载方案相比，本发明的程序在线下载系统和方法仅需对CPU的存储器接口做少许修改，更简单易用，可移植性更强。
附图说明
图1是本发明的基于UART的程序在线下载系统和方法的工作机制示意图及硬件实验平台结构图。
图2是本发明的程序下载IP核的模块结构图。
图3是使用本发明的基于UART的程序在线下载方法的CPU状态转换图。
具体实施方式
为了加深对本发明的认识和理解，下面结合实施例对本发明做进一步的详细说明，本实施例对本发明不构成限定。
实施例1：如图1所示，本发明所述的基于UART的面向计算机系统实践教学的程序在线下载系统，包括汇编器、COE翻译器、UARTCoe工具、串口调试助手以及硬件实验平台五个组成部分，汇编器根据CPU的指令集架构，将用户编写的.asm汇编程序汇编形成可执行文件，COE翻译器读取并解析汇编程序生成的可执行文件，提取可执行文件中的代码段和数据段，并将代码段和数据段经过整合，形成特定格式的.coe文件；所述的.coe文件为Xilinx公司设计的用于初始化Block RAM存储器的具有特定格式的文件。UARTCoe工具读取并解析.coe文件，为.coe文件的数据添加控制信息头部，生成ASCII字符流，形成适于下载的具有特定格式的.txt文件。串口调试工具为支持十六进制编码下载ASCII字符流的任意第三方工具。
本发明的硬件实验平台采用以Xilinx Artix-7系列FPGA为主芯片的低功耗FPGA开发板卡。硬件实验平台包括FPGA主芯片、片上DDR存储芯片以及常用接口部件。XilinxArtix-7系列FPGA是Xilinx推出的在单个成本优化的FPGA中提供最高性能功耗比结构、收发器线速、DSP处理能力以及AMS集成的器件。Xilinx Artix-7系列FPGA包含了MicroBlaze软处理器和1066Mb/s DDR3技术支持，能够为各类成本功耗敏感型应用提供最大价值。片上DDR存储芯片可作为位于FPGA中的CPU的内存物理介质。拨码开关、按钮、LED、7段数码管等常用接口部件向实验参与者提供与FPGA开发板进行交互的基本途径。
使用上述系统进行试验的方法，包括以下步骤：
(1)用户根据CPU的指令集架构，使用相应的汇编器，将所编写的.asm汇编程序汇编形成可执行文件；
(2)COE翻译器将可执行文件翻译成遵循.coe文件格式的机器码；
(3)UARTCoe工具统计.coe机器码的字节数，并将该机器码转换为适于UART下载的.txt文本形式的ASCII字符流；
(4)串口调试助手以十六进制编码读取ASCII字符流，并通过UART接口，将其下载到位于硬件实验平台上的CPU；
(5)程序下载IP核解析ASCII字符流，将ASCII字符流中的代码段写入到CPU的程序ROM，将ASCII字符流中的数据段写入到CPU的数据RAM；
(6)程序下载完毕后，程序下载IP核将程序下载完成信号设置为有效，并通过UART串行通信接口，在串口调试助手中向用户返回程序下载成功的消息；
(7)用户通过复位按钮，复位CPU，所下载的程序开始运行。
汇编器和串口调试助手由用户或第三方人员设计与实现；所述的汇编器读取CPU的指令集格式表，对汇编程序的各条汇编指令进行解析和翻译，生成二进制机器码，并按照可执行文件的格式，将机器码写入文件，形成可执行文件；所述的串口调试助手以用户设定的串口参数，调用系统库函数打开UART串口，并调用系统库函数，将用户的输入数据通过UART串口发送给下位机，并调用系统库函数，通过UART串口接收下位机信息，并将其显示在软件界面上。
COE翻译器按照步骤(1)中生成的可执行文件的格式，解析可执行文件的各个格式字段，从可执行文件中提取出程序的程序段代码数据和数据段代码数据，并根据CPU的特性以及.coe文件的格式，将所提取的程序段代码数据和数据段代码程序写入到.coe文件的特定地址。
UARTCoe工具按照步骤(2)中生成的.coe文件的格式，解析.coe文件，统计.coe文件的字节数，形成数据包头部；所述的UARTCoe工具读取.coe文件的内容，形成数据包的有效数据载荷，最终将所形成的数据包写入到.txt文件中。
在步骤(5)中所述的程序下载IP核以封装好的IP核的形式集成到整个电路当中，通过配置，可支持16位及32位数据宽度的Block RAM存储器；该IP核接收频率为10MHz的时钟信号作为驱动。由于10MHz的时钟信号频率远高于UART同步信号的频率，因此在发送或接收一个字符之后，需要等待若干个时钟周期才能进行下一个字符的发送或接收。在本实施例中，波特率和等待时钟周期数的乘积需等于97920000。例如，若波特率设置为128000bps，则在发送或接收一个字符后，需要等待765个时钟周期才能进行下一个字符的发送或接收。
如图2所示，发明人自行设计的的程序下载IP核包含协议解析模块、数据解析模块、Block RAM接口模块、控制器模块和数据发送模块。所述的协议解析模块通过UART信号的边缘跳变实现信号同步，并对从UART RX通道接收的UART串行数据进行串并转换，从而实现对UART串行通信协议的解析，提取UART串行传输信号中的有效数据；所述的数据解析模块对协议解析模块提取出的ASCII字符流进行解析，从ASCII字符流中提取出控制信息和数据内容，并根据所提取的控制信息，控制ASCII字符流数据的发送过程；所述的Block RAM接口模块按照Block RAM接口协议，将ASCII字符流中的数据内容写入到CPU的程序ROM和数据RAM；所述的控制器模块实时监控协议解析模块和数据解析模块，当程序在线下载完成后，置位下载完成信号；所述的数据发送模块在检测到下载完成信号有效后，将消息缓存区中的消息通过UART TX通道发送给串口调试助手。
如图3所示，在本实施例中，硬件实验平台中的CPU启动后处于复位状态。当实验参与者按下复位按钮后，复位信号有效，此时CPU将进入运行状态。此时，若程序下载信号有效，CPU将从运行状态转换为编程状态。当程序在线下载过程结束后，CPU将重新回到复位状态，等待复位信号被置位。当实验参与者再次按下复位按钮后，CPU将进入运行状态。此时，CPU将运行新的程序。
以上所述的实施例仅对本发明的优选实施方式进行描述，并非对本发明的构思和范围进行限定。通过上述的说明内容，相关工作人员完全可以在不偏离本项发明技术思想的范围内，进行多样的变更以及修改。本项发明的技术性范围并不局限于说明书上的内容，必须要根据权利要求范围来确定其技术性范围。

Claims (8)

1.基于UART的面向计算机系统实践教学的程序在线下载系统，其特征在于：所述系统包括汇编器、COE翻译器、UARTCoe工具、串口调试助手以及硬件实验平台五个组成部分；所述的汇编器根据CPU的指令集架构，将用户编写的.asm汇编程序汇编形成可执行文件；所述的COE翻译器读取并解析可执行文件，提取可执行文件中的代码段和数据段，并将其转换为.coe文件；所述的.coe文件为Xilinx公司设计的用于初始化Block RAM存储器的具有特定格式的文件；所述的UARTCoe工具读取并解析.coe文件，生成ASCII字符流，形成适于下载的具有特定格式的.txt文件；所述的串口调试助手为支持十六进制编码下载ASCII字符流的任意第三方工具；所述的硬件实验平台采用以Xilinx Artix-7系列FPGA为主芯片的低功耗FPGA开发板卡，该硬件实验平台还包含存储芯片和UART、拨码开关、LED。
2.根据权利要求1所述的基于UART的面向计算机系统实践教学的程序在线下载系统，其特征在于：适用于具有以下特征的计算机系统：
（1）在基于FPGA的硬件实验平台或开发板上，使用FPGA可编程逻辑资源，实现自行设计的CPU；
（2）基于FPGA内部的Block RAM存储器或Block Memory存储器实现CPU的程序ROM或数据RAM。
3.基于UART的面向计算机系统实践教学的程序在线下载方法，其特征在于：包括如下步骤：
（1）用户根据CPU的指令集架构，使用相应的汇编器，将所编写的.asm汇编程序汇编形成可执行文件；
（2）使用COE翻译器将可执行文件翻译成遵循.coe文件格式的机器码；
（3）使用UARTCoe工具统计.coe机器码的字节数，并将该机器码转换为适于UART下载的.txt文本形式的ASCII字符流；
（4）使用串口调试助手以十六进制编码读取ASCII字符流，并通过UART接口，将其下载到位于硬件实验平台上的CPU；
（5）使用程序下载IP核解析ASCII字符流，将ASCII字符流中的代码段写入到CPU的程序ROM，将ASCII字符流中的数据段写入到CPU的数据RAM；
（6）程序下载完毕后，使用程序下载IP核将程序下载完成信号设置为有效，并通过UART串行通信接口，在串口调试助手中向用户返回程序下载成功的消息；
（7）用户通过复位按钮，复位CPU，所下载的程序开始运行。
4.根据权利要求3所述的基于UART的面向计算机系统实践教学的程序在线下载方法，其特征在于：所述的汇编器和串口调试助手由用户或第三方人员设计与实现；所述的汇编器读取CPU的指令集格式表，对汇编程序的各条汇编指令进行解析和翻译，生成二进制机器码，并按照可执行文件的格式，将机器码写入文件，形成可执行文件；所述的串口调试助手以用户设定的串口参数，调用系统库函数打开UART串口，并调用系统库函数，将用户的输入数据通过UART串口发送给下位机，并调用系统库函数，通过UART串口接收下位机信息，并将其显示在软件界面上。
5.根据权利要求3所述的基于UART的面向计算机系统实践教学的程序在线下载方法，其特征在于：所述的COE翻译器按照步骤（1）中生成的可执行文件的格式，解析可执行文件的各个格式字段，从可执行文件中提取出程序的程序段代码数据和数据段代码数据，并根据CPU的特性以及.coe文件的格式，将所提取的程序段代码数据和数据段代码程序写入到.coe文件的特定地址。
6.根据权利要求3所述的基于UART的面向计算机系统实践教学的程序在线下载方法，其特征在于：所述的UARTCoe工具按照步骤（2）中生成的.coe文件的格式，解析.coe文件，统计.coe文件的字节数，形成数据包头部；所述的UARTCoe工具读取.coe文件的内容，形成数据包的有效数据载荷，最终将所形成的数据包写入到.txt文件中。
7.根据权利要求3所述的基于UART的面向计算机系统实践教学的程序在线下载方法，其特征在于：在步骤（5）中，所述的程序下载IP核以封装好的IP核的形式集成到整个电路当中，通过配置，可支持16位及32位数据宽度的Block RAM存储器；所述的程序下载IP核包含协议解析模块、数据解析模块、Block RAM接口模块、控制器模块和数据发送模块；所述的协议解析模块对UART串行通信协议进行解析，提取UART串行传输信号中的有效数据；所述的数据解析模块对协议解析模块提取出的ASCII字符流进行解析，从ASCII字符流中提取出控制信息和数据内容；所述的Block RAM接口模块按照Block RAM接口协议，将ASCII字符流中的数据内容写入到CPU的程序ROM和数据RAM；所述的控制器模块实时监控协议解析模块和数据解析模块，当程序在线下载完成后，置位下载完成信号；所述的数据发送模块在检测到下载完成信号有效后，将消息缓存区中的消息发送给串口调试助手。
8.根据权利要求3所述的基于UART的面向计算机系统实践教学的程序在线下载方法，其特征在于：适用于具有以下特征的计算机系统：
（1）在基于FPGA的硬件实验平台或开发板上，使用FPGA可编程逻辑资源，实现自行设计的CPU；
（2）基于FPGA内部的Block RAM存储器或Block Memory存储器实现CPU的程序ROM或数据RAM。
CN202010152599.6A 2020-03-06 2020-03-06 基于uart的面向计算机系统实践教学的程序在线下载系统和方法 Active CN111431973B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010152599.6A CN111431973B (zh) 2020-03-06 2020-03-06 基于uart的面向计算机系统实践教学的程序在线下载系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010152599.6A CN111431973B (zh) 2020-03-06 2020-03-06 基于uart的面向计算机系统实践教学的程序在线下载系统和方法

Publications (2)

Publication Number Publication Date
CN111431973A CN111431973A (zh) 2020-07-17
CN111431973B true CN111431973B (zh) 2023-04-07

Family

ID=71547646

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010152599.6A Active CN111431973B (zh) 2020-03-06 2020-03-06 基于uart的面向计算机系统实践教学的程序在线下载系统和方法

Country Status (1)

Country Link
CN (1) CN111431973B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113836531B (zh) * 2021-09-25 2024-10-11 上海蛮犀科技有限公司 一种移动应用代码内存动态还原的检测方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107505932A (zh) * 2017-08-17 2017-12-22 中国科学院光电技术研究所 一种基于串行通信的dsp远程调试装置及方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100495479C (zh) * 2007-01-19 2009-06-03 华南理工大学 基于在线可编程逻辑器件的单片机教学实验装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107505932A (zh) * 2017-08-17 2017-12-22 中国科学院光电技术研究所 一种基于串行通信的dsp远程调试装置及方法

Also Published As

Publication number Publication date
CN111431973A (zh) 2020-07-17

Similar Documents

Publication Publication Date Title
CN110224789A (zh) 一种基于fpga的多模式hdlc控制器
CN111970353A (zh) 云计算平台物联网中异构设备的数据处理方法及装置
Steiner Firmata: Towards making microcontrollers act like extensions of the computer
CN110855996B (zh) 一种基于fpga的图像编解码与网络传输的方法与装置
CN118860500B (zh) 一种低复杂度的串口读写寄存器的处理方法及装置
CN101800910B (zh) 一种模拟系统、pc侧模拟器及手机侧代理客户端
CN114610640A (zh) 一种面向物联网可信执行环境的模糊测试方法和系统
CN111431973B (zh) 基于uart的面向计算机系统实践教学的程序在线下载系统和方法
CN111880683B (zh) vxworks系统下基于windml虚拟设备的触摸屏串口驱动设计方法
CN102339248A (zh) 一种嵌入式终端的在线调试系统及方法
CN101763324B (zh) 设备模拟的实现方法和装置
CN101937416A (zh) 基于fpga实现的ps2协议逻辑分析仪
EP1598739A4 (en) NATIVE COMPILATION METHOD, NATIVE COMPILATION PRETREATMENT METHOD, COMPUTER PROGRAM, AND SERVER
CN114817114A (zh) 一种mipi接口、及其控制方法、装置及介质
CN113285839A (zh) 基于dpdk的可编程数据平面软件交换机的设计方法
CN116566762B (zh) 一种基于Modbus-RTU协议的级联设备及其使用方法
CN201548951U (zh) 一种机顶盒界面的模拟装置
CN113422756B (zh) 验证数据传输方法、速率转换装置以及验证数据传输系统
CN111030904B (zh) 一种多级通讯下多路can总线消息实时处理方法
CN103336752A (zh) 一种微控制器实时数据传送装置及方法
CN114896185B (zh) 一种mipi接口数据收发装置及移动终端
CN113609052A (zh) 基于fpga和微处理器的芯片模拟系统及实现方法
CN105516158A (zh) 一种可配置协议转换状态机电路结构及协议配置方法
CN114968689B (zh) Fpga器件、基于fpga器件的mipi协议层测试装置和方法
CN110943802A (zh) 基于fpga的dmx512灯光网络信号解码系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant