[go: up one dir, main page]

CN111400169A - 一种自动化生成用于测试软硬件的网表文件的方法及系统 - Google Patents

一种自动化生成用于测试软硬件的网表文件的方法及系统 Download PDF

Info

Publication number
CN111400169A
CN111400169A CN202010116975.6A CN202010116975A CN111400169A CN 111400169 A CN111400169 A CN 111400169A CN 202010116975 A CN202010116975 A CN 202010116975A CN 111400169 A CN111400169 A CN 111400169A
Authority
CN
China
Prior art keywords
signal
output
input
netlist
port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010116975.6A
Other languages
English (en)
Other versions
CN111400169B (zh
Inventor
冯苏红
徐维涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ehiway Microelectronic Technology Suzhou Co ltd
Original Assignee
Ehiway Microelectronic Technology Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ehiway Microelectronic Technology Suzhou Co ltd filed Critical Ehiway Microelectronic Technology Suzhou Co ltd
Priority to CN202010116975.6A priority Critical patent/CN111400169B/zh
Publication of CN111400169A publication Critical patent/CN111400169A/zh
Application granted granted Critical
Publication of CN111400169B publication Critical patent/CN111400169B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/3668—Testing of software
    • G06F11/3672—Test management
    • G06F11/3676—Test management for coverage analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/36—Prevention of errors by analysis, debugging or testing of software
    • G06F11/362—Debugging of software
    • G06F11/3648—Debugging of software using additional hardware
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种自动化生成用于测试软硬件的网表文件的方法及系统，其能够有效提高FPGA软件的测试效率，降低对测试人员的技术要求，同时大大提高了FPGA软件的测试覆盖率。方法包括：(1)通过脚本生成一批信号；(2)BLE结构分析及网表信息建立；(3)IO结构分析及网表信息建立；(4)根据网表文件的结构特征，依次将相关信息写入网表文件中，建立好网表文件。

Description

一种自动化生成用于测试软硬件的网表文件的方法及系统
技术领域
本发明涉及可编程逻辑器件领域的软件测试的技术领域，尤其涉及一种自动化生成用于测试软硬件的网表文件的方法，以及自动化生成用于测试软硬件的网表文件的系统。
背景技术
FPGA EDA(Field－Programmable Gate Array Electronics DesignAutomation，现场可编程门阵列电子设计自动化)工具的主要功能是将具体的电路设计先转换为网表文件(网表文件是描述电路的连接关系的文件,一般是文本文件,简单的说就是把原理图翻译成了文本文件,文件会包含器件的标示,封装,连接关系,这个文件导入到PCB编辑器里面,编辑器就会从封装库里面取出对应的封装,给予相应标示和连接关系)，再对网表文件做后续的装箱，布局，布线，生成配码等处理流程，EDA工具对电路的处理流程如图1所示。网表文件在电路设计到最后的出码过程中起到了很重要的桥梁作用。
在FPGA EDA工具的测试过程中，测试人员需要对装箱，布局，布线，生成配码的流程做正确性验证，就需要有足够多样的测试用例，即电路设计，这对测试人员的专业技术要求很高，同时会耗费大量的时间准备测试电路。
发明内容
为克服现有技术的缺陷，本发明要解决的技术问题是提供了一种自动化生成用于测试软硬件的网表文件的方法，其能够有效提高FPGA软件的测试效率，降低对测试人员的技术要求，同时大大提高了FPGA软件的测试覆盖率。
本发明的技术方案是：这种自动化生成用于测试软硬件的网表文件的方法，其包括以下步骤：
(1)通过脚本生成一批信号；
(2)BLE结构分析及网表信息建立：从步骤(1)的信号中随机选择接入BLE的查找表和触发器的输入端口，同时根据接入的端口确定整个BLE的输出，并为输出定义一个输出信号，并将所有的输出信号归并到信号集中，作为输入信号使用，以便于与其他逻辑结构进行连接；
(3)IO结构分析及网表信息建立：对IO结构做分析，获取IO的所有输入、输出端口、及属性参数；对于在步骤(1)、(2)中用到的信号集划分情况：第一情况，来源为IO及输入IO的输出信号；第二情况，输出IO的外部输入信号；第三情况，输出IO的输入信号；IO的输入输出端口定义并连接上信号；根据IO输入输出的端口信号以及相应的规则定义IO的属性，建立起IO的网表信息；
(4)根据网表文件的结构特征，依次将相关信息写入网表文件中，建立好网表文件。
本发明通过脚本随机生成一批信号，BLE结构分析及网表信息建立，IO结构分析及网表信息建立，将相关信息写入网表文件中，从而实现自动化生成用于测试软硬件的网表文件，能够有效提高FPGA软件的测试效率，降低对测试人员的技术要求，同时大大提高了FPGA软件的测试覆盖率。
还提供了一种自动化生成用于测试软硬件的网表文件的系统，其包括：
信号生成模块，其配置来通过脚本生成一批信号；
BLE结构分析及网表信息建立模块，其配置来从信号生成模块生成的信号中随机选择接入BLE的查找表和触发器的输入端口，同时根据接入的端口确定整个BLE的输出，并为输出定义一个输出信号，
并将所有的输出信号归并到信号集中，作为输入信号使用，以便于与其他逻辑结构进行连接；
IO结构分析及网表信息建立模块，其配置来对IO结构做分析，获取IO的所有输入、输出端口、及属性参数；对于在信号生成模块、BLE结构分析及网表信息建立模块中用到的信号集划分情况：第一情况，来源为IO及输入IO的输出信号；第二情况，输出IO的外部输入信号；第三情况，输出IO的输入信号；IO的输入输出端口定义并连接上信号；根据IO输入输出的端口信号以及相应的规则定义IO的属性，建立起IO的网表信息；
信息写入模块，其配置来根据网表文件的结构特征，依次将相关信息写入网表文件中，建立好网表文件。
附图说明
图1示出了EDA工具对电路的处理流程。
图2示出了BLE的一种结构。
图3是根据本发明针对第一情况的处理方法。
图4是根据本发明针对第二情况的处理方法。
图5是根据本发明的自动化生成用于测试软硬件的网表文件的方法的流程图。
具体实施方式
如图5所示，这种自动化生成用于测试软硬件的网表文件的方法，其包括以下步骤：
(1)通过脚本生成一批信号；
(2)BLE结构分析及网表信息建立：从步骤(1)的信号中随机选择接入BLE的查找表和触发器的输入端口，同时根据接入的端口确定整个BLE的输出，并为输出定义一个输出信号，并将所有的输出信号归并到信号集中，作为输入信号使用，以便于与其他逻辑结构进行连接；
(3)IO结构分析及网表信息建立：对IO结构做分析，获取IO的所有输入、输出端口、及属性参数；对于在步骤(1)、(2)中用到的信号集划分情况：第一情况，来源为IO及输入IO的输出信号；第二情况，输出IO的外部输入信号；第三情况，输出IO的输入信号；IO的输入输出端口定义并连接上信号；根据IO输入输出的端口信号以及相应的规则定义IO的属性，建立起IO的网表信息；
(4)根据网表文件的结构特征，依次将相关信息写入网表文件中，建立好网表文件。
本发明通过脚本随机生成一批信号，BLE结构分析及网表信息建立，IO结构分析及网表信息建立，将相关信息写入网表文件中，从而实现自动化生成用于测试软硬件的网表文件，能够有效提高FPGA软件的测试效率，降低对测试人员的技术要求，同时大大提高了FPGA软件的测试覆盖率。
优选地，所述步骤(1)中，网表文件中包含BLE(Basic Logic Element，基本逻辑单元)、IO(Input and Output，输入输出)、DSP(Digital Signal Processor，数字信号处理器)、Memory(存储器)这些逻辑结构，这些逻辑结构的相互关联通过信号传递完成，为了验证的充分性及随机性，先通过脚本生成一批信号，等在网表中建立逻辑结构的时候，关联这些信号。
优选地，如图2所示，给出了一个BLE的简易结构，所述步骤(2)中，BLE包括查找表和触发器，查找表有K个输入端口和一个输出端口，K为正整数，触发器的数据端口来源于当前BLE的输出信号，触发器还包括时钟端口、清零端口及使能端口。
优选地，所述步骤(2)中，对于BLE的属性，参照属性参数及所有值的可能性，同时根据BLE端口的信号连接对BLE的属性做对应的定义；若没有限制，随机取一个可能值，这样一个BLE的信息就在网表文件中建立了，根据要求，依次建立所有的BLE信息。
优选地，所述步骤(3)中，如图3所示，针对第一情况，直接定义信号且在步骤(2)中用作BLE的端口输入信号，这种信号定义为输入IO的输出信号，及将这些信号随机用作某输入IO的输出信号，并将其从信号集中删除，防止重复定义；如图4所示，针对第二情况，步骤(2)中BLE的输出信号并且未被用作其他BLE的输入信号，这种信号作为输出IO的输入信号，并将其从信号集中删除，防止重复定义；针对第三情况，步骤(2)中BLE的输出信号且被用作其他BLE的输入信号，这种信号根据用户需求，当作输出IO的输入信号或者不连接IO。
优选地，所述步骤(3)中，有输入输出IO，对于双向IO的情况，集合第一、第二情况综合使用。
本领域普通技术人员可以理解，实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，所述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，包括上述实施例方法的各步骤，而所述的存储介质可以是：ROM/RAM、磁碟、光盘、存储卡等。因此，与本发明的方法相对应的，本发明还同时包括一种自动化生成用于测试软硬件的网表文件的系统，该系统通常以与方法各步骤相对应的功能模块的形式表示。
该系统包括：
信号生成模块，其配置来通过脚本生成一批信号；
BLE结构分析及网表信息建立模块，其配置来从信号生成模块生成的信号中随机选择接入BLE的查找表和触发器的输入端口，同时根据接入的端口确定整个BLE的输出，并为输出定义一个输出信号，并将所有的输出信号归并到信号集中，作为输入信号使用，以便于与其他逻辑结构进行连接；
IO结构分析及网表信息建立模块，其配置来对IO结构做分析，获取IO的所有输入、输出端口、及属性参数；对于在信号生成模块、BLE结构分析及网表信息建立模块中用到的信号集划分情况：第一情况，来源为IO及输入IO的输出信号；第二情况，输出IO的外部输入信号；第三情况，输出IO的输入信号；IO的输入输出端口定义并连接上信号；根据IO输入输出的端口信号以及相应的规则定义IO的属性，建立起IO的网表信息；
信息写入模块，其配置来根据网表文件的结构特征，依次将相关信息写入网表文件中，建立好网表文件。
本发明中建立BLE，IO网表结构的方式也适用于PLL,DSP,Memory，同样需要对这些模块的输入输出端口，及相关属性做深入了解即可。
本发明能有效提高FPGA软件的测试效率，降低对测试人员的技术要求，同时大大提高了FPGA软件的测试覆盖率。
以上所述，仅是本发明的较佳实施例，并非对本发明作任何形式上的限制，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属本发明技术方案的保护范围。

Claims (7)

1.一种自动化生成用于测试软硬件的网表文件的方法，其特征在于：其包括以下步骤：
(1)通过脚本生成一批信号；
(2)BLE结构分析及网表信息建立：从步骤(1)的信号中随机选择接入BLE的查找表和触发器的输入端口，同时根据接入的端口确定整个BLE的输出，并为输出定义一个输出信号，并将所有的输出信号归并到信号集中，作为输入信号使用，以便于与其他逻辑结构进行连接；
(3)IO结构分析及网表信息建立：对IO结构做分析，获取IO的所有输入、输出端口、及属性参数；对于在步骤(1)、(2)中用到的信号集划分情况：第一情况，来源为IO及输入IO的输出信号；第二情况，输出IO的外部输入信号；第三情况，输出IO的输入信号；IO的输入输出端口定义并连接上信号；根据IO输入输出的端口信号以及相应的规则定义IO的属性，建立起IO的网表信息；
(4)根据网表文件的结构特征，依次将相关信息写入网表文件中，建立好网表文件。
2.根据权利要求1所述的自动化生成用于测试软硬件的网表文件的方法，其特征在于：所述步骤(1)中，网表文件中包含BLE、IO、DSP、Memory这些逻辑结构，这些逻辑结构的相互关联通过信号传递完成。
3.根据权利要求2所述的自动化生成用于测试软硬件的网表文件的方法，其特征在于：所述步骤(2)中，BLE包括查找表和触发器，查找表有K个输入端口和一个输出端口，K为正整数，触发器的数据端口来源于当前BLE的输出信号，触发器还包括时钟端口、清零端口及使能端口。
4.根据权利要求3所述的自动化生成用于测试软硬件的网表文件的方法，其特征在于：所述步骤(2)中，对于BLE的属性，参照属性参数及所有值的可能性，同时根据BLE端口的信号连接对BLE的属性做对应的定义；若没有限制，随机取一个可能值，这样一个BLE的信息就在网表文件中建立了，根据要求，依次建立所有的BLE信息。
5.根据权利要求4所述的自动化生成用于测试软硬件的网表文件的方法，其特征在于：所述步骤(3)中，针对第一情况，直接定义信号且在步骤(2)中用作BLE的端口输入信号，这种信号定义为输入IO的输出信号，及将这些信号随机用作某输入IO的输出信号，并将其从信号集中删除；针对第二情况，步骤(2)中BLE的输出信号并且未被用作其他BLE的输入信号，这种信号作为输出IO的输入信号，并将其从信号集中删除；针对第三情况，步骤(2)中BLE的输出信号且被用作其他BLE的输入信号，这种信号根据用户需求，当作输出IO的输入信号或者不连接IO。
6.根据权利要求5所述的自动化生成用于测试软硬件的网表文件的方法，其特征在于：所述步骤(3)中，有输入输出IO，对于双向IO的情况，集合第一、第二情况综合使用。
7.一种自动化生成用于测试软硬件的网表文件的系统，其特征在于：其包括：
信号生成模块，其配置来通过脚本生成一批信号；
BLE结构分析及网表信息建立模块，其配置来从信号生成模块生成的信号中随机选择接入BLE的查找表和触发器的输入端口，同时根据接入的端口确定整个BLE的输出，并为输出定义一个输出信号，并将所有的输出信号归并到信号集中，作为输入信号使用，以便于与其他逻辑结构进行连接；
IO结构分析及网表信息建立模块，其配置来对IO结构做分析，获取IO的所有输入、输出端口、及属性参数；对于在信号生成模块、BLE结构分析及网表信息建立模块中用到的信号集划分情况：第一情况，来源为IO及输入IO的输出信号；第二情况，输出IO的外部输入信号；第三情况，输出IO的输入信号；IO的输入输出端口定义并连接上信号；根据IO输入输出的端口信号以及相应的规则定义IO的属性，建立起IO的网表信息；
信息写入模块，其配置来根据网表文件的结构特征，依次将相关信息写入网表文件中，建立好网表文件。
CN202010116975.6A 2020-02-25 2020-02-25 一种自动化生成用于测试软硬件的网表文件的方法及系统 Active CN111400169B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010116975.6A CN111400169B (zh) 2020-02-25 2020-02-25 一种自动化生成用于测试软硬件的网表文件的方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010116975.6A CN111400169B (zh) 2020-02-25 2020-02-25 一种自动化生成用于测试软硬件的网表文件的方法及系统

Publications (2)

Publication Number Publication Date
CN111400169A true CN111400169A (zh) 2020-07-10
CN111400169B CN111400169B (zh) 2023-04-18

Family

ID=71432095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010116975.6A Active CN111400169B (zh) 2020-02-25 2020-02-25 一种自动化生成用于测试软硬件的网表文件的方法及系统

Country Status (1)

Country Link
CN (1) CN111400169B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112948193A (zh) * 2021-03-08 2021-06-11 北京理工大学 一种基于差异测试的fpga综合工具缺陷检测方法
CN113962176A (zh) * 2021-12-22 2022-01-21 中科亿海微电子科技（苏州）有限公司 经三模冗余处理后的网表文件正确性验证方法及装置
CN114417778A (zh) * 2022-01-24 2022-04-29 韩熔 借助结点电特征求取电路网表的方法
CN115688653A (zh) * 2023-01-03 2023-02-03 无锡亚科鸿禹电子有限公司 基于软硬件协同仿真的软件自动化生成事务器的流程方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050183055A1 (en) * 2004-02-04 2005-08-18 Nortel Networks Limited Method and apparatus for automating the design of programmable logic devices
CN106599499A (zh) * 2016-12-21 2017-04-26 中国航空工业集团公司雷华电子技术研究所 一种XilinxFPGA约束文件自动生成方法
CN108509725A (zh) * 2018-04-02 2018-09-07 中国科学院电子学研究所 可定制逻辑器件版图和网表的自动生成方法
CN108733404A (zh) * 2018-05-28 2018-11-02 电子科技大学 一种针对fpga固件的精准逆向工程方法
CN109800468A (zh) * 2018-12-25 2019-05-24 河南工程学院 一种基于寄存器重定时的多流水级时序电路装箱操作方法
CN110472340A (zh) * 2019-08-16 2019-11-19 中科亿海微电子科技（苏州）有限公司 一种布线结构的建模方法和装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050183055A1 (en) * 2004-02-04 2005-08-18 Nortel Networks Limited Method and apparatus for automating the design of programmable logic devices
CN106599499A (zh) * 2016-12-21 2017-04-26 中国航空工业集团公司雷华电子技术研究所 一种XilinxFPGA约束文件自动生成方法
CN108509725A (zh) * 2018-04-02 2018-09-07 中国科学院电子学研究所 可定制逻辑器件版图和网表的自动生成方法
CN108733404A (zh) * 2018-05-28 2018-11-02 电子科技大学 一种针对fpga固件的精准逆向工程方法
CN109800468A (zh) * 2018-12-25 2019-05-24 河南工程学院 一种基于寄存器重定时的多流水级时序电路装箱操作方法
CN110472340A (zh) * 2019-08-16 2019-11-19 中科亿海微电子科技（苏州）有限公司 一种布线结构的建模方法和装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112948193A (zh) * 2021-03-08 2021-06-11 北京理工大学 一种基于差异测试的fpga综合工具缺陷检测方法
CN113962176A (zh) * 2021-12-22 2022-01-21 中科亿海微电子科技（苏州）有限公司 经三模冗余处理后的网表文件正确性验证方法及装置
CN114417778A (zh) * 2022-01-24 2022-04-29 韩熔 借助结点电特征求取电路网表的方法
CN114417778B (zh) * 2022-01-24 2024-09-27 韩熔 借助结点电特征求取电路网表的方法
CN115688653A (zh) * 2023-01-03 2023-02-03 无锡亚科鸿禹电子有限公司 基于软硬件协同仿真的软件自动化生成事务器的流程方法

Also Published As

Publication number Publication date
CN111400169B (zh) 2023-04-18

Similar Documents

Publication Publication Date Title
CN111400169B (zh) 一种自动化生成用于测试软硬件的网表文件的方法及系统
CN112560401B (zh) Verilog文件转换方法、装置、存储介质及设备
CN115392176B (zh) SoC芯片顶层模块集成设计方法及系统
CN116227398B (zh) 一种自动化生成ip核测试激励的方法及系统
CN105468797A (zh) 一种信息处理方法及装置
CN113536718B (zh) 一种门级仿真网表文件正确性的验证方法及装置
CN113919254A (zh) 寄存器传输级信号映射构建方法、装置、设备和存储介质
CN111400992A (zh) 一种自动化验证装箱布局布线的测试方法及系统
CN116089275A (zh) 数据库测试方法、数据库系统、电子设备和存储介质
CN107784185B (zh) 一种门级网表中伪路径的提取方法、装置及终端设备
US6505338B1 (en) Computer readable medium with definition of interface recorded thereon, verification method for feasibility to connect given circuit and method of generating signal pattern
CN117907812B (zh) 电路检测方法及装置、电子设备、存储介质、程序产品
CN114239477A (zh) 硬件连线检查方法、装置、存储介质及电子设备
CN114117985A (zh) 集成运放的智能验证方法、系统、介质及终端设备
CN114091383A (zh) 测试序列生成方法、装置、系统及相关设备
CN115291963B (zh) 配置硬件资源的方法、电子设备及存储介质
CN115470125B (zh) 基于日志文件的调试方法、设备以及存储介质
CN116933697A (zh) 一种将自然语言转换为硬件描述语言的方法及装置
CN115495362A (zh) 生成测试代码的方法、装置、存储介质及计算机设备
US6854102B1 (en) System and method of acquiring delay, setup and hold values for integrated circuit cells
CN117172203B (zh) 处理脚本命令的方法、电子设备和存储介质
CN112613261B (zh) 一种确定block端口时钟域的方法
CN118394176B (zh) 一种基于Python的时钟网络自动生成的方法和装置
US9047428B2 (en) Determining method, computer product, and determining apparatus
CN117744546B (zh) 数字电路评估方法、系统、设备及存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant