[go: up one dir, main page]

CN111384180B - 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置 - Google Patents

薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN111384180B
CN111384180B CN201911248454.XA CN201911248454A CN111384180B CN 111384180 B CN111384180 B CN 111384180B CN 201911248454 A CN201911248454 A CN 201911248454A CN 111384180 B CN111384180 B CN 111384180B
Authority
CN
China
Prior art keywords
gate insulating
insulating layer
layer
gate
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911248454.XA
Other languages
English (en)
Other versions
CN111384180A (zh
Inventor
张宰满
赵寅晫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN111384180A publication Critical patent/CN111384180A/zh
Application granted granted Critical
Publication of CN111384180B publication Critical patent/CN111384180B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/431—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having different compositions, shapes, layouts or thicknesses of gate insulators in different TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/683—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being parallel to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6723—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device having light shields
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6736—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes characterised by the shape of gate insulators

Landscapes

  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)

Abstract

薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置。一种薄膜晶体管包括：有源层，该有源层位于基板上；栅极，该栅极被配置为与所述有源层间隔开并且与所述有源层局部交叠；以及栅极绝缘层，该栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，其中，所述栅极绝缘层包括：第一栅极绝缘层，该第一栅极绝缘层位于所述有源层和所述栅极之间；以及第二栅极绝缘层，该第二栅极绝缘层被配置为具有与所述第一栅极绝缘层的介电常数不同的介电常数(k)，并且被设置在与所述第一栅极绝缘层相同的层中，并且其中，所述第二栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间。

Description

薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
技术领域
本公开涉及一种具有包括不同类型绝缘层的栅极绝缘层的薄膜晶体管，制造该薄膜晶体管的方法以及包括该薄膜晶体管的显示装置。更详细地，本公开涉及一种具有包括第一栅极绝缘层和其介电常数与第一栅极绝缘层的介电常数不同的第二栅极绝缘层在内的栅极绝缘层的薄膜晶体管，制造该薄膜晶体管的方法以及包括该薄膜晶体管的显示装置。
背景技术
可以在玻璃基板或塑料基板上制造薄膜晶体管，从而将薄膜晶体管广泛用作诸如液晶显示装置或有机发光装置之类的显示装置中的开关器件或驱动器件。
根据用于有源层的材料，薄膜晶体管能够大致分类为具有非晶硅有源层的非晶硅薄膜晶体管、具有多晶硅有源层的多晶硅薄膜晶体管、以及具有氧化物半导体有源层的氧化物半导体薄膜晶体管。
非晶硅在短时间内沉积，并且形成为有源层，由此非晶硅薄膜晶体管(a-Si TFT)具有制造时间短和制造成本低的优点。同时，其具有由于低迁移率而导致的电流驱动效率差以及阈值电压变化的缺点。因此，难以将非晶硅薄膜晶体管用于有源矩阵有机发光装置(AMOLED)。
多晶硅薄膜晶体管(poly-Si TFT)可以通过沉积非晶硅并且使所沉积的非晶硅结晶来获得。多晶硅薄膜晶体管具有电子迁移率高、稳定性好、实现薄型化和高分辨率以及功率效率高的优点。多晶硅薄膜晶体管可以包括低温多晶硅(LTPS)薄膜晶体管以及多晶硅薄膜晶体管。然而，制造多晶硅薄膜晶体管的工序不可避免地需要使非晶硅结晶的步骤，从而由于制造步骤数量增加而导致制造成本增加。另外，它具有在高温下结晶的缺点。因此，难以将多晶硅薄膜晶体管应用于大型显示装置。
具有高迁移率并且电阻根据氧含量而变化大的氧化物半导体薄膜晶体管(氧化物半导体TFT)的优点在于，便于获得期望的特性。此外，对于用于制造氧化物半导体薄膜晶体管的工序，以相对低的温度形成氧化物的有源层，由此可以降低制造成本。此外，由于氧化物的性质，氧化物半导体是透明的，由此有利于实现透明显示装置。
近来，随着高分辨率或高像素密度在移动显示装置中的发展，在小面积中布置大量像素，从而减小了薄膜晶体管的尺寸，并且还缩短了沟道长度。另外，为了使用薄膜晶体管作为显示装置的驱动晶体管，需要增加薄膜晶体管的s因子。因此，如果氧化物半导体薄膜晶体管的沟道长度短或s因子大，则氧化物半导体薄膜晶体管可以用作显示装置的薄膜晶体管。
发明内容
鉴于以上及其它问题以及与相关技术关联的限制做出了本公开。
本公开的目的是提供一种具有包括具有不同介电常数(k)的不同类型绝缘层的栅极绝缘层的薄膜晶体管。
本公开的另一个目的是提供由于通过改进栅极绝缘层而获得的短沟道而具有小面积的薄膜晶体管。
本公开的另一个目的是提供一种具有大的s因子的、能够用作显示装置的驱动晶体管的薄膜晶体管。
本公开的另一个目的是提供一种具有改善的稳定性和可靠性的薄膜晶体管。
本公开的另一个目的是提供一种包括上述薄膜晶体管的显示装置。
本公开的另一个目的是提供一种制造上述薄膜晶体管的方法。
根据本公开的一个方面，上述和其它目的可以通过提供一种薄膜晶体管来实现，该薄膜晶体管包括：有源层，该有源层位于基板上；栅极，该栅极被配置为与所述有源层间隔开并且与所述有源层局部交叠；以及栅极绝缘层，该栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，其中，所述栅极绝缘层包括：第一栅极绝缘层，该第一栅极绝缘层位于所述有源层和所述栅极之间；以及第二栅极绝缘层，该第二栅极绝缘层被配置为具有与所述第一栅极绝缘层的介电常数不同的介电常数(k)，并且被设置在与所述第一栅极绝缘层相同的层中，并且其中，所述第二栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间。
第一栅极绝缘层的侧表面可以与第二栅极绝缘层的侧表面接触。
在平面图中，第一栅极绝缘层可以设置在由栅极限定的区域内部。例如，从俯视图看，第二栅极绝缘层可以完全围绕第一栅极绝缘层。
第二栅极绝缘层的至少一部分可以延伸至栅极的侧表面和上表面。
第二栅极绝缘层的介电常数(k)可以比第一栅极绝缘层的介电常数高。
第二栅极绝缘层可以包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氮化硅(SiNx)和氧化钛(TiO2)中的至少一种。
第二栅极绝缘层的介电常数(k)可以比第一栅极绝缘层的介电常数低(k)。
所述第二栅极绝缘层可以包括氧化锶(SrO2)和氧化镧(La2O3)中的至少一种。
有源层可以包括：第一氧化物半导体层；以及位于第一氧化物半导体层上的第二氧化物半导体层。
根据本公开的另一方面，提供了一种显示装置，该显示装置包括：至少一个像素驱动电路，该至少一个像素驱动电路位于基板上；以及显示元件，该显示元件与所述至少一个像素驱动电路中的每一个电连接，其中，每个像素驱动电路包括薄膜晶体管，其中，每个薄膜晶体管包括：有源层，该有源层位于所述基板上；栅极，该栅极被配置为与所述有源层间隔开并且与所述有源层局部交叠；以及栅极绝缘层，该栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，其中，所述栅极绝缘层包括：第一栅极绝缘层，该第一栅极绝缘层位于所述有源层和所述栅极之间；以及第二栅极绝缘层，该第二栅极绝缘层被配置为具有与所述第一栅极绝缘层的介电常数不同的介电常数(k)，并且该第二栅极绝缘层被设置在与所述第一栅极绝缘层相同的层中并且被设置为围绕所述第一栅极绝缘层，并且其中，所述第二栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间。
第二栅极绝缘层的至少一部分可以延伸至栅极的侧表面和上表面。
第二栅极绝缘层的介电常数(k)可以比第一栅极绝缘层的介电常数(k)高。
第二栅极绝缘层的介电常数(k)可以比第一栅极绝缘层的介电常数(k)低。
根据本公开的另一方面，提供了一种制造薄膜晶体管的方法，该方法包括：在基板上形成有源层；在有源层上依次沉积第一栅极绝缘材料层和栅极材料层；通过对第一栅极绝缘材料层和栅极材料层蚀刻，来形成第一栅极绝缘层图案和栅极；通过对第一栅极绝缘层图案蚀刻来形成第一栅极绝缘层；以及在栅极上并且在与第一栅极绝缘层相同的层上形成第二栅极绝缘层，其中，第二栅极绝缘层具有与第一栅极绝缘层的介电常数(k)不同的介电常数(k)，并且第二栅极绝缘层的至少一部分设置在有源层和栅极之间。
第二栅极绝缘层可以通过金属有机化学气相沉积(MOCVD)形成。
第二栅极绝缘层可以延伸至栅极的侧表面和上表面。
第二栅极绝缘层的介电常数(k)可以高于第一栅极绝缘层的介电常数(k)。
第二栅极绝缘层的介电常数(k)可以低于第一栅极绝缘层的介电常数(k)。
根据本公开的一个实施方式，薄膜晶体管包括栅极绝缘层，该栅极绝缘层包括具有不同介电常数(k)的不同类型的绝缘层。如果构成栅极绝缘层的不同类型的绝缘层中的任何一种具有高介电常数(高k)，则有源层的迁移率增加，从而可以提供具有短沟道的薄膜晶体管。另外，如果构成栅极绝缘层的不同类型的绝缘层中的任何一种具有低介电常数(低k)，则薄膜晶体管的s因子增加。因此，当这种薄膜晶体管被用于显示装置的驱动晶体管时，灰度级呈现变得更容易。
根据本公开的另一实施方式，构成栅极绝缘层的不同类型的绝缘层中的任何一种可以延伸到栅极的上表面。因此，可以防止在栅极与源极之间或在栅极与漏极之间的层间绝缘层中的诸如接缝之类的缺陷，从而改善栅极的绝缘性能。结果，可以防止在栅极与源极之间或在栅极与漏极之间的绝缘击穿，从而提高薄膜晶体管的稳定性和可靠性。
根据本公开的另一实施方式，当使用所述薄膜晶体管时，可以减小薄膜晶体管的尺寸，从而使得能够实现高分辨率的显示装置，便于显示装置的灰度级呈现，并且减小显示装置的缺陷。
另外，根据本公开的另一实施方式，可以在不增加掩模工序的情况下制造具有包括不同类型绝缘层的栅极绝缘层的薄膜晶体管。
除了如上所述的本公开的效果之外，本领域技术人员将从本公开的描述中清楚地理解本公开的其它优点和特征。
附记1.一种薄膜晶体管，该薄膜晶体管包括：
有源层，该有源层位于基板上；
栅极，该栅极被配置为与所述有源层间隔开并且与所述有源层局部交叠；以及
栅极绝缘层，该栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，
其中，所述栅极绝缘层包括：
第一栅极绝缘层，该第一栅极绝缘层位于所述有源层和所述栅极之间；以及
第二栅极绝缘层，该第二栅极绝缘层被配置为具有与所述第一栅极绝缘层的介电常数不同的介电常数，并且被设置在与所述第一栅极绝缘层相同的层中，并且
其中，所述第二栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间。
附记2.根据附记1所述的薄膜晶体管，其中，所述第一栅极绝缘层的侧表面与所述第二栅极绝缘层的侧表面接触。
附记3.根据附记1所述的薄膜晶体管，其中，从俯视图看，所述第二栅极绝缘层完全围绕所述第一栅极绝缘层。
附记4.根据附记1所述的薄膜晶体管，其中，从俯视图看，所述第一栅极绝缘层被设置在由所述栅极限定的区域内部。
附记5.根据附记1所述的薄膜晶体管，其中，所述第二栅极绝缘层的至少一部分延伸至所述栅极的侧表面和上表面。
附记6.根据附记1所述的薄膜晶体管，其中，所述第二栅极绝缘层的介电常数比所述第一栅极绝缘层的介电常数高。
附记7.根据附记6所述的薄膜晶体管，其中，所述第二栅极绝缘层包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氮化硅(SiNx)和氧化钛(TiO2)中的至少一种。
附记8.根据附记1所述的薄膜晶体管，其中，所述第二栅极绝缘层的介电常数比所述第一栅极绝缘层的介电常数低。
附记9.根据附记8所述的薄膜晶体管，其中，所述第二栅极绝缘层包括氧化锶(SrO2)和氧化镧(La2O3)中的至少一种。
附记10.根据附记1所述的薄膜晶体管，
其中，所述有源层包括与所述栅极交叠的沟道部，并且所述第一栅极绝缘层的至少一部分和所述第二栅极绝缘层的至少一部分被设置在所述有源层的所述沟道部上。
附记11.根据附记1所述的薄膜晶体管，其中，所述有源层包括：
第一氧化物半导体层；以及
第二氧化物半导体层，该第二氧化物半导体层位于所述第一氧化物半导体层上。
附记12.根据附记1所述的薄膜晶体管，其中，所述第二栅极绝缘层包括孔隙。
附记13.根据附记12所述的薄膜晶体管，其中，所述第二栅极绝缘层的所述孔隙被设置在所述有源层和所述栅极之间。
附记14.根据附记1所述的薄膜晶体管，其中，所述第二栅极绝缘层包括界面。
附记15.根据附记14所述的薄膜晶体管，其中，所述第二栅极绝缘层的所述界面被设置在所述有源层和所述栅极之间。
附记16.一种显示装置，该显示装置包括：
至少一个像素驱动电路，该至少一个像素驱动电路位于基板上；以及
显示元件，该显示元件与所述至少一个像素驱动电路中的每一个电连接并且用于显示图像，
其中，每个像素驱动电路包括至少一个薄膜晶体管，
其中，每个薄膜晶体管包括：
有源层，该有源层位于所述基板上；
栅极，该栅极被配置为与所述有源层间隔开并且与所述有源层局部交叠；以及
栅极绝缘层，该栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，
其中，所述栅极绝缘层包括：
第一栅极绝缘层，该第一栅极绝缘层位于所述有源层和所述栅极之间；以及第二栅极绝缘层，该第二栅极绝缘层被配置为具有与所述第一栅极绝缘层的介电常数不同的介电常数，并且该第二栅极绝缘层被设置在与所述第一栅极绝缘层相同的层中并且被设置为围绕所述第一栅极绝缘层，并且
其中，所述第二栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间。
附记17.根据附记16所述的显示装置，其中，所述第二栅极绝缘层的至少一部分延伸至所述栅极的侧表面和上表面。
附记18.根据附记16所述的显示装置，其中，所述第二栅极绝缘层的介电常数比所述第一栅极绝缘层的介电常数高。
附记19.根据附记16所述的显示装置，其中，所述第二栅极绝缘层的介电常数比所述第一栅极绝缘层的介电常数低。
附记20.根据附记16所述的显示装置，
其中，所述有源层包括与所述栅极交叠的沟道部，并且所述第一栅极绝缘层的至少一部分和所述第二栅极绝缘层的至少一部分被设置在所述有源层的所述沟道部上。
附记21.一种制造薄膜晶体管的方法，该方法包括以下步骤：
在基板上形成有源层；
在所述有源层上依次沉积第一栅极绝缘材料层和栅极材料层；
通过对所述第一栅极绝缘材料层和所述栅极材料层进行蚀刻来形成第一栅极绝缘层图案和栅极；
通过对所述第一栅极绝缘层图案进行蚀刻来形成第一栅极绝缘层；以及
在所述栅极上并且在与所述第一栅极绝缘层相同的层上形成第二栅极绝缘层，
其中，所述第二栅极绝缘层具有与所述第一栅极绝缘层的介电常数不同的介电常数，并且
其中，所述第二栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间。
附记22.根据附记21所述的方法，其中，所述第二栅极绝缘层通过金属有机化学气相沉积MOCVD来形成。
附记23.根据附记21所述的方法，其中，所述第二栅极绝缘层延伸至所述栅极的侧表面和上表面。
附记24.根据附记21所述的方法，其中，所述第二栅极绝缘层的介电常数比所述第一栅极绝缘层的介电常数高。
附记25.根据附记21所述的方法，其中，所述第二栅极绝缘层的介电常数比所述第一栅极绝缘层的介电常数低。
附图说明
从以下结合附图的详细描述中，将更清楚地理解本公开的上述和其它目的、特征和其它优点，在附图中：
图1是例示了根据本发明的一个实施方式的薄膜晶体管的平面图；
图2是沿着图1的I-I’的截面图；
图3是例示了根据本公开的另一实施方式的薄膜晶体管的截面图；
图4A是例示了根据本公开的另一实施方式的薄膜晶体管的截面图；
图4B是例示了根据本公开的另一实施方式的薄膜晶体管的截面图；
图5A是例示了根据本公开的另一实施方式的薄膜晶体管的截面图；
图5B是例示了根据本公开的另一实施方式的薄膜晶体管的截面图；
图6是例示了根据本公开的示例的薄膜晶体管的迁移率的曲线图；
图7是例示了根据本公开的示例的薄膜晶体管的阈值电压的曲线图；
图8A至图8H是例示了根据本公开的一个实施方式的制造薄膜晶体管的方法的截面图；
图9是例示了根据本公开的实施方式的显示装置的示意图；
图10是例示了图9的任何一个像素的电路图；
图11是例示了图10的像素的示例的平面图；
图12是沿着图11的II-II′的截面图；
图13是例示了根据本公开的另一实施方式的显示装置的像素的电路图；以及
图14是例示了根据本公开的另一实施方式的显示装置的像素的电路图。
具体实施方式
通过以下参照附图描述的实施方式，将阐明本公开的优点和特征及其实现方法。然而，本公开可以以不同的形式实施，并且不应被解释为限于本文阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻的和完整的，并将本公开的范围充分传达给本领域技术人员。此外，本公开仅由权利要求的范围限定。
在附图中公开的用于描述本公开的实施方式的形状、尺寸、比率、角度和数量仅是示例，因此，本公开不限于所示出的细节。相似的附图标记始终指代相似的元件。在以下描述中，当相关已知功能或配置的详细描述被确定为不必要地使本公开的一些要点模糊时，将省略或简化其详细描述。
在使用本说明书中描述的“包括”、“具有”和“包含”的情况下，除非使用“仅”，否则也可以存在另一部件。除非相反地指出，否则单数形式的术语可以包括复数形式。
尽管没有明确描述，但是在解释元件时，将该元件解释为包括误差区域。
在描述位置关系时，例如，当位置顺序被描述为“在…上”、“在…上方”、“在…下方”、“在…之下”和“挨着…”时，除非使用“仅”或“直接”，否则可以包括它们之间没有接触的情况。如果提到第一元件位于第二元件“上”，则这并不意味着第一元件在附图中基本上位于第二元件上方。所关注对象的上部和下部可以依据对象的定向而改变。因此，第一元件位于第二元件“上”的情况包括在附图或实际配置中第一元件位于第二元件“下方”的情况以及第一元件位于第二元件“上方”的情况。
在描述时间关系时，例如，当时间顺序被描述为“在…之后”、“随后”、“接下来”和“在…之前”时，除非使用“仅”或“直接”，否则可以包括不连续的情况。
将理解的是，尽管术语“第一”、“第二”等在本文中可用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于将一个元件和另一元件区分开。例如，在不脱离本公开的范围的情况下，第一元件可以称为第二元件，并且类似地，第二元件可以称为第一元件。
术语“方向”可以意味着包括在本公开的组件可以在功能上操作的范围内具有较宽方向性的一个或更多个方向。
应当理解，术语“至少一个”包括与任何一项有关的所有组合。例如，“第一元件、第二元件和第三元件中的至少一个”可以包括选自第一元件、第二元件和第三元件中的两个或更多个元件的所有组合以及第一元件、第二元件和第三元件中的每个元件。
如本领域技术人员可以充分理解的，本公开的各种实施方式的特征可以部分地或全部地彼此联接或组合，并且可以彼此以各种方式互操作并且在技术上被驱动。本公开的实施方式可以彼此独立地执行，或者可以以相互依赖的关系一起执行。
在附图中，即使相同或相似的元件在不同的附图中示出，它们也由相同的附图标记指代。
在本公开的实施方式中，为了便于说明，将源极和漏极彼此区分开。然而，源极和漏极可互换使用。因此，源极可以是漏极，并且漏极可以是源极。另外，本发明的任一实施方式中的源极可以为本发明的另一实施方式中的漏极，并且本发明的任一实施方式中的漏极可以为本发明的另一实施方式中的源极。
在本公开的一个或更多个实施方式中，为了便于解释，将源极与源极区域区分开，并将漏极与漏极区域区分开。然而，本公开的实施方式不限于该结构。例如，源极区域可以是源极，并且漏极区域可以是漏极。另外，源极区域可以是漏极，并且漏极区域可以是源极。
图1是示出根据本公开的一个实施方式的薄膜晶体管100的平面图，并且图2是沿着图1的I-I’的截面图。根据本公开的所有实施方式的薄膜晶体管的所有组件可操作地联接和配置。
根据本公开的一个实施方式的薄膜晶体管100包括有源层130、栅极绝缘层120和栅极140。栅极140被配置为与有源层130间隔开并且与有源层130局部交叠。栅极绝缘层120的至少一部分可以设置在有源层130和栅极140之间。
参照图1，有源层130设置在基板110上。
基板110可以由玻璃或塑料形成。例如，基板110可以由具有柔性的透明塑料材料(例如，聚酰亚胺)形成。
缓冲层115可以设置在基板110上。缓冲层115可以包括氧化硅和氮化硅中的至少一种。缓冲层115可以以单层结构或具有至少两层的多层结构形成。缓冲层115可以具有良好的绝缘性能和良好的平坦化性能，并且缓冲层115可以保护有源层130。缓冲层115可以省略。
根据本公开的一个实施方式，有源层130可以是由氧化物半导体材料制成的氧化物半导体层。
例如，有源层130可以包括如下材料中的至少一种：IZO(InZnO)基氧化物半导体、IGO(InGaO)基氧化物半导体、ITO(InSnO)基氧化物半导体、IGZO(InGaZnO)基氧化物半导体、IGZTO(InGaZnSnO)基氧化物半导体、ITZO(InSnZnO)基氧化物半导体、IGTO(InGaSnO)基氧化物半导体、GO(GaO)基氧化物半导体、GZTO(GaZnSnO)基氧化物半导体和GZO(GaZnO)基氧化物半导体。然而，本公开的一个实施方式不限于以上内容。有源层130可以由本领域技术人员通常已知的其它氧化物半导体材料形成。
有源层130可以包括：沟道部131，该沟道部131与栅极140交叠；以及导电部132和133，所述导电部132和133被配置为相对于插置于其间的沟道部131彼此间隔开。可以通过对氧化物半导体层的选择性导电化工序来获得导电部132和133。例如，可以通过用等离子体处理或氢处理对氧化物半导体层的除沟道部131之外的其它区域进行处理来获得导电部132和133。
位于沟道部131的一侧的第一导电部132与源极150连接。因此，第一导电部132可以被称为源极区域。
位于沟道部131的另一侧的第二导电部133与漏极160连接。因此，第二导电部133可以被称为漏极区域。
在本公开的一个实施方式中，为了便于解释，将源极区域和源极彼此区分开，并且将漏极区域和漏极彼此区分开。然而，本公开的实施方式不限于以上所述。源极区域可以是源极，并且漏极区域可以是漏极。例如，源极区域可以与源极150一起成为源极的一部分，并且漏极区域可以与漏极160一起成为漏极的一部分。另外，源极区域可以是漏极，并且漏极区域可以是源极。
因此，根据本公开的一个实施方式，第一导电部132可以是源极，并且第二导电部133可以是漏极。另外，第一导电部132可以是漏极，并且第二导电部133可以是源极。
第一栅极绝缘层121设置在有源层130上。
第一栅极绝缘层121由具有绝缘特性的材料形成。例如，第一栅极绝缘层121可以由诸如SiO2之类的氧化硅形成。在这种情况下，第一栅极绝缘层121可以具有3.9～4.3的介电常数(k)。氧化硅(SiO2)用于一般的栅极绝缘层，这是一种经过验证的、具有良好工艺稳定性和良好结构稳定性的材料。因此，如果第一栅极绝缘层121由氧化硅(SiO2)形成，则栅极绝缘层120可以具有良好的结构稳定性。
用于形成第一栅极绝缘层121的方法不限于特定方法。可以通过本领域技术人员通常已知的形成第一栅极绝缘层的方法来获得第一栅极绝缘层121。例如，在通过沉积、溅射和ALD(原子层沉积)的方法形成第一栅极绝缘层121的材料层之后，可以通过对材料层进行蚀刻来获得第一栅极绝缘层121。
参照图2，栅极140设置在第一栅极绝缘层121上。栅极140与有源层130绝缘，并且与有源层130局部交叠。有源层130的与栅极140交叠的部分变成沟道部131，并且第一导电部132和第二导电部133分别设置在沟道部131的两侧。
栅极140可以包括铝基金属(诸如铝或铝合金等)、银基金属(诸如银(Ag)或银合金等)、铜基金属(诸如铜(Cu)或铜合金等)、钼基金属(诸如钼(Mo)或钼合金等)、铬(Cr)、钽(Ta)、钕(Nd)和钛(Ti)当中的至少一种。栅极140可以具有包括至少两层的多层结构，该至少两层具有不同的物理性质。
第二栅极绝缘层122与第一栅极绝缘层121相邻设置。栅极绝缘层120通过第一栅极绝缘层121和第二栅极绝缘层122获得。
详细地，栅极绝缘层120包括第一栅极绝缘层121和第二栅极绝缘层122。栅极绝缘层120的至少一部分可以设置在有源层130和栅极140之间。
第一栅极绝缘层121可以设置在有源层130和栅极140之间。参照图1和图2，从平面图看，第一栅极绝缘层121设置在由栅极140限定的区域内。如果栅极140延伸到除了与有源层130交叠的区域之外的其它区域，则第一栅极绝缘层121可以设置在除有源层130上方的区域之外的其它区域上。参照图1和图2，第一栅极绝缘层121设置在沟道部131上。
第二栅极绝缘层122具有与第一栅极绝缘层121的介电常数(k)不同的介电常数(k)，其中k是常数，并且第二栅极绝缘层122可以设置在与第一栅极绝缘层121相同的层中。从平面图看，第二栅极绝缘层122围绕第一栅极绝缘层121。另外，参照图2，第二栅极绝缘层122的至少一部分可以设置在有源层130和栅极140之间。详细地，第二栅极绝缘层122的至少一部分可以设置在有源层130和栅极140之间的沟道部131上。因此，根据本公开的一个实施方式，有源层130包括与栅极140交叠的沟道部131，并且第一栅极绝缘层121的至少一部分和第二栅极绝缘层122的至少一部分可以设置在沟道部131上。
根据本公开的一个实施方式，第一栅极绝缘层121的侧表面与第二栅极绝缘层122的侧表面接触。因此，根据本公开的一个实施方式，第一栅极绝缘层121和第二栅极绝缘层122可以依次设置在同一平面上。
根据本公开的一个实施方式，第二栅极绝缘层122可以通过金属有机化学气相沉积(MOCVD)形成。更详细地，第二栅极绝缘层122可以通过使用金属有机化学气相沉积(MOCVD)的原子层沉积方法形成。
如果第二栅极绝缘层122是通过金属有机化学气相沉积(MOCVD)形成的，则可以提高第二栅极绝缘层122的均匀性和稳定性。此外，由于第二栅极绝缘层122是通过金属有机化学气相沉积(MOCVD)形成的，因此第二栅极绝缘层122可以设置在有源层130与栅极140之间的区域的、没有设置第一栅极绝缘层121的边缘中。因此，可以在有源层130和栅极140中实现良好的绝缘性能。
此外，参照图2，第二栅极绝缘层122的至少一部分延伸到栅极140的侧表面和上表面上。根据本公开的一个实施方式，在栅极140的表面中，面向基板110的表面被称为下表面，而面向基板110的相对侧的表面被称为上表面。位于附图的下侧的表面成为下表面，位于附图的上侧的表面成为上表面，并且在上表面和下表面之间的表面成为侧表面。
参照图2，栅极140可以被第一栅极绝缘层121和第二栅极绝缘层122完全围绕。
构成栅极绝缘层120的不同类型绝缘层的第二栅极绝缘层122延伸到栅极140的上表面，并保护栅极140，使得可以防止栅极140和源极150之间以及栅极140和漏极160之间的层间绝缘层170中的诸如接缝之类的缺陷。因此，可以提高对栅极140的绝缘性能，并防止栅极140和源极150之间或栅极140和漏极160之间的绝缘击穿，从而提高薄膜晶体管100的稳定性和可靠性。
根据本公开的一个实施方式，第二栅极绝缘层122的介电常数(k)高于第一栅极绝缘层121的介电常数。
具有高介电常数(k)的材料称为“高k”材料。具有高介电常数(k)的材料具有高电容率。
根据本公开的一个实施方式，如果第二栅极绝缘层122包括与具有高介电常数(k)的材料对应的高k材料，则栅极绝缘层120可以具有高电容率。
具有高电容率的材料具有使内部电场进展的高水平。因此，如果具有高介电常数(k)的材料被用于栅极绝缘层120，则电场向栅极绝缘层120内部的进展良好，从而栅极140产生的电场高效地接近有源层130。另外，具有高电容率的材料具有大的电容。结果，如果对使用具有低介电常数的材料的栅极绝缘层和使用具有高介电常数的材料的栅极绝缘层两者施加相同的栅极电压，则与使用具有低介电常数的材料的栅极绝缘层相比，使用具有高介电常数的材料的栅极绝缘层120更有利于有源层130中迁移率的增加。
通常，如果缩短薄膜晶体管的沟道长度，则阈值电压的变化变大。假定向漏极160施加高电压，如果沟道长度变短，则有源层130受漏极160影响。由于漏极160的效果，其具有与向有源层130施加电场的情况相同的效果。因此，即使向栅极140施加弱电压，电流也流过有源层130。结果，薄膜晶体管的阈值电压偏移。
此外，如果具有高介电常数(k)的高k材料被用于栅极绝缘层120，则具有高电容率的栅极绝缘层120防止漏极160的影响，从而可以防止薄膜晶体管的阈值电压偏移。
因此，根据本公开的一个实施方式，如果具有高介电常数(k)的高k材料用于栅极绝缘层120，则有源层130的迁移率增加，并且防止阈值电压偏移，从而可以提供具有短沟道的薄膜晶体管100。
根据本公开的一个实施方式，第一栅极绝缘层121可以由氧化硅(SiO2)形成。本文中，氧化硅(SiO2)可以具有大约3.9～4.3的介电常数(k)。
根据本公开的一个实施方式，第二栅极绝缘层122可以具有5或更大的介电常数(k)。如果第二栅极绝缘层122的介电常数(k)小于5，则有源层130的迁移率和防止阈值电压偏移的效率可能不高。因此，第二栅极绝缘层122由介电常数(k)为5或大于5的材料形成。作为变型，为了防止有源层130中迁移率增加和阈值电压的偏移，第二栅极绝缘层122可以由具有10或更大的介电常数(k)的材料形成。
例如，第二栅极绝缘层122可以包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氮化硅(SiNx)和氧化钛(TiO2)中的至少一种。详细地，第二栅极绝缘层122可以至少包括氧化铪(HfO2)和氧化锆(ZrO2)。
参照图2，层间绝缘层170设置在栅极140和第二栅极绝缘层122上。层间绝缘层170可以由绝缘材料形成。层间绝缘层170可以由有机材料、无机材料或通过沉积有机材料层和无机材料层而获得的沉积结构形成。
根据本公开的一个实施方式的薄膜晶体管100可以包括源极150和漏极160。源极150和漏极160可以设置在层间绝缘层170上。源极150和漏极160彼此间隔开，并与有源层130连接。参照图2，源极150和漏极160通过设置在层间绝缘层170中的接触孔分别与有源层130连接。
源极150和漏极160可以包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、铜(Cu)及其合金中的至少一种。源极150和漏极160中的每一个可以形成为包括上述金属或其合金的单层结构，或者可以形成为包括以上金属或其合金的至少两层的多层结构。
在图1和图2中示出的有源层130、栅极140、源极150和漏极160构成薄膜晶体管100。
然而，本公开的一个实施方式不限于以上。通过在有源层130的除了沟道部131之外的其它区域中进行导电处理而形成的第一导电部132和第二导电部133可以用作源极和漏极。
图1和图2中所示的薄膜晶体管100可以具有短沟道和良好的迁移率，从而图1和图2所示的薄膜晶体管100可以用作显示装置的开关晶体管。另外，图1和图2所示的薄膜晶体管可以用作在基板上以面板内选通(GIP)类型提供的选通驱动器的晶体管。
图3是例示了根据本公开的另一实施方式的薄膜晶体管200的截面图。在下文中，为了避免重复说明，将省略或简述相同部件的详细描述。
与图1和图2中所示的薄膜晶体管相比，图3中所示的薄膜晶体管200还可以包括设置在基板110和缓冲层115之间的遮光层180。遮光层180与有源层130交叠。
遮光层180阻挡从外部入射到薄膜晶体管200的有源层130上的光，从而防止有源层130被外部提供的光损坏。
遮光层180可以由诸如金属之类的导电材料形成。缓冲层115使遮光层180与有源层130绝缘。遮光层180可以与源极150和漏极160中的任意一个电连接。
另外，参照图3，有源层130包括第一氧化物半导体层130a和位于第一氧化物半导体层130a上的第二氧化物半导体层130b。第一氧化物半导体层130a用作用于支撑第二氧化物半导体层130b的支撑层，并且第二氧化物半导体层130b用作沟道层。有源层130的沟道通常形成在第二氧化物半导体层130b中。
用作支撑层的第一氧化物半导体层130a具有良好的膜稳定性和良好的机械性能。为了良好的膜稳定性，第一氧化物半导体层130a可以包括镓(Ga)，其中，镓(Ga)与氧形成稳定的键合，并且氧化镓具有良好的膜稳定性。
例如，第一氧化物半导体层130a可以包括IGZO(InGaZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、IGTO(InGaSnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料、GZO(GaZnO)基氧化物半导体材料和GO(GaO)基氧化物半导体材料中的至少一种。
例如，起沟道层作用的第二氧化物半导体层130b可以包括IZO(InZnO)基氧化物半导体材料、IGO(InGaO)基氧化物半导体材料、ITO(InSnO)基氧化物半导体材料、IGZO(InGaZnO)基氧化物半导体材料、IGZTO(InGaZnSnO)基氧化物半导体材料、GZTO(GaZnSnO)基氧化物半导体材料和ITZO(InSnZnO)基氧化物半导体材料中的至少一种。然而，本公开的一个实施方式不限于以上所述。第二氧化物半导体层130b可以由本领域技术人员通常已知的其它氧化物半导体材料形成。
图3所示的薄膜晶体管200可以具有短沟道和良好的迁移率，从而图3所示的薄膜晶体管可以用作显示装置的开关晶体管。
图4A是例示了根据本公开的另一实施方式的薄膜晶体管300的截面图。
图4A所示的薄膜晶体管300包括栅极绝缘层120，其中栅极绝缘层120包括第一栅极绝缘层121和第二栅极绝缘层123。
根据本公开的该实施方式，第二栅极绝缘层123的介电常数(k)低于第一栅极绝缘层121的介电常数(k)。
具有低介电常数(k)的材料被称为“低k”材料。如果栅极绝缘层120的一部分包括低k材料，则栅极绝缘层120可以具有低介电常数(k)。
具有低介电常数(k)的材料具有低电容率。具有低电容率的材料具有使内部电场进展的低水平。因此，如果具有低介电常数(k)的材料被用于栅极绝缘层120，则电场向栅极绝缘层120内部的进展差，从而由栅极140产生的电场不能高效地接近有源层130。结果，即使对栅极施加相同的电压，电场对有源层130的影响也很低，因此具有与使用厚的栅极绝缘层120的情况相同的效果。
因此，如果具有低介电常数(k)的材料被用于栅极绝缘层120，则漏极电流相对于栅极电压的变化率变低，从而薄膜晶体管300的s因子可以增加。
可以通过薄膜晶体管的阈值电压(Vth)范围内的漏极电流与栅极电压的曲线图中的斜率的倒数来获得s因子。如果s因子变大，则阈值电压(Vth)范围内的漏-源电流(IDS)与栅极电压的变化率变得平稳，从而便于通过控制栅极电压来控制漏-源电流(IDS)的电平。
可以通过控制漏-源电流(IDS)的电平来控制像素灰度级。当它便于控制漏-源电流(IDS)的电平时，它便于控制像素灰度级。
根据本公开的另一实施方式，例如，第二栅极绝缘层123可以具有3.5或小于3.5的介电常数(k)。
如果第二栅极绝缘层123的介电常数(k)大于3.5，则s因子的增加可能很小。因此，根据本公开的另一实施方式，第二栅极绝缘层123可以由介电常数(k)为3.5或小于3.5的材料形成。例如，第二栅极绝缘层123可以包括氧化锶(SrO2)和氧化镧(La2O3)中的至少一种。第二栅极绝缘层123的介电常数(k)可以低于第一栅极绝缘层121的介电常数(k)，因此，例如，第一栅极绝缘层121可以具有大于3.5的介电常数。
如果包括具有低介电常数(k)的第二栅极绝缘层123的薄膜晶体管300被用作显示装置的驱动晶体管，则其便于表示像素灰度级。
图4B是例示了根据本公开的另一实施方式的薄膜晶体管301的截面图。
图4B所示的薄膜晶体管301包括栅极绝缘层120，其中栅极绝缘层120包括第一栅极绝缘层121和第二栅极绝缘层123。
根据本公开的该实施方式，第二栅极绝缘层123可以包括一个或更多个孔隙125。具体地，图4B中所示的薄膜晶体管301可以包括形成在第二栅极绝缘层123中的孔隙125。例如，孔隙125可以形成在有源层130和栅极140之间。
根据本公开的另一实施方式，第二栅极绝缘层122可以通过金属有机化学气相沉积(MOCVD)形成。在金属有机化学气相沉积(MOCVD)中，汽化后的沉积源被设置在靶体的表面上，然后从靶体的表面生长层。因此，参照图4B，在第二栅极绝缘层123的形成中，从有源层130的表面、从第一栅极绝缘层121的侧表面以及从栅极140的表面生长层，最终形成第二绝缘层123。作为参考，图4B的箭头表示第二栅极绝缘层123的生长方向。
当从有源层130的上表面、从第一栅极绝缘层121的侧表面以及从栅极140的下表面生长层时，可以在有源层130和栅极140之间形成孔隙125。结果，在第二栅极绝缘层123中形成孔隙125。
孔隙125能够吸收来自外部的冲击或震动，因此，能够提高第二栅极绝缘层123的机械耐久性，并且还能够提高薄膜晶体管301的稳定性。
在通过金属有机化学气相沉积(MOCVD)生长第二栅极绝缘层123中，从有源层130的上表面生长的层和从栅极140的下表面生长的层可以彼此相遇，并且可以在两个层之间形成界面。结果，可以在第二栅极绝缘层123中形成界面129。详细地，可以在有源层130和栅极140之间形成界面129。
图5A是例示了根据本公开的另一实施方式的薄膜晶体管400的截面图。
与图4A中所示的薄膜晶体管300相比，图5A中示出的薄膜晶体管400还可以包括设置在基板110和缓冲层115之间的遮光层180。遮光层180与有源层130交叠。遮光层180阻挡从外部入射在薄膜晶体管400的有源层130上的光，从而防止有源层130被外部提供的光损坏。
另外，参照图5A，有源层130包括第一氧化物半导体层130a和位于第一氧化物半导体层130a上的第二氧化物半导体层130b。第一氧化物半导体层130a用作用于支撑第二氧化物半导体层130b的支撑层，并且第二氧化物半导体层130b用作沟道层。有源层130的沟道通常形成在第二氧化物半导体层130b中。
根据本公开的另一实施方式的薄膜晶体管400可以用作显示装置的驱动晶体管。
图5B是例示了根据本公开的另一实施方式的薄膜晶体管401的截面图。
图5B所示的薄膜晶体管401包括栅极绝缘层120，其中，栅极绝缘层120包括第一栅极绝缘层121和第二栅极绝缘层123。第二栅极绝缘层123可以包括一个或更多个孔隙125。详细地，图5B所示的薄膜晶体管401可以包括形成在第二栅极绝缘层123中的孔隙125。例如，孔隙125可以形成在有源层130和栅极140之间。
孔隙125能够吸收来自外部的冲击或震动，因此，能够提高第二栅极绝缘层123的机械耐久性，并且还能够提高薄膜晶体管401的稳定性。
第二栅极绝缘层123可以包括界面129。详细地，界面129可以形成在有源层130和栅极140之间。
图6是例示了根据本公开的示例的薄膜晶体管的迁移率的曲线图。
详细地，图6是例示了当栅极电压(Vgs)被施加到使用包括介电常数(k)为4.3(线H1)的氧化硅(SiO2)的栅极绝缘层120的薄膜晶体管、使用包括介电常数(k)约为7(线H2)的氮化硅(SiNx)的栅极绝缘层120的薄膜晶体管、以及使用包括介电常数(k)约为10(线H3)的氧化铝(Al2O3)的栅极绝缘层120的薄膜晶体管中的每一个时，源-漏电流(Ids)变化的仿真曲线图。在图6中，源-漏电流(Ids)被表示为线性比例，并且被表示为任意单位(a.u.)以进行相对比较。
参照图6，如果栅极绝缘层120由具有高介电常数(k)的材料形成，则大电流流过薄膜晶体管(参见线H3与线H2和线H1对比)，由此薄膜晶体管具有良好的迁移率。
图7是例示了根据本公开的示例的薄膜晶体管的阈值电压的曲线图。
详细地，图7是例示了当栅极电压(Vgg)被施加到使用包括介电常数(k)为4的材料(线B1)的栅极绝缘层120的薄膜晶体管、使用包括介电常数(k)为3的材料(线B2)的栅极绝缘层120的薄膜晶体管、使用包括介电常数(k)为2的材料(线B3)的栅极绝缘层120的薄膜晶体管、以及使用包括介电常数(k)约为1的材料(线B4)的栅极绝缘层120的薄膜晶体管中的每一个时，源-漏电流(Ids)变化的仿真曲线图。
参照图7，可以看出，如果栅极绝缘层120由具有低介电常数(k)的“低k”材料形成，则源-漏电流(Ids)关于栅极电压(Vgg)的变化减小，并且因此，薄膜晶体管的s因子增加。
在下文中，将参照图8A至图8H描述根据本公开的一个实施方式的制造薄膜晶体管100的方法。用于形成薄膜晶体管100的工序可以以相同或相似的方式被用于形成根据本公开的所有实施方式的各种晶体管(例如200、300、301、400、401等)。
图8A至图8H是例示了根据本公开的一个实施方式的制造薄膜晶体管100的方法的截面图。
参照图8A，在基板110上形成有源层130。有源层130可以由氧化物半导体材料形成。因此，根据本公开的一个实施方式，有源层130是氧化物半导体层。缓冲层115可以形成在基板110和有源层130之间，但是可以省略。
参照图8B，在有源层130上依次沉积第一栅极绝缘材料层121a和栅极材料层140a。
第一栅极绝缘材料层121a成为第一栅极绝缘层121。第一栅极绝缘材料层121a可以由氧化硅或氮化硅形成。
栅极材料层140a成为栅极140。栅极材料层140a可以由本领域技术人员通常已知的栅极材料形成。
在第一栅极绝缘材料层121a和栅极材料层140a上形成光致抗蚀剂图案310。例如，在将光致抗蚀剂层设置在栅极材料层140a上之后，通过使用图案掩模的光照射来使光致抗蚀剂层曝光，并对曝光后的光致抗蚀剂层进行显影，从而形成光致抗蚀剂图案310。
可以将光致抗蚀剂图案310设置在要设置有栅极140的位置处。
参照图8C，通过使用光致抗蚀剂图案310作为掩模的蚀刻工序对栅极材料层140a进行蚀刻，从而形成栅极140。可以应用湿刻法或干刻法来形成栅极140。根据本公开的一个实施方式，可以应用湿刻法。
参照图8D，对第一栅极绝缘材料层121a蚀刻，从而形成第一栅极绝缘层图案121b。对于第一栅极绝缘材料层121a的蚀刻工序，可以将栅极140和光致抗蚀剂图案310用作掩模。
对于第一栅极绝缘材料层121a的蚀刻工序，可以应用干刻法或湿刻法。根据本公开的一个实施方式，可以应用干刻法。
结果，在有源层130上形成第一栅极绝缘层图案121b，并且在第一栅极绝缘层图案121b上形成栅极140。
参照图8E，去除光致抗蚀剂图案310。可以通过灰化工序去除光致抗蚀剂图案310。在这种情况下，在有源层130中形成沟道部131。沟道部131形成在有源层130的与栅极140交叠的部分中。
参照图8F，通过对第一栅极绝缘层图案121b进行蚀刻来形成第一栅极绝缘层121。为了蚀刻第一栅极绝缘层图案121b，可以应用干刻法或湿刻法。根据本公开的一个实施方式，可以应用湿刻法。
通过蚀刻第一栅极绝缘层图案121b而形成的第一栅极绝缘层121的尺寸可以小于栅极140的尺寸，并且在平面图中可以设置在由栅极140所限定的区域内。参照图8F，第一栅极绝缘层121设置在沟道部131上。
参照图8G，在基板110的整个上表面上方形成第二栅极绝缘层122。
详细地，第二栅极绝缘层122可以设置在栅极140上方并且可以设置在与第一栅极绝缘层121相同的层中。因此，第二栅极绝缘层122的至少一部分可以形成在与第一栅极绝缘层121相同的层中，并且在平面图中可以设置为包围第一栅极绝缘层121形状。
根据本公开的一个实施方式，第二栅极绝缘层122可以通过金属有机化学气相沉积(MOCVD)形成。结果，可以形成具有良好均匀性和良好稳定性的第二栅极绝缘层122。
另外，用于形成第二栅极绝缘层122的材料可以被填充在有源层130和栅极140之间的区域的、没有设置第一栅极绝缘层121的边缘中。结果，第二栅极绝缘层122可以设置在有源层130与栅极140之间的区域的其中没有设置第一栅极绝缘层121的边缘中。
因此，第二栅极绝缘层122的至少一部分可以设置在有源层130和栅极140之间，并且第二栅极绝缘层122的侧表面可以与第一栅极绝缘层121的侧表面接触。结果，第一栅极绝缘层121和第二栅极绝缘层122可以被依次设置在相同平面上。参照图8G，第二栅极绝缘层122的至少一部分可以设置在有源层130和栅极140之间的沟道部131上。
另外，参照图8G，在形成第二栅极绝缘层122的步骤中，第二栅极绝缘层122可以延伸到栅极140的侧表面和上表面。栅极140可以由第一栅极绝缘层121和第二栅极绝缘层122完全围绕。
根据本公开的一个实施方式，第二栅极绝缘层122可以具有与第一栅极绝缘层121的介电常数(k)不同的介电常数(k)。
例如，第二栅极绝缘层122的介电常数(k)可以高于第一栅极绝缘层121的介电常数(k)。在这种情况下，有源层130的迁移率得到改善，并且即使薄膜晶体管100具有短沟道，也可以防止阈值电压偏移。
然而，根据本公开的一个实施方式的制造方法不限于以上所述，并且第二栅极绝缘层122可以由介电常数(k)比第一栅极绝缘层121的介电常数(k)相对低的材料形成。在这种情况下，薄膜晶体管100的s因子增加，从而其可用作显示装置的驱动晶体管。
参照图8H，在第二栅极绝缘层122上形成层间绝缘层170，并且将源极150和漏极160形成在具有用于将源极150和漏极160电连接到导电部132和133的接触孔的层间绝缘层170上，从而完成薄膜晶体管100。
在下文中，将参照图9至图12描述根据本公开的实施方式的显示装置500。根据本公开的所有实施方式的显示装置的所有组件可操作地联接和配置。
根据本公开的该实施方式的显示装置500可以包括基板110、基板110上的一个或更多个像素驱动电路(PDC)、以及与相应像素驱动电路(PDC)连接的显示元件710。像素驱动电路(PDC)包括一个或更多个薄膜晶体管。
图2、图3、图4A、图4B、图5A和图5B所示的薄膜晶体管100、200、300、301、400和401及其任何变型中的每一个可以用于每个PDC中所包括的一个或更多个薄膜晶体管。因此，为了避免重复说明，可以省略对薄膜晶体管100、200、300、301、400和401的详细描述。
图9是例示了根据本公开的实施方式的显示装置500的示意图。
如图9所示，根据本公开的该实施方式的显示装置500可以包括位于基板110上的多个像素(P)、选通驱动器220、数据驱动器230和控制器240。
在基板110上，存在彼此交叉的选通线(GL)和数据线(DL)，并且像素(P)布置在相应选通线(GL)和相应数据线(DL)的交叉部分处。每个像素(P)包括显示元件710和用于驱动显示元件710的像素驱动电路(PDC)。通过驱动像素(P)来显示图像。
控制器240控制选通驱动器220和数据驱动器230。
控制器240通过使用从外部系统提供的垂直/水平同步信号和时钟信号，来输出用于控制选通驱动器220的选通控制信号(GCS)和用于控制数据驱动器230的数据控制信号(DCS)。此外，控制器240对从外部系统提供的输入视频数据进行采样，然后使采样后的视频数据重新对齐，并将重新对齐的数字视频数据(RGB)提供给数据驱动器230。
选通控制信号(GCS)包括选通起始脉冲(GSP)、选通移位时钟(GSC)、选通输出使能信号(GOE)、起始信号(Vst)和选通时钟(GCLK)。另外，用于控制移位寄存器的控制信号可以被包括在选通控制信号(GCS)中。
数据控制信号(DCS)包括源起始脉冲(SSP)、源移位时钟信号(SSC)、源输出使能信号(SOE)和极性控制信号(POL)。
数据驱动器230将数据电压提供给基板110上的数据线(DL)。详细地，数据驱动器230将从控制器240提供的视频数据(RGB)转换为模拟数据电压，并将模拟数据数据提供给数据线(DL)。
选通驱动器220在一帧时段内将选通脉冲(GP)依次提供给选通线(GL)。这里，“1帧”表示通过显示面板输出一个图像的时段。另外，选通驱动器220在1帧中的不提供选通脉冲(GP)的其余时段内向选通线(GL)提供用于使开关器件截止的选通截止信号。以下，将选通脉冲(GP)和选通截止信号(Goff)统称为扫描信号(SS)。
根据本公开的一个实施方式，选通驱动器220可以设置在显示面板上。选通驱动器220直接设置在基板110上的结构可以被称为面板内选通(GIP)结构。根据本公开的实施方式的薄膜晶体管100、200、300、301、400和401(或其任何变型)可以用作用于选通驱动器220的晶体管。
图10是例示了图9的任何一个像素(P)的示例的电路图，图11是例示了图10的像素(P)的平面图，并且图12是沿着图11的II-II′的截面图。
图10的电路图对应于包括有机发光二极管(OLED)的显示装置500中的一个像素(P)的等效电路图。图10的像素驱动电路(PDC)包括对应于开关晶体管的第一薄膜晶体管(TR1)和对应于驱动晶体管的第二薄膜晶体管(TR2)。
图2、图3、图4A、图4B、图5A和图5B中所示的薄膜晶体管100、200、300、301、400和401及其任何变型中的每一个可以用于第一薄膜晶体管(TR1)和第二薄膜晶体管(TR2)中的每一个。例如，图2和图3中所示的薄膜晶体管100和200可以用作对应于开关晶体管的第一薄膜晶体管(TR1)，并且图4A和图5A所示的薄膜晶体管300和400可以用作对应于驱动晶体管的第二薄膜晶体管(TR2)。其它变型也是可以的。
第一薄膜晶体管(TR1)可以与选通线(GL)和数据线(DL)连接，并且可以通过经由选通线(GL)提供的扫描信号(SS)导通或截止。
数据线(DL)将数据电压(Vdata)提供给像素驱动电路(PDC)，并且第一薄膜晶体管(TR1)控制数据电压(Vdata)的施加。
驱动电压线(PL)向显示元件710提供驱动电压(Vdd)，并且第二薄膜晶体管(TR2)控制驱动电压(Vdd)。驱动电压(Vdd)对应于用于驱动与显示元件710对应的有机发光二极管(OLED)的像素驱动电压。
当第一薄膜晶体管(TR1)通过从选通驱动器220经由选通线(GL)施加的扫描信号(SS)而导通时，经由数据线(DL)提供的数据电压(Vdata)被提供给与显示元件710连接的第二薄膜晶体管(TR2)的栅极(G2)。数据电压(Vdata)被充入到设置在第二薄膜晶体管(G2)的栅极(G2)和第二薄膜晶体管(TR2)的源极(S2)之间的第一电容器(C1)中。第一电容器(C1)对应于存储电容器(Cst)。第一电容器(C1)包括与第二薄膜晶体管(TR2)的栅极(G2)连接的第一电容器电极(C11)和与第二薄膜晶体管(TR2)的源极(S2)连接的第二电容器电极(C12)。
根据数据电压(Vdata)来控制通过第二薄膜晶体管(TR2)提供给与显示元件710对应的有机发光二极管(OLED)的电流的供应量，从而可以控制从显示元件710发射的光的灰度级。
参照图11和图12，像素驱动电路(PDC)设置在基板110上。
基板110可以由玻璃或塑料形成。
像素驱动电路(PDC)包括在基板110上的遮光层180、遮光层180上的缓冲层115(可选)、缓冲层115上的有源层(A1、A2)130、与有源层(A1、A2)130局部交叠的栅极(G1、G2)、以及与有源层(A1、A2)130连接的源极(S1、S2)和漏极(D1、D2)。
遮光层180由诸如金属之类的导电材料形成。遮光层180阻挡外部提供的入射光，从而保护有源层130。
缓冲层115设置在遮光层180上。缓冲层115由绝缘材料形成，并且被配置为保护有源层130免受外部提供的湿气或氧的影响。
第一薄膜晶体管(TR1)的第一有源层(A1)和第二薄膜晶体管(TR2)的第二有源层(A2)设置在缓冲层115上。
参照图12，第一薄膜晶体管(TR1)的第一有源层(A1)和第二薄膜晶体管(TR2)的第二有源层(A2)包括第一氧化物半导体层130a和位于第一氧化物半导体层130a上的第二氧化物半导体层130b。然而，本公开的一个实施方式不限于以上所述。第一有源层(A1)和第二有源层(A2)中的任何一个可以包括依次设置的第一氧化物半导体层130a和第二氧化物半导体层130b，并且第一有源层(A1)和第二有源层(A2)两者可以包括单层类型的氧化物半导体层。
栅极绝缘层120设置在有源层130上。详细地，在有源层130上首先设置第一栅极绝缘层121。另外，第二栅极绝缘层122的至少一部分可以设置在有源层130上。
栅极(G1、G2)设置在第一栅极绝缘层121上。栅极(G1、G2)可以是从选通线(GL)延伸的区域，或者可以是选通线(GL)的一部分。
第二栅极绝缘层122设置在栅极(G1、G2)上。第一栅极绝缘层121和第二栅极绝缘层122具有彼此不同的介电常数(k)。第一栅极绝缘层121和第二栅极绝缘层122构成栅极绝缘层120。
例如，第二栅极绝缘层122的介电常数(k)可以比第一栅极绝缘层121的介电常数(k)高。然而，本公开的另一实施方式不限于以上所述。例如，第二栅极绝缘层123可以具有介电常数(k)比第一栅极绝缘层121的介电常数(k)相对低的低k材料。
层间绝缘层170设置在第二栅极绝缘层122上。
源极(S1、S2)和漏极(D1、D2)设置在层间绝缘层170上。根据本公开的一个实施方式，为了便于解释，源极(S1、S2)和漏极(D1、D2)彼此区分开，但是源极(S1、S2)和漏极(D1、D2)可互换使用。因此，源极(S1、S2)可以是漏极(D1、D2)，并且漏极(D1、D2)可以是源极(S1、S2)。
根据本公开的一个实施方式，第一薄膜晶体管(TR1)中所包括的源极(S1)和漏极(D1)彼此间隔开，并且与第一薄膜晶体管(TR1)的第一有源层(A1)连接。第二薄膜晶体管(TR2)中所包括的源极(S2)和漏极(D2)彼此间隔开，并与第二薄膜晶体管(TR2)的第二有源层(A2)连接。
另外，数据线(DL)和驱动电源线(PL)设置在层间绝缘层170上。根据本公开的一个实施方式，第一薄膜晶体管(TR1)的源极(S1)与数据线(DL)连接。第二薄膜晶体管(TR2)的漏极(D2)与驱动电源线(PL)连接。
平坦化层190设置在源极(S1、S2)、漏极(D1、D2)、数据线(DL)和驱动电源线(PL)上。平坦化层190被配置为使第一薄膜晶体管(TR1)的上表面和第二薄膜晶体管(TR2)的上表面平坦化，并且还保护第一薄膜晶体管(TR1)和第二薄膜晶体管(TR2)。
显示元件710的第一电极711设置在平坦化层190上。显示元件710的第一电极711可以经由设置在平坦化层190中的接触孔与第二薄膜晶体管(TR2)的源极(S2)连接。
堤层750设置在第一电极711的边缘中。堤层750限定了显示元件710的发光区域。
有机发光层712设置在第一电极711上，并且第二电极713设置在有机发光层712上，从而完成显示元件710。图12中所示的显示元件710对应于有机发光二极管(OLED)。因此，根据本公开的一个实施方式的显示装置500对应于有机发光显示装置。
图13是例示了根据本公开的另一实施方式的显示装置600的任何一个像素(P)的电路图。图13是有机发光显示装置的像素(P)的等效电路图。
图13中所示的显示装置600的像素(P)是包括对应于显示元件710的有机发光二极管(OLED)以及用于驱动显示元件710的像素驱动电路(PDC)。显示元件710与像素驱动电路(PDC)连接。
在像素(P)中，存在用于将信号提供给像素驱动电路(PDC)的信号线(DL、GL、PL、RL、SCL)。
将数据电压(Vdata)提供给数据线(DL)，将扫描信号(SS)提供给选通线(GL)，将用于驱动像素的驱动电压(VDD)提供给驱动电压线(PL)，将参考电压(Vref)提供给参考线(RL)，并且将感测控制信号(SCS)提供给感测控制线(SCL)。
参照图13，当第n像素(P)的选通线被称为“GLn”时，相邻的第(n-1)像素(P)的选通线为“GLn-1”，并且第(n-1)像素(P)的选通线用作第(n)像素(P)的感测控制线(SCL)。在此，n是自然数，例如，正整数。
像素驱动电路(PDC)包括与选通线(GL)和数据线(DL)连接的第一薄膜晶体管(TR1，开关晶体管)、被配置为根据通过第一薄膜晶体管(TR1)传输的数据电压(Vdata)来控制提供给显示元件710的电流的电平的第二薄膜晶体管(TR2，驱动晶体管)、以及被配置为感测第二薄膜晶体管(TR2)的特性的第三薄膜晶体管(TR3，参考晶体管)。
第一薄膜晶体管(TR1)通过提供给选通线(GL)的扫描信号(SS)导通，并且第一薄膜晶体管(TR1)将提供给数据线(DL)的数据电压(Vdata)传输到第二薄膜晶体管(TR2)的栅极(G2)。
第三薄膜晶体管(TR3)与参考线(RL)以及在显示元件710与第二薄膜晶体管(TR2)之间的第一节点(n1)连接。第三薄膜晶体管(TR3)通过感测控制信号(SCS)导通或截止，并且第三薄膜晶体管(TR3)在感测时段内感测与驱动晶体管对应的第二薄膜晶体管(TR2)的特性。
与第二薄膜晶体管(TR2)的栅极(G2)连接的第二节点(n2)连接到第一薄膜晶体管(TR1)。在第二节点(n2)和第一节点(n1)之间形成第一电容器(C1)。第一电容器(C1)被称为存储电容器(Cst)。
当第一薄膜晶体管(TR1)导通时，通过数据线(DL)提供的数据电压(Vdata)被提供给第二薄膜晶体管(TR2)的栅极(G2)。利用数据电压(Vdata)对形成于第二薄膜晶体管(TR2)的源极(S2)和第二薄膜晶体管(TR2)的栅极(G2)之间的第一电容器(C1)充电。
当第二薄膜晶体管(TR2)导通时，通过用于驱动像素的驱动电压(Vdd)，电流经由第二薄膜晶体管(TR2)被提供给显示元件710，从而从显示元件710发射光。
图13所示的第一薄膜晶体管(TR1)、第二薄膜晶体管(TR2)和第三薄膜晶体管(TR3)的结构可以与图2、图3、图4A、图4B、图5A和图5B所示的薄膜晶体管100、200、300、301、400和401及其任何变型中的任何一个的结构相同。
图14是例示了根据本公开的另一实施方式的显示装置700的像素的电路图。
图14中所示的显示装置700的像素(P)包括与显示元件710对应的有机发光二极管(OLED)以及用于驱动显示元件710的像素驱动电路(PDC)。显示元件710与像素驱动电路(PDC)连接。
像素驱动电路(PDC)包括薄膜晶体管(TR1、TR2、TR3、TR4)。
在像素(P)中，存在用于将信号提供给像素驱动电路(PDC)的信号线(DL、EL、GL、PL、SCL、RL)。
与图13的像素(P)相比，图14的像素(P)还包括发光控制线(EL)。发光控制信号(EM)被提供给发光控制线(EL)。
另外，与图13的像素驱动电路(PDC)相比，图14的像素驱动电路(PDC)还包括与被配置为控制第二薄膜晶体管(TR2)的发光时间点的发光控制晶体管对应的第四薄膜晶体管(TR4)。
参照图14，当第(n)像素(P)的选通线被称为“GLn”时，相邻的第(n-1)像素(P)的选通线为“GLn-1”，并且第(n-1)像素(P)的选通线用作第(n)像素(P)的感测控制线(SCL)。在此，n是自然数，例如，正整数。
第一电容器(C1)位于显示元件710的阳极和第二薄膜晶体管(TR2)的栅极(G2)之间。另外，第二电容器(C2)位于显示元件710的阳极与多个端子当中的被提供有驱动电压(Vdd)的端子之间。
第一薄膜晶体管TR1通过提供给选通线(GL)的扫描信号(SS)导通，并且第一薄膜晶体管(TR1)将提供给数据线(DL)的数据电压(Vdata)传输到第二薄膜晶体管(TR2)的栅极(G2)。
第三薄膜晶体管(TR3)与参考线(RL)连接，并且通过感测控制信号(SCS)导通或截止，并且第三薄膜晶体管(TR3)在感测时段内感测与驱动晶体管对应的第二薄膜晶体管(TR2)的特性。
第四薄膜晶体管(TR4)根据发光控制信号(EM)将驱动电压(Vdd)传输给第二薄膜晶体管(TR2)或者阻断驱动电压(Vdd)。当第四薄膜晶体管(TR4)导通时，电流被提供给第二薄膜晶体管(TR2)，从而从显示元件710发射光。
图14所示的第一薄膜晶体管(TR1)、第二薄膜晶体管(TR2)、第三薄膜晶体管(TR3)和第四薄膜晶体管(TR4)的结构可以与图2、图3、图4A、图4B、图5A和图5B所示的薄膜晶体管100、200、300、301、400和401及其任何变型中的任何一个的结构相同。
除了上述结构之外，根据本公开的实施方式的像素驱动电路(PDC)可以以各种结构形成。例如，像素驱动电路(PDC)可以包括五个或更多个薄膜晶体管。
对于本领域技术人员将显而易见的是，以上公开的内容不受上述实施方式和附图的限制，并且在不脱离本公开的精神或范围的情况下，可以在本公开中进行各种替换、修改和变型。因此，本公开的范围由所附权利要求限定，并且其意在使从权利要求的含义、范围和等同概念得出的所有变型或修改都落入本公开的范围内。
相关申请的交叉引用
本申请要求于2018年12月26日提交的韩国专利申请No.10-2018-0169586的优先权，该韩国专利申请的全部内容通过引用合并于本文中。

Claims (16)

1.一种薄膜晶体管，该薄膜晶体管包括：
有源层，该有源层位于基板上；
栅极，该栅极被配置为与所述有源层间隔开并且与所述有源层局部交叠；以及
栅极绝缘层，该栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，
其中，所述栅极绝缘层包括：
第一栅极绝缘层，该第一栅极绝缘层位于所述有源层和所述栅极之间；以及
第二栅极绝缘层，该第二栅极绝缘层被配置为具有与所述第一栅极绝缘层的介电常数不同的介电常数，并且被设置在与所述第一栅极绝缘层相同的层中，并且
其中，所述第二栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，其中，所述第一栅极绝缘层的侧表面与所述第二栅极绝缘层的侧表面接触，
其中，当从所述有源层的上表面、从所述第一栅极绝缘层的侧表面以及从所述栅极的下表面生长所述第二栅极绝缘层时，在所述第二栅极绝缘层的位于所述有源层和所述栅极之间的所述至少一部分中形成孔隙，并且
其中，在生长所述第二栅极绝缘层时，从所述有源层的所述上表面生长的层和从所述栅极的所述下表面生长的层彼此相遇以在用于生长所述第二栅极绝缘层的两个层之间形成界面，所述界面的一部分位于所述有源层和所述栅极之间。
2.根据权利要求1所述的薄膜晶体管，其中，从俯视图看，所述第二栅极绝缘层完全围绕所述第一栅极绝缘层。
3.根据权利要求1所述的薄膜晶体管，其中，从俯视图看，所述第一栅极绝缘层被设置在由所述栅极限定的区域内部。
4.根据权利要求1所述的薄膜晶体管，其中，所述第二栅极绝缘层的至少一部分延伸至所述栅极的侧表面和上表面。
5.根据权利要求1所述的薄膜晶体管，
其中，所述有源层包括与所述栅极交叠的沟道部，并且所述第一栅极绝缘层的至少一部分和所述第二栅极绝缘层的至少一部分被设置在所述有源层的所述沟道部上。
6.根据权利要求1所述的薄膜晶体管，其中，所述有源层包括：
第一氧化物半导体层；以及
第二氧化物半导体层，该第二氧化物半导体层位于所述第一氧化物半导体层上。
7.根据权利要求1所述的薄膜晶体管，其中，所述第二栅极绝缘层的介电常数比所述第一栅极绝缘层的介电常数高。
8.根据权利要求7所述的薄膜晶体管，其中，所述第二栅极绝缘层包括氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氮化硅(SiNx)和氧化钛(TiO2)中的至少一种。
9.根据权利要求1所述的薄膜晶体管，其中，所述第二栅极绝缘层的介电常数比所述第一栅极绝缘层的介电常数低。
10.根据权利要求9所述的薄膜晶体管，其中，所述第二栅极绝缘层包括氧化锶(SrO2)和氧化镧(La2O3)中的至少一种。
11.一种显示装置，该显示装置包括：
至少一个像素驱动电路，该至少一个像素驱动电路位于基板上；以及
显示元件，该显示元件与所述至少一个像素驱动电路中的每一个电连接并且用于显示图像，
其中，每个像素驱动电路包括至少一个薄膜晶体管，
其中，每个薄膜晶体管包括：
有源层，该有源层位于所述基板上；
栅极，该栅极被配置为与所述有源层间隔开并且与所述有源层局部交叠；以及
栅极绝缘层，该栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，
其中，所述栅极绝缘层包括：
第一栅极绝缘层，该第一栅极绝缘层位于所述有源层和所述栅极之间；以及
第二栅极绝缘层，该第二栅极绝缘层被配置为具有与所述第一栅极绝缘层的介电常数不同的介电常数，并且该第二栅极绝缘层被设置在与所述第一栅极绝缘层相同的层中并且被设置为围绕所述第一栅极绝缘层，并且
其中，所述第二栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，其中，当从所述有源层的上表面、从所述第一栅极绝缘层的侧表面以及从所述栅极的下表面生长所述第二栅极绝缘层时，在所述第二栅极绝缘层的位于所述有源层和所述栅极之间的所述至少一部分中形成孔隙，并且
其中，在生长所述第二栅极绝缘层时，从所述有源层的所述上表面生长的层和从所述栅极的所述下表面生长的层彼此相遇以在用于生长所述第二栅极绝缘层的两个层之间形成界面，所述界面的一部分位于所述有源层和所述栅极之间。
12.根据权利要求11所述的显示装置，其中，所述第二栅极绝缘层的至少一部分延伸至所述栅极的侧表面和上表面。
13.根据权利要求11所述的显示装置，
其中，所述有源层包括与所述栅极交叠的沟道部，并且所述第一栅极绝缘层的至少一部分和所述第二栅极绝缘层的至少一部分被设置在所述有源层的所述沟道部上。
14.一种制造薄膜晶体管的方法，该方法包括以下步骤：
在基板上形成有源层；
在所述有源层上依次沉积第一栅极绝缘材料层和栅极材料层；
通过对所述第一栅极绝缘材料层和所述栅极材料层进行蚀刻来形成第一栅极绝缘层图案和栅极；
通过对所述第一栅极绝缘层图案进行蚀刻来形成第一栅极绝缘层；以及
在所述栅极上并且在与所述第一栅极绝缘层相同的层上形成第二栅极绝缘层，
其中，所述第二栅极绝缘层具有与所述第一栅极绝缘层的介电常数不同的介电常数，并且
其中，所述第二栅极绝缘层的至少一部分被设置在所述有源层和所述栅极之间，
其中，当从所述有源层的上表面、从所述第一栅极绝缘层的侧表面以及从所述栅极的下表面生长所述第二栅极绝缘层时，在所述第二栅极绝缘层的位于所述有源层和所述栅极之间的所述至少一部分中形成孔隙，并且
其中，在生长所述第二栅极绝缘层时，从所述有源层的所述上表面生长的层和从所述栅极的所述下表面生长的层彼此相遇以在用于生长所述第二栅极绝缘层的两个层之间形成界面，所述界面的一部分位于所述有源层和所述栅极之间。
15.根据权利要求14所述的方法，其中，所述第二栅极绝缘层通过金属有机化学气相沉积MOCVD来形成。
16.根据权利要求14所述的方法，其中，所述第二栅极绝缘层延伸至所述栅极的侧表面和上表面。
CN201911248454.XA 2018-12-26 2019-12-09 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置 Active CN111384180B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180169586A KR102551581B1 (ko) 2018-12-26 2018-12-26 이종의 절연막을 포함하는 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR10-2018-0169586 2018-12-26

Publications (2)

Publication Number Publication Date
CN111384180A CN111384180A (zh) 2020-07-07
CN111384180B true CN111384180B (zh) 2024-05-03

Family

ID=71123240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911248454.XA Active CN111384180B (zh) 2018-12-26 2019-12-09 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置

Country Status (3)

Country Link
US (1) US11195862B2 (zh)
KR (1) KR102551581B1 (zh)
CN (1) CN111384180B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113745343B (zh) * 2021-08-24 2023-12-01 深圳市华星光电半导体显示技术有限公司 阵列基板及其制备方法
KR20240105054A (ko) * 2022-12-28 2024-07-05 엘지디스플레이 주식회사 박막 트랜지스터 이의 제조방법 및 이를 포함하는 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725522A (zh) * 2004-05-24 2006-01-25 三星Sdi株式会社 薄膜晶体管和采用该薄膜晶体管的平板显示器
CN106803510A (zh) * 2015-11-26 2017-06-06 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法
CN108292683A (zh) * 2015-11-20 2018-07-17 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008108136A1 (ja) * 2007-03-02 2008-09-12 Nec Corporation スイッチング素子及びその製造方法
KR102161600B1 (ko) * 2013-12-17 2020-10-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1725522A (zh) * 2004-05-24 2006-01-25 三星Sdi株式会社 薄膜晶体管和采用该薄膜晶体管的平板显示器
CN108292683A (zh) * 2015-11-20 2018-07-17 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置以及包括该半导体装置的电子设备
CN106803510A (zh) * 2015-11-26 2017-06-06 乐金显示有限公司 薄膜晶体管基板、显示器及其制造方法

Also Published As

Publication number Publication date
US11195862B2 (en) 2021-12-07
KR102551581B1 (ko) 2023-07-04
US20200212076A1 (en) 2020-07-02
KR20200079900A (ko) 2020-07-06
CN111384180A (zh) 2020-07-07

Similar Documents

Publication Publication Date Title
CN111403419B (zh) 包括不同类型的薄膜晶体管的显示装置及其制造方法
CN111384181B (zh) 薄膜晶体管和包括其的显示设备
CN108172583A (zh) 半导体装置、半导体装置的制造方法和显示装置
CN111312825B (zh) 薄膜晶体管及其制造方法、包括薄膜晶体管的显示装置
CN111162092B (zh) 包括薄膜晶体管的显示装置及其制造方法
CN113130659B (zh) 薄膜晶体管、其制造方法以及包括其的显示设备
CN111384180B (zh) 薄膜晶体管及其制造方法与包括薄膜晶体管的显示装置
CN106887436A (zh) 薄膜晶体管阵列基板及其制备方法
CN112992928B (zh) 包括薄膜晶体管的显示设备
TWI822378B (zh) 薄膜電晶體及包含該薄膜電晶體的顯示裝置
CN116153937A (zh) 薄膜晶体管、薄膜晶体管基板和显示装置
CN113054033A (zh) 薄膜晶体管及其制造方法和包括薄膜晶体管的显示设备
TWI874048B (zh) 薄膜電晶體、其製造方法以及包含薄膜電晶體的顯示設備
US20230071215A1 (en) Thin Film Transistor, Fabrication Method Thereof, and Display Apparatus Comprising the Same
US20230071089A1 (en) Thin film transistor, fabrication method thereof, and display apparatus comprising the same
KR102655208B1 (ko) 다층의 게이트 절연막을 갖는 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
US20230070485A1 (en) Thin film transistor array, fabrication method thereof, and display apparatus comprising the thin film transistor
CN118263331A (zh) 薄膜晶体管及其制造方法以及包括薄膜晶体管的显示设备
CN118281003A (zh) 薄膜晶体管基板和包括该基板的显示设备
CN115692509A (zh) 薄膜晶体管、其制造方法和包括薄膜晶体管的显示设备
CN118263284A (zh) 薄膜晶体管及包括该薄膜晶体管的显示设备
CN115763569A (zh) 薄膜晶体管及包括其的显示设备
KR20230034840A (ko) 박막 트랜지스터 및 이를 포함하는 표시장치
KR20230034846A (ko) 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
CN116072734A (zh) 薄膜晶体管以及包括薄膜晶体管的显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant