CN111373660B

CN111373660B - 高压快速开关装置

Info

Publication number: CN111373660B
Application number: CN201880070616.2A
Authority: CN
Inventors: 大卫·夏皮罗; I·布宁; O·杜宾斯基
Original assignee: VISIC Tech Ltd
Current assignee: VISIC Tech Ltd
Priority date: 2017-09-07
Filing date: 2018-09-06
Publication date: 2023-09-22
Anticipated expiration: 2038-09-06
Also published as: KR102745458B1; JP2020533927A; KR20240113618A; EP3692635A4; EP3692635A1; KR20200087127A; US20210111714A1; CN111373660A; JP7565079B2; WO2019049158A1; US11258439B2

Abstract

一种用于开关高压源的装置，其包括：多个开关装置，其从第一开关装置开始串联耦合，并且在最后一个开关装置结束耦合，所述装置使得所述高压源能够与所述开关装置中至少一个选定的开关装置耦合；限压器，其与所述开关装置耦合；以及开关时间同步器；其中所述第一开关装置被配置为直接接收用于改变所述装置的开关状态的控制信号，所述第一开关装置被配置为促进所述串联中的连续的所述开关装置的开关状态的级联转换，其中所述开关时间同步器被配置为使对连续的所述开关装置的所述开关状态的转换生效的时间同步，并且所述限压器被配置为在所述转换期间限制所述开关装置的过电压状况。

Description

高压快速开关装置

技术领域

所公开的技术通常涉及开关装置，特别涉及高压快速开关装置。

背景技术

各种系统和装置，诸如电视、电动车辆、雷达系统、电马达控制器、不间断电源系统等，需要相对大量的电力，所述大量的电力由包括高压电源在内的电源供应。典型地可以经由半导体开关装置来控制对此类装置的电压供应。

高压半导体开关装置在本领域中是公知的。例如，一种此类现有技术架构采用“共源共栅(cascode)”配置，所述“共源共栅”配置采用例如两个或更多个晶体管。共源共栅配置使得跨开关装置的电压能够高于每个晶体管的单独击穿电压。现在参考图1，图1是本领域已知的示例性高压半导体开关装置的示意图，所述高压半导体开关装置总体标记为10。开关装置10采用串联配置。开关装置10包括两个开关电路，第一开关装置12₁和第二开关装置12₂。第一开关装置12₁包括晶体管14₁、第一电阻器16₁、第二电阻器16₂以及第一电容器20₁和第二电容器20₂。第一开关装置12₁和第二开关装置12₂例如分别是诸如晶体管14₁和晶体管14₂的晶体管。晶体管14₁包括衬底端子22₁、漏极端子(D)24₁、栅极端子(G)26₁和源极端子(S)28₁。晶体管14₂包括硅衬底端子22₂、漏极端子(D)24₂、栅极端子(G)26₂和源极端子(S)28₂。晶体管14₁可以选择为“常开(normally on)”或“常关(normally off)”。类似地，晶体管14₂可以选择为“常开”或“常关”，而与晶体管14₁的正常状态无关。

高压半导体开关装置10具有三种操作状态。第一种状态是“关断状态(offstate)”，也称为“静态状态”。在“关断状态”中，晶体管14₁和晶体管14₂中的至少一者处于其“关断状态”。第二种状态是“接通状态(on state)”。在“接通状态”中，晶体管14₁和晶体管14₂两者都处于“接通状态”。第三种状态是瞬变状态，该瞬变状态在晶体管14₁和晶体管14₂从“关断状态”切换到“接通状态”时发生，反之亦然。这两个晶体管必须处于同一状态。

源极端子28₁与漏极端子24₂耦合。电阻器16₁的一个端子与漏极24₁耦合，并且电阻器16₁的另一个端子与源极28₁耦合。此外，电阻器16₂的一个端子与漏极24₂耦合，并且电阻器16₂的另一个端子与源极28₂耦合。类似地，电容器20₁的一个端子与漏极24₁耦合，并且电容器20₁的另一个端子与源极28₁耦合。类似地，电容器20₂的一个端子与漏极24₂耦合，并且电容器20₂的另一个端子与源极28₂耦合。

典型地，电阻器16₁、18₁、16₂和18₂的值各自为大约几兆欧(MΩ)。电阻器16₁和16₂呈现相等的值，典型地为大约几兆欧(MΩ)。电容器20₁和20₂也呈现相等的值。电阻器16₁和16₂连同来自分压器的电容器20₁和20₂一起实现跨晶体管14₁和晶体管14₂基本上相等的稳态电压和瞬态电压。

Springett的美国专利申请公开号US 2012/0262220 A1涉及一种开关装置，所述开关装置包括共源共栅布置的常关晶体管和常开晶体管。开关装置还包括：电容器，其连接在常开装置的栅极和常关装置的源极之间；以及齐纳二极管，其与所述电容器并联连接。常开装置可以是JFET，诸如SiC JFET。常关装置可以是MOSFET，诸如Si MOSFET。常开装置是高压装置，而常关装置是低压装置。当装置关闭时，电容器充电，并且跨所述电容器的电压是齐纳二极管的击穿电压。当常关MOSFET打开(即，通过控制电压)时，常开JFET的源极连接到接地并且常开装置的Vgs变为正，从而使常开JFET关闭。

Stengl等人的标题为“具有串联连接的MOS-FET的开关(Switch with Series-Connected MOS-FET)”的美国专利号4,459,498涉及具有至少两个串联连接的功率MOS-FET(表示为“FET 1”和“FET 2”)的开关。FET 1的漏极连接到FET 2的源极端子。FET 1的栅极连接到控制电压。第二输入端子处于FET 1的源极的电位。FET 1的栅极还经由二极管连接到FET 2的栅极。二极管具有的截止(cut-off)电压至少与FET 2的击穿电压一样高。FET 2的栅极经由电阻器电连接到其源极。跨电阻器分流的是FET 2的输入电容，所述输入电容通过虚线连接象征性地示出。通过到FET 1的栅极的正电压脉冲，所述FET 1变为导通(conducting)并且晶体管之间的连接点处的电位下降。当晶体管之间的电位连接点下降到使得FET 2的栅极电压和控制电压低于二极管的阈值电压的水平时，则二极管开始导通并且FET 2变为导通。为了关闭开关，将负电压脉冲施加到FET 1的栅极，并且过程被反向进行。

根据由Stengl提出的另一个示例，齐纳二极管连接在FET 2的漏极和栅极之间，另一个二极管以相反的极性连接在FET 2的漏极和栅极之间。所述齐纳二极管具有的齐纳电压稍微小于FET 2的击穿电压。通过施加到FET 1的栅极的输入电压，FET 1变为导通的。晶体管之间的连接点处的电位下降，并且电流可以流过齐纳二极管(即，当齐纳二极管击穿时)。该电流在电阻器上产生电压降，所述电压降对FET 2的输入电容进行充电。当超过截止电压时，FET 2在没有全部操作电压施加到其上的情况下变为导通。如果施加到FET 2的电压降到齐纳电压以下，则齐纳二极管截断，并且FET 2经由二极管保持导通。当开关打开(即，断开)时，FET 1被截断并且齐纳二极管8进入截止状态。二极管同样被截断并且输入电容可以经由电阻器放电。因此，FET 2也被截断。

Biela等人的标题为“基于SiC-JFET超级共源共栅的5kV/50ns脉冲功率开关的平衡电路(Balancing Circuit for a 5kV/50ns Pulsed Power Switch Based on SiC-JFETSuper Cascode)”的公开涉及具有辅助元件的SiC-JFET晶体管的超级共源共栅架构，所述超级共源共栅架构静态地和动态地平衡跨晶体管的电压降。共源共栅中的两个相邻晶体管的栅极经由Si二极管连接，其中二极管的阳极连接到一个晶体管的栅极，并且阴极连接到共源共栅中的下一个晶体管的栅极。为了控制跨晶体管的静态电压分布，需要一定的漏电流通过二极管。为了确保所述漏电流独立于JFET参数，每个晶体管的栅极和源极之间都连接有电阻器。因此，漏电流主要由电阻值和JFET的夹断电压限定，所述夹断电压等于关断状态下跨电阻器的电压降。为了动态地平衡跨晶体管的电压，并且为了避免过电压以及在开关瞬变期间实现JFET的同步，与电阻器串联的电容器和二极管并联连接。

发明内容

所公开的技术的目的是提供一种用于开关高压源的新颖装置，所述新颖装置包括多个开关装置、限压器和开关时间同步器。所述开关装置从第一开关装置开始串联耦合，并且在最后一个开关装置结束耦合。所述装置使得高压源能够与所述开关装置中的至少一个选定的开关装置耦合。限压器与开关装置耦合。第一开关装置被配置为直接接收用于改变装置的开关状态的控制信号。所述第一开关装置被配置为促进所述串联中的连续开关装置的开关状态的级联(cascaded)转换，其中开关时间同步器被配置为使对连续开关装置的开关状态的转换生效的时间同步。限压器被配置为在转换期间限制开关装置的过电压状况。

附图说明

从以下结合附图的具体实施方式中，将更全面地理解和领会所公开的技术，在附图中：

图1是本领域已知的示例性高压半导体开关装置的示意图；

图2A是以所公开的技术的实施方案构造和操作的高压开关装置的示意性框图；

图2B是根据所公开的技术的实施方案构造和操作的高压开关装置的另一个配置的示意框图；

图2C是根据所公开的技术的实施方案构造和操作的高压开关装置的再一个配置的示意框图；

图3A是根据所公开的技术的实施方案构造和操作的图2B中的高压开关装置120的特定基本实现方式的示意图，所述高压开关装置总体标记为140；

图3B是根据所公开的技术的实施方案构造和操作的图2B中的高压开关装置的特定实现方式的示意图；

图4是示出高压开关装置的典型开关时间特性的曲线图；

图5是示出图4的开关时间特性中的上升时间的详细视图的曲线图；

图6是示出图4的开关时间特性中的下降时间的详细视图的曲线图；

图7是图2A中的高压开关装置的另一个实现方式的示意图；

图8是图2A至图2C的高压开关装置的再一个实现方式的示意图；

图9是根据所公开的技术构造和操作的图2A至图2C的高压开关装置的示意性框图，示出了高压开关装置与高压电源和负载之间的另一个耦合配置；

图10A是以所公开的技术的实施方案构造和操作的GaN高电子迁移率晶体管(HEMT)的物理结构的示意图；

图10B是与图10A的晶体管的物理结构的一部分相关的等效电路的示意图；

图10C是以所公开的技术的实施方案构造和操作的图10A中示出的类型的两个晶体管的等效电路的示意图，所述两个晶体管以串联配置连接；以及

图11是流过图10A和图10B的GaN HEMT晶体管的缓冲层的漏电流的I-V曲线的示意图。

具体实施方式

所公开的技术通过提供用于以超快时间(即，约十纳秒量级)开关高压(典型地>1kV)的装置而克服了现有技术的缺点，从而最小化开关瞬变(即，在“接通”和“关断”状态之间的动态转换)，因此减少与较长的开关时间相关联的能量损失。例如，串联连接的现有技术高压开关装置典型地使用“经典共源共栅配置”，其中初始或第一开关晶体管(例如，不同于串联中的其他开关装置的金属氧化物半导体场效应晶体管(MOSFET))连接(即，经由其漏极端子)到后续开关晶体管(即，其源极端子)，所述后续开关晶体管的栅极接地。MOSFET参与高压源的开关，并且用于调制。所公开的技术采用以串联配置(非经典共源共栅配置)耦合的多个开关装置(例如，晶体管)，其中串联中的第一开关装置被配置为被直接调制(例如，通过触发信号)，并且与串联中的其余开关装置没有不同。直接调制利用了开关装置的快速开关时间特性。另外，所公开的技术包括开关时间同步器和限压器。开关时间同步器本身并入有开关装置(例如，呈现最小能量开关损失的常关晶体管)，所述开关时间同步器被配置并且操作为使开关装置的开关时间同步，从而最小化开关时间转换、能量损失(例如，电阻、电容等)，以及在开关转换期间开关装置之间不均匀的电压共享的可能性。限压器被配置并且操作为抑制和钳制超过开关装置的相应击穿电压的过电压的产生，尤其是在开关转换期间，因此保护开关装置本身免受损坏。此外，所公开的技术的高压开关装置还被配置并且操作为在离散开关装置之间基本上均等地分布开关电压(即，所施加的高压源)，从而实现电压平衡电路(例如，在N倍数量的开关装置之间均等地提供约N倍的阻断电压)。换句话说，跨开关装置的整个级联串施加的高压源的电压降在每个单独开关装置的相应电压降中均等地分布。另外，与现有技术的“经典共源共栅配置”对比，在现有技术的“经典共源共栅配置”中，共源共栅配置中的晶体管的开关状态之间的转换连续发生(即，不同时发生，呈现时间延迟/滞后/超前)，所公开的技术被配置并且操作为使串联级联的开关装置的开关转换同步为基本上同时发生(即，实际上在大约几纳秒内发生，从而减少与相对较长的开关时间相关联的能量损失)。

现在参考图2A，图2A是以所公开的技术的实施方案构造和操作的高压开关装置(总体标记为100)的示意性框图。高压开关装置100包括多个开关装置104₁、104₂、104₃、…、104_N(其中N≥2是正整数)以及限压器与开关时间同步器(VL-STS)106。VL-STS 106包括开关时间同步器108和限压器110。高压开关装置100被配置并且操作为与外围装置耦合，所述外围装置典型地包括控制器112和为电负载116供电的高压电源114。高压开关装置100连同外围装置在图2A中共同标记为102。

如图2A示出的，开关装置104₁、104₂、104₃、…、104_N以顺序串联配置(例如，共源共栅)耦合，使得串联中的第一开关装置(即，开关装置104₁)与串联中的第二开关装置(即，开关装置104₂)耦合，所述第二开关装置进而与串联中的第三开关装置(即，开关装置104₃)耦合，以此类推到串联中的最后一个开关装置(第N个)，即，开关装置104_N。VL-STS 106与开关装置104₂、104₃、…、104_N耦合(即，如图2A示出的，不与开关装置104₁耦合)。开关装置104₁被配置并且操作为与控制器112耦合。控制器112被配置并且操作为触发高压开关装置100在不同的受控开关状态之间的操作。通常，术语“开关状态”是限定高压开关装置100的与开关相关的特定操作模式的状态。例如，在简单的情况下，高压开关装置100包括两种稳定的开关状态(例如，“接通”和“关断”)以及两种稳定的开关状态之间的中间瞬时转换状态。在更通常的示例中，高压开关装置100可以包括许多稳定的开关状态和它们之间的对应的中间瞬时转换状态。高压开关装置100进而被配置并且操作为在高压电源114与供电负载116的连接(即，闭路)和断开(即，开路)之间进行开关。特别地，串联开关装置的组合动作被配置并且操作为开关高压电源114，所述高压电源114的电压分别高于每个单独开关装置的电压维持能力(例如，阻断电压)(即，每个单独开关装置的阻断电压低于施加到高压开关装置100的高压源114的电压(即，“所施加电压”))。

为了在高压开关装置100的不同受控开关状态之间进行切换，控制器112被配置为产生控制信号(未示出)(例如，脉冲、脉冲宽度调制(PWM)信号、特定波形、电压、特定值的电流等)，所述控制信号进而被所述串联开关装置中的第一开关装置(即，开关装置104₁)接收。控制信号被配置并且操作为改变开关装置104₁的当前开关状态(例如，启用、禁用)(例如，从“关断”到“接通”，或者反之亦然)。一旦开关装置104₁接收到控制信号，开关装置104₁就被配置并且操作为致使所述串联中的其连续连接的开关装置(即，开关装置104₂)的当前开关状态改变，所述开关装置104₂进而被配置并且操作为致使其连续连接的开关装置(即，开关装置104₃)的当前开关状态改变，以级联的方式以此类推直到串联中的最后一个开关装置(即，开关装置104_N)为止。VL-STS 106，特别是VL-STS 106的开关时间同步器108，被配置并且操作为使开关装置104₁、104₂、104₃、…、104_N改变开关状态的时间同步，并且同时最小化转换时间，从而减少与较长转换时间相关联的潜在能量损失。开关时间同步器108典型地被实施为电子定时机构，例如，时间控制电路(或与每个开关装置相关联的多个时间控制电路)、离散的时间控制装置(或多个离散的时间控制装置)等。

通常地，VL-STS 106，特别是限压器110，被配置为限制开关装置的过电压状况，包括限制和抑制开关过程中可能出现的电压瞬变，包括钳制(即，限制、约束)在开关过程中可能超过开关装置的相应最大操作电压(例如，击穿电压或阻断电压)的过电压产生的可能性。限压器110还被配置并且操作为使得开关装置104₁、104₂、104₃、…、104_N之间的源电压能够均匀分布。本质上，在优选的实现方式中，高压电源的电压在开关装置104₁、104₂、104₃、…、104_N之间得以维持并且基本上均等地分布。替代地，根据另一个实现方式，只要针对每个开关装置不超过最大操作电压(例如击穿电压)，高压电源的电压就不均匀地分布在开关装置104₁、104₂、104₃、…、104_N之间。换句话说，限压器110被配置为将开关装置中的每一个上的电压降限制为低于其相应的击穿电压。开关装置104₁、104₂、104₃、…、104_N典型地以快速开关晶体管的形式实现，这将在以下示例的实现方式中更详细地描述。

图2A示出的高压开关装置100可以具有符合所公开的技术的原理的替代配置。现在进一步参考图2B，图2B是根据所公开的技术的实施方案构造和操作的高压开关装置的另一个配置的示意性框图，所述高压开关装置总体标记为120。图2B示出了高压开关装置120，其类似于图2A的高压开关装置100。高压开关装置120连同外围装置在图2B中共同标记为122。图2B和图2A中示出的相同编号的部件是等同的，并且具有相同的功能。图2B示出的配置与图2A示出的配置不同之处在于，VL-STS 106是在两个连续的开关装置之间的耦合点处与开关装置104₁、104₂、104₃、…、104_N耦合。具体地说，VL-STS 106在它们的相互连接点处与开关装置104₁和104₂耦合，在它们的相互连接点处与开关装置104₂和104₃耦合，并且同样地，以此类推到开关装置104_N-1和104_N耦合。限压器110被配置为限制和抑制在开关过程期间可能损坏各个开关装置的过电压的发生，并且允许以及维持高压电源114在开关装置之间的均匀分布。开关时间同步器108被配置为使对连续的开关装置的开关状态的转换生效的时间同步。根据一种实现方式，开关时间同步器108被配置并且操作为与开关装置104₂、104₃、…、104_N耦合，并且在时间上使对开关装置的开关状态的转换的触发同步。根据另一个实现方式，开关时间同步器108被配置并且操作为产生至少一个参考时间信号，所述至少一个参考时间信号使得开关装置的开关状态能够在时间上同步(即，使得对开关装置的开关状态的转换的触发能够同步)。

现在进一步参考图2C，图2C是根据所公开的技术的实施方案构造和操作的高压开关装置的再一个配置的示意性框图，所述高压开关装置总体标记为130。图2C示出了高压开关装置130，其类似于高压开关装置100(图2A)和120(图2B)。高压开关装置130连同外围装置在图2C中共同标记为132。图2B和图2A中示出的相同编号的部件是等同的，并且具有相同的功能。高压开关装置130的配置通常包括N行乘以M列(N×M)的开关装置(其中M是正整数)。附图标记104的下标索引表示行(范围在1到N之间)，而上标索引表示列(范围在1到M之间)。同一行中的开关装置彼此并联耦合(即，在本文中可互换地称为“并联开关装置”、“并联连接的开关装置”和“并联耦合的开关装置”)，而同一列中的开关装置彼此串联耦合。例如，开关装置104₁ ¹与开关装置104₁ ²并联耦合(即，共享相同的行号1)，并且还与开关装置104₂ ¹串联耦合(即，共享相同的列号1)。高功率开关装置130中的开关装置的配置被配置并且操作为在需要开关相对高的电流(即，高于每行中的单个开关装置所能维持的电流，例如如图2A和图2B的配置示出的)的情况下使用。图2C中示出的配置使得高电流流量能够在并联耦合的开关装置中的每一个之间分流。为了简单起见，图2C示出了每行中存在M个开关装置的特殊情况；然而，所公开的技术与具有相应可变数量M₁、M₂、M₃、…、M_N的并联耦合的开关装置的每一行(1到N)的更通常的布置兼容。图2A和图2B示出了典型地针对相对低的电流采用的每行一个开关装置(即，M＝1)的简单情况(即，其中每个开关装置能够维持流过其中的电流)。

图2A、图2B和图2C仅示出了高压开关装置100与高压电源114和负载116之间的特定示例耦合配置，目的是说明所公开的技术的细节。在下面的描述中，将示出其他可能的耦合配置(图9)。

现在参考图3A、图3B和图4。图3A是根据所公开的技术的实施方案构造和操作的图2B中的高压开关装置120的特定基本实现方式的示意图，所述高压开关装置总体标记为140。图3B是根据所公开的技术的实施方案构造和操作的图2B中的高压开关装置120的特定实现方式的示意图，所述高压开关装置120总体标记为150。图4是示出高压开关装置的典型开关时间特性的曲线图，所述曲线图总体标记为180。

参考图3A，高压开关装置140包括实施为晶体管154₁(“U1”)、154₂(“U2”)的两个开关装置、以及限压器与开关时间同步器(VL-STS)144，所述VL-STS 144又经由多个离散装置实现。具体地说，VL-STS 144包括电容器146(“C1”)和反向偏置二极管148(“D1”)。高压开关装置140被配置并且操作为与外围装置耦合，所述外围装置典型地包括控制器168(“V1”)、驱动例如电负载172(“R_L”)的高压电源170(V2)。高压开关装置140连同外围装置在图3A中共同标记为142。晶体管154₁和晶体管154₂中的每一者都包括三端子，即，栅极(G)、源极(S)和漏极(D)。晶体管154₁和晶体管154₂在本文中通常简称为“晶体管”，并且特别地通常被实施为(耗尽模式)常开场效应晶体管(FET)、结栅场效应晶体管(JFET)(如图3A和图3B示出的)、GaN高电子迁移率晶体管(HEMT)晶体管等。

晶体管154₁和晶体管154₂以串联配置耦合，其中晶体管154₂的源极端子连接到晶体管154₁的漏极端子，其中互连的(源极-漏极)点表示为点“A”。(注意，与图3A和图3B示出的电路相关的所有参考点都用斜体表示。)晶体管154₁处于源极端子接地的常见源极配置。晶体管154₁和晶体管154₂在本文中也分别称为“第一晶体管”和“第二晶体管”。为了阐明所公开的技术，仅示出了两个晶体管，然而，在不失一般性的情况下，所公开的技术的原理同样适用于N≥2个晶体管。在图3A和图3B示出的双晶体管配置中，第二晶体管(即，晶体管154₂)也称为“最后一个晶体管”，或通常称为串联(通常为N个晶体管的串联)中的“第N个晶体管”。

二极管148和电容器146并联连接，使得所述并联耦合的一个支路与晶体管154₂的栅极端子耦合，而另一个支路接地。具体地说，二极管148的阴极端子与晶体管154₂的栅极端子耦合，而二极管148的阳极端子连接到晶体管154₁的源极端子(即，串联中的较低编号的晶体管)。图3A示出了高压开关装置140的典型实现方式，其中晶体管154₁和晶体管154₂被选择为(耗尽模式)常“开”(即，漏极端子和源极端子之间导通)JFET。

如图3A示出的，在初始状态下，高压电源170在点“D”处(经由电负载172)被施加到高压开关装置140。晶体管154₁和晶体管154₂在它们相应的漏极端子和源极端子之间导通，并且点“A”处的电压相对于接地为零。在所述初始状态下，晶体管154₂的栅极端子和源极端子之间的电位差为零，即，为了将高压开关装置140转变为“关断”状态，控制器168被配置并且可操作为通过产生控制信号(例如，反向偏置电压波形(例如，脉冲)，其电压至少等于或负超过晶体管154₁的夹断电压V_P(U1)(即，基本上在脉冲的持续时间内))来控制高压开关装置140的开关状态。在夹断状态下，沟道中的移动载流子耗尽，因此变为不导通，并且晶体管154₁被关断，致使点“A”处的电位差相对于接地从零向电压V2上升。由于晶体管154₂被配置为使得其栅极跟随其源极，这进而致使其栅极处的电压上升，同时电容器146充电。因此，电容器146被配置并且操作为移除或至少减少栅极-源极跟随机制之间的时间滞后。当晶体管154₂的栅极和源极之间的上升的电位差达到夹断电压V_P(U2)时，晶体管154₂关断(即，在源极和漏极之间变为不导通)。伴随地，点“A”处的电压上升受到二极管148上的电压降的限制，二极管148通常被选择为反向偏置二极管(例如，齐纳二极管、瞬态电压抑制器(TVS)，诸如瞬态电压抑制(TVS)二极管，等)。二极管148的电压额定值(即，反向击穿电压)被选择为使得其动作有效地将点“A”处的电压维持在晶体管154₁的击穿电压以下(即，由此为晶体管154₁提供过电压保护)。因此，二极管148被配置并且操作为VL-STS 144的限压器；并且电容器146被配置并且操作为VL-STS 144的开关时间同步器(即，用于使晶体管154₁和晶体管154₂的开关状态在时间上同步)。

为了将高压开关装置140转变为“接通”状态，控制器168被配置并且操作为产生控制信号(或者替代地，关闭、被截断等)，诸如通过在晶体管154₁的栅极端子和源极端子之间感生低于夹断电压的电位差(例如，v_gs(U1)＝0)。因此，晶体管154₁变为导通的并且其漏极端子接地，连带着点A处的电压进而降低到二极管148上的电压降以下，致使二极管148切断。晶体管154₂的源极上的电压降低之后，其栅极上的电压对应地降低，从而经由电容器146有效地放电。

因此，根据图3A的高压开关装置140的基本配置的通常情况，其中存在N>2个开关装置(例如，晶体管154₁、154₂、…、154_N(N>2未示出))，存在N-1个限压器(例如，反向偏置二极管)和N-1个开关时间同步器(例如，电容器)，每个限压器和开关时间同步器分别在其端部中的一个处耦合到N-1个栅极端子(例如，从第二晶体管分别到最后一个晶体管154₂、…、154_N)，并且在其端部中的另一个处连接到按顺序更低编号(索引)的晶体管的先前源极端子。例如，对于N＝3(未示出)，存在两个限压器和两个开关时间同步器，其中第一限压器和第一开关时间同步器在其端部中的一个处连接到第二开关装置(例如，晶体管154₂)的栅极端子，而其端部中的另一个连接到第一开关装置(例如，晶体管154₁)的栅极端子。第二限压器和第二开关时间同步器在其端部中的一个处连接到第三开关装置(例如，晶体管154₃，未示出)的栅极端子，而其端部中的另一个连接到第二开关装置的栅极端子(例如，晶体管154₂，即，其索引(2)的编号按顺序低于晶体管154₃(3))。替代地，限压器和开关时间同步器各自在其端部中的一个处分别耦合到开关装置的相应栅极端子，而其端部中的一个接地。

参考图3B，高压装置150包括实施为晶体管154₁(“U1”)、154₂(“U2”)的两个开关装置、以及限压器与开关时间同步器(VL-STS)156，所述VL-STS 156又经由多个离散装置实现。具体地说，VL-STS 156包括晶体管158(“M1”)、齐纳二极管162(“D2”)、电容器160(“C2”)和电阻器164(“R1”)。(齐纳二极管162通常可由反向偏置二极管、TVS等来实现。)高压开关装置150被配置并且操作为与外围装置耦合，所述外围装置通常包括控制器168(“V1”)、驱动电负载172(“R_L”)的高压电源170(V2)。高压开关装置150连同外围装置在图3A和图3B中共同标记为152。晶体管154₁和晶体管154₂中的每一者都包括三端子，即，栅极(G)、源极(S)和漏极(D)。晶体管158除了三个端子栅极(G)、源极(S)和漏极(D)之外，通常还包括体(B)端子。晶体管154₁和晶体管154₂通常实施为常开场效应晶体管(FET)、结栅场效应晶体管(JFET)、GaN高电子迁移率晶体管(HEMT)晶体管等。类似地，晶体管158通常也称为“晶体管”，并且通常被实施为金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)等。晶体管154₁和晶体管154₂通常被选择为氮化镓(GaN)类型，因为它们具有超快时间(例如，几纳秒)的高压开关能力(例如数百伏)。除了GaN所具有的固有优势，诸如呈现出低温度系数，GaN晶体管还呈现出极低的栅极-漏极电容，极低的总栅极电荷，以及零源极-漏极恢复电荷。

类似于图3A，晶体管154₁和晶体管154₂以串联配置耦合，其中晶体管154₂的源极端子连接到晶体管154₁的漏极端子。晶体管154₁处于源极端子接地的常见源极配置。齐纳二极管162的阴极端子在点“A”处与晶体管154₁和晶体管154₂之间的前述源极-漏极互连(即，晶体管154₁的源极端子和晶体管154₂的漏极端子)耦合，而齐纳二极管162的阳极端子在点“B”处与电阻器164的一个端子串联耦合，并且电阻器164的另一个端子接地。因此，串联连接的齐纳二极管162与电阻器164的一个支路连接到两个连续的所述开关装置之间的耦合点(即，点“A”)，而另一个支路连接到晶体管154₁的栅极端子。替代地，对于N>2个开关装置的通常共源共栅(图3B中未示出)，每个N-1串联连接的齐纳二极管与电阻器的另一个支路接地。晶体管158的栅极端子在点“B”处与齐纳二极管162的阳极端子和电阻器耦合。晶体管158的源极端子和(可选地)体端子接地，而其漏极端子与晶体管154₁的栅极端子和电容器160的一个端子两者耦合。电容器160的另一个端子接地。因此，电容器160连接在开关晶体管158的漏极端子和源极端子之间。图3B示出了高压开关装置150的典型实现方式，其中晶体管154₁和晶体管154₂被选择为JFET，并且晶体管158被选择为n型MOSFET。此外，在这种配置中，晶体管154₁和晶体管154₂为常“开”的(即，在漏极端子和源极端子之间导通)，而晶体管158为常“关”(即，在漏极端子和源极端子之间不导通)。尽管在图3B中仅示出了两个串联连接的开关晶体管(154₁和154₂)，但是根据所公开的技术的原理，高压开关装置150的电路配置可以推广到两个以上的串联连接的开关晶体管。

在初始状态下，晶体管154₁和晶体管154₂在它们相应的漏极端子和源极端子之间导通，并且点“A”处的电压相对于接地为零。在所述初始状态下，晶体管154₂的栅极端子和源极端子之间的电位差为零，即，图4示出了图形182和图形184，图形182和图形184分别绘制随时间而变的点D的电压(即，V_D)和点A的电压(即，V_A)(相对于接地(图4))。如图3B示出的，在初始状态(时间t＝0)下，/>

为了将高压开关装置150转变为“接通”状态，控制器168被配置并且操作为至少通过在晶体管154₁的栅极端子和源极端子之间产生电位差来控制高压开关装置150的开关状态。在特定时间，控制器168被配置为产生控制信号，例如反向偏置电压波形(例如，针对n型沟道GaN HEMT呈负电压脉冲的形式，其电压至少等于或负超过晶体管154₁的夹断电压V_P(U1)(即，基本上在脉冲的持续时间内))。在夹断状态下，沟道中的移动载流子耗尽，因此变为不导通，并且晶体管154₁被关断(即，实际上没有电流在其漏极端子和源极端子之间流动)。因此，点“A”处的电位差相对于接地开始从零朝向电压V2上升。由于晶体管154₂被配置为使得其栅极跟随其源极，这进而致使其栅极处的电压上升，同时电容器160充电。因此，电容器160被配置并且操作为移除或至少减少栅极-源极跟随机制之间的时间滞后。当晶体管154₂的栅极和源极之间的上升的电位差达到夹断电压V_P(U2)时，晶体管154₂关断(即，在源极和漏极之间变为不导通)。

同时，点“A”处的电压上升受齐纳二极管162的齐纳电压和电阻器164上的电压降的总和(即，V_B)限制。因此，电阻器164上的上升的电压降在晶体管158的栅极端子和源极端子之间感生的电位差(即，V_GS(M1))高于其阈值电压V_t(M1)，这进而致使晶体管158接通(即，在其漏极端子和源极端子之间导通)。电阻器164的值被选择为使得其上的电压降能够超过V_t(M1)。而且，齐纳二极管162的齐纳电压额定值和电阻器164的电阻被选择为使得它们的组合动作有效地将点“A”处的电压维持在晶体管154₁的击穿电压以下(即，由此为晶体管154₁提供过电压保护)。典型地，齐纳二极管162的值被选择为在晶体管154₁和晶体管154₂之间近似均等地划分阻断电压，如将在下面更详细地描述的。VL-STS 156(图3B)的限压器110(图2A至图2C)主要由齐纳二极管162(图3B)实现。VL-STS 156(图3B)的开关时间同步器108(图2A)主要由电容器160(图3B)实现。

更通常地，根据一种实现方式，晶体管154₁和晶体管154₂被选择为具有几乎类似的特性(例如，限定晶体管参数的物理特性、规格和额定值)。根据这种实现方式，晶体管154₁和晶体管154₂上的漏极-源极电压降被配置为进行均衡(即，在各自呈现非常大的电阻的关断状态下是平衡的)。例如，如果V2＝800V，则每个晶体管154₁和晶体管154₂上的电压降是(被选择为低于它们相应的击穿电压)。根据另一个实现方式，假设晶体管能够维持如此高的阻断电压(即，发生击穿时的漏极-源极电压)，晶体管154₁和晶体管154₂被配置为具有不同的漏极-源极电压降(例如，V_D(U1)＝550V，而V_D(U2)＝650V)。

现在参考图5，图5是示出图4的开关时间特性中的上升时间的详细视图的曲线图，所述曲线图总体标记为190。图5示出了图4的开关时间特性的详细的时标展开图，所述时标展开图包括图形182和图形184，图形182和图形184分别绘制随时间而变的点D的电压(即，V_D)和点A的电压(即，V_A)(相对于接地)。如图5示出的，V_D和V_A的电压上升时间近似同时发生。特别地，对于V_A，电压开始从约38ns(纳秒)处的0V上升到约86ns处的约370V(即，在48ns内)。类似地，V_D开始从约38ns处的0V上升到约88ns处的约800V(即，在50ns内)。通过跨晶体管154₁和晶体管154₂的分布的且基本上平衡的电压降有效地维持800V电压。高压开关装置150实现了离散开关装置(晶体管154₁和晶体管154₂)之间的4ns的同步容差。

为了将高压开关装置150转变为“关断”状态，控制器168被配置并且操作为产生控制信号(或者替代地，关闭、被截断等)，诸如通过在晶体管154₁的栅极端子和源极端子之间感生低于夹断电压的电位差(例如，v_gs(U1)＝0)。因此，晶体管154₁变为导通(即，“接通”状态)，并且晶体管154₁的漏极端子变为接地，连带着点A处的电压进而降低到齐纳二极管162的齐纳电压降以下，致使齐纳二极管162切断。在点B处朝向零降低的电压使晶体管154₂的v_gs(M1)对应地降低，直到晶体管154₂关断(即，漏极端子和源极端子之间不导通)为止。

晶体管154₂的源极上的电压降低之后，其栅极上的电压对应地降低，从而经由电容器160有效地放电。因此，电容器160减少了栅极-源极跟随机制之间的时间滞后。随着晶体管154₂的栅极和源极之间的降低的电位差降低到夹断电压V_P(U2)以下，晶体管154₂接通(即，在源极和漏极之间变为导通)。

现在参考图6，图6是示出图4的开关时间特性中的下降时间的详细视图的曲线图，所述曲线图总体标记为192。图6示出了图4的开关时间特性的详细的时标展开图，所述时标展开图包括图形182和图形184，图形182和图形184分别绘制随时间而变的点D的电压(即，V_D)和点A的电压(即，V_A)(相对于接地)。如图6示出的，V_D和V_A的电压下降时间近似同时发生。特别地，对于V_A(由虚线表示)，电压开始从45ns(纳秒)处的约370V下降到约75ns处的约0V(即，在30ns内)。类似地，V_D(由实线表示)开始从45ns处的约800V下降到约75ns处的0V(即，在30ns内)。通过跨晶体管154₁和晶体管154₂的分布的且基本上平衡的电压降有效地维持800V。

现在参考图7，图7是图2中的高压开关装置的另一个实现方式的示意图，所述高压开关装置总体标记为200。图7示出了高压开关装置200，除了各自分别串联连接到晶体管154₁和晶体管154₂的栅极端子的添加的电阻器204(“R2”)和206(“R3”)之外，所述高压开关装置200在配置、操作和功能上与图3B的高压开关装置100基本上类似。与图3B中相同编号的部件具有相同的功能。类似于图3B的高压开关装置100，高压开关装置200被配置并且操作为与外围装置(即，控制器112、高压电源114和负载116)耦合。高压开关装置200连同外围装置在图7中共同标记为202。电阻器204和206(本文也称为“限流电阻器”)各自被配置并且操作为分别限制通过晶体管154₁和晶体管154₂的相应栅极的电流。

现在参考图8，图8是图2A至图2C的高压开关装置的再一个实现方式的示意图，所述高压开关装置总体标记为220。图8示出了高压开关装置220，除了电容器160(C2)(图3B)(现在表示为电容器226(C3))被移动为与齐纳二极管162并联之外，所述高压开关装置220在配置、操作和功能上都与图3B的高压开关装置100基本上类似。图3B中与图8中的相同编号的部件具有相同的功能。类似于图3B的高压开关装置100，高压开关装置220被配置并且操作为与外围装置(即，控制器168、高压电源160和负载172)耦合。高压开关装置220连同外围装置在图8中共同标记为222。高压开关装置220的功能类似于高压开关装置100(图1、图2A和图2B)，其中电容器226与齐纳二极管162并联(并且电容器160被移除)。本质上，晶体管154₁关断(即，在从控制器168接收到控制信号之后)，致使点“A”处的电位差相对于接地从零向电压V2上升。在齐纳二极管162操作之前，电容器226经由由电阻器164形成的串联RC电路开始充电。因此，电阻器164上的上升的电压降(即，点“B”处的电压)在晶体管158的栅极端子和源极端子之间感生的电位差(即，V_GS(M1))高于其阈值电压V_t(M1)，这进而致使晶体管158接通。点“A”处的上升电压最终越过齐纳电压，致使齐纳二极管162导通。点“A”处的电压上升受齐纳二极管162的齐纳电压和电阻器164上的电压降的总和(即，V_B)限制。电容器226因此被配置并且操作为促进和加速晶体管158的开关，从而有效地同步晶体管154₁和晶体管154₂的开关时间。开关时间同步器108(图2A)主要由电容器226(图8)实现。限压器110(图2A至图2C)主要由齐纳二极管162(图3B)实现。

现在参考图9，图9是根据所公开的技术构造和操作的图2A的高压开关装置的示意性框图，示出了高压开关装置与高压电源和负载之间的另一个耦合配置。图9示出了图2A的高压开关装置100、高压电源114和负载116。高压电源114和负载116可以彼此串联耦合，并且通常被配置并且操作为与开关装置104₁、104₂、104₃、…、104_N耦合。高压开关装置100使得高压电源114和负载116对能够被耦合成使得所述对的一个端子(支路)耦合到开关装置#1(104₁)到#N(104_N)中的任一个，而所述对的另一个端子(支路)与高压开关装置100的公共接地耦合。图2A、图2B和图2C示出的具体示例耦合配置展示了典型的实现方式，其中使用了开关装置104₁、104₂、104₃、…、104_N的阻断电压总和的全范围(即，“最大阻断电压”)。图9示出的更通常的耦合配置展示了可以实现小于(或等于)最大阻断电压的阻断电压的情况。例如，根据所公开的技术的电压平衡配置是开关电压在开关装置104₁、104₂、104₃、…、104_N上的电压降之间近似均等地分布，使得每个开关装置维持近似等于开关电压的1/N的阻断电压。根据所述示例，高压电源和负载对与任何开关装置的耦合将使得能够相对于公共接地切换成约等于不同开关装置所跨越的范围内所包括的开关装置数量的N倍的阻断电压。例如，高压电源和负载对与开关装置104₃的耦合配置将使得能够切换成开关装置的阻断电压的3倍(即，在电压平衡电路中)。在非电压平衡电路的情况下，其中每个开关装置具有不同的阻断电压，或者开关电压将在开关装置之间均等地分布，高压电源100将实现开关电压的切换，所述开关电压的值是相应的开关装置的各个阻断电压的总和。

现在参考图10A、图10B、图10C和图11。图10A是以所公开的技术的实施方案构造和操作的总体标记为250的GaN高电子迁移率晶体管(HEMT)晶体管的物理结构的示意图。图10B是与图10A的晶体管的物理结构的一部分相关的等效电路的示意图，所述等效电路总体标记为270。图10C是以所公开的技术的实施方案构造和操作的图10A中示出的类型的两个晶体管的等效电路的示意图，所述两个晶体管以串联配置连接，所述等效电路总体标记为300。图11是流过图10A和图10B的GaN HEMT晶体管的缓冲层的漏电流的I-V曲线的示意图。图10A和图10B示出了GaN晶体管250，所述GaN晶体管250包括源极端子252、栅极端子254、漏极端子256、衬底层258、缓冲层260、沟道层262、二维电子气(2DEG)区域264和势垒层266。衬底层258的成分选自包括硅(Si)、碳化硅(SiC)等的一系列可能材料，包括使得由GaN/AlGaN层构成的缓冲层260能够外延生长的材料(例如，Si基GaN、SiC基GaN)。缓冲层260通常由超晶格GaN/AlGaN碳掺杂的GaN层和非故意掺杂(UID)的GaN沟道组成。沟道层262由GaN构成。顶部的AlGaN势垒层在与底部的UID GaN层的界面处感生压电电荷2DEG。碳掺杂的层表现得像p型掺杂的材料，并且与对应的n沟道2DEG 264(即，其中电子运动是二维的)形成p-n结。如图10A示出的，势垒层266设置在沟道层262的顶部上。

根据所公开的技术的原理，在高功率开关装置(例如，100、200、220)中采用的晶体管250的物理结构实现了自平衡特性，使得开关电压在串联耦合的晶体管之间近似均等地分布，从而实现电压平衡电路。至少部分地经由缓冲层260的固有特性来实现所述自平衡特性的促进。缓冲层260的等效电路可以表示为例如如图10B所示出。图10B示出了跨越晶体管的物理结构中的不同层的示例性等效电路的离散部件。特别地，等效电路包括电阻器R_BUFFER(即，表示衬底层258的电阻)、电容器C_DS(即，表示漏极-源极电容)、电阻器R_DS(即，表示漏极-源极电阻)、跨导g_M的表示、电阻器R_S(即，表示源极电阻)、电阻器R_SG(即，表示源极-栅极电阻)、电容器C_GS(即，表示栅极-源极电容)、电容器C_G(即，表示栅极电容)，电阻器R_G(即，表示栅极电阻)、电阻器R_DG(即，表示漏极-栅极电阻)、电容器C_DG(即，表示漏极-栅极电容)和电阻器R_D(即，表示漏极电阻)。

进一步参考图10C，两个类似的晶体管302₁、302₂以串联配置彼此连接，使得晶体管302₁的漏极端子(D)连接到晶体管302₂的源极端子(S)。晶体管302₁、302₂具有相同的物理结构、特性、功能和等效电路，尽管在实践中它们之间可能有微小的统计变化。根据所公开的技术的特定实现方式，晶体管302₁和302₂相应地对应于图3的晶体管154₁和晶体管154₂。实际上，由它们相应的等效电路和部件所表明的晶体管的类似性使得分压器配置能够负责均衡晶体管302₁和302₂以及图2A、图2B、图2C、图3、图7、图8和图9示出的开关装置中的每一者上的电压降。使用具有相同物理结构和尺寸的晶体管(例如，如图10A和图10B示出的)以及相同的等效电路(如图10C示出的)还使得能够实现电压平衡电路。图11示出了从源极到衬底流过缓冲层260的漏电流的I-V(电流-电压)曲线350及其与电压V_sb(Si衬底上的偏置)的关系的示例。初始电流降与陷阱填充效应相关，并且证实了类似二极管的电流行为。

本领域技术人员将了解，所公开的技术不限于上文特定示出和描述的内容。相反，所公开的技术的范围仅由权利要求来限定。

Claims

1.一种用于开关高压源的装置，所述高压源用于施加到所述装置，所述装置包括：

多个开关装置，其从第一开关装置开始串联耦合，并且在最后一个开关装置结束耦合，所述装置使得所述高压源能够与所述开关装置中的至少一个选定的开关装置耦合；

限压器，其与所述开关装置耦合；以及

开关时间同步器；

其中所述第一开关装置被配置为直接接收用于改变所述装置的开关状态的控制信号，所述第一开关装置被配置为促进所述串联中的连续的所述开关装置的开关状态的级联转换，其中所述开关时间同步器被配置为使对连续的所述开关装置的所述开关状态的转换进行时间同步，并且所述限压器被配置为限制在所述转换期间发生的超过所述开关装置的最大操作电压的过电压，其中所述开关装置是常开型的。

2.根据权利要求1所述的装置，其中所述开关装置是晶体管。

3.根据权利要求1所述的装置，其中所述开关装置被配置为在每个单独的所述开关装置的相应电压降之间均等地分布所述高压源的所施加电压。

4.根据权利要求1所述的装置，其中所述第一开关装置被配置为耦合到控制器，所述控制器被配置为发送所述控制信号，以使得能够改变所述装置的所述开关状态。

5.根据权利要求1所述的装置，其中所述开关装置中的每一个单独开关装置的相应阻断电压都低于所述高压源的所施加电压。

6.根据权利要求1所述的装置，其中所述开关时间同步器还被配置为减少各个所述开关装置的所述开关状态之间的转换时间。

7.根据权利要求1所述的装置，其中所述限压器还被配置为促进所述高压源的所施加电压在所述开关装置之间的均匀分布。

8.根据权利要求1所述的装置，其中所述限压器被配置为将跨所述开关装置中的每一个的电压降限制为低于其相应的击穿电压。

9.根据权利要求1所述的装置，其中所述开关装置是快速开关晶体管。

10.根据权利要求1所述的装置，其中所述限压器和所述开关时间同步器在耦合两个连续的所述开关装置的耦合点处与所述开关装置耦合。

11.根据权利要求10所述的装置，其中所述限压器被配置为维持所述高压源的所施加电压在所述开关装置之间的均匀分布。

12.根据权利要求10所述的装置，其中所述开关时间同步器被配置为产生至少一个参考时间信号，以用于使得所述开关装置的所述开关状态能够在时间上同步。

13.根据权利要求1所述的装置，其还包括至少一个并联连接的开关装置，所述至少一个并联连接的开关装置并联连接到所述串联中的所述开关装置中的相应一个。

14.根据权利要求13所述的装置，其中所述开关装置中的每一个都并联连接到至少一个所述并联连接的开关装置。

15.根据权利要求1所述的装置，其中所述开关装置选自由以下各项组成的列表：

场效应晶体管(FET)；

结栅场效应晶体管(JFET)；以及

氮化镓(GaN)高电子迁移率晶体管(HEMT)。

16.根据权利要求9所述的装置，其中所述快速开关晶体管中的每一个都包括栅极端子、源极端子和漏极端子，其中所述串联中的所述耦合涉及将一个快速开关晶体管的所述漏极端子顺序地连接到所述串联中的连续的所述快速开关晶体管的所述源极端子。

17.根据权利要求16所述的装置，其中所述限压器至少包括反向偏置二极管，所述反向偏置二极管连接到所述串联中的第二开关装置的所述栅极端子。

18.根据权利要求17所述的装置，其中所述开关时间同步器至少包括电容器，所述电容器连接到所述串联中的所述第二开关装置的所述栅极端子。

19.根据权利要求18所述的装置，其中所述反向偏置二极管和所述电容器并联连接。

20.根据权利要求18所述的装置，其中所述限压器还包括电阻器，所述电阻器与所述反向偏置二极管形成二极管-电阻器串联连接，其中所述二极管-电阻器串联连接的一个支路连接到两个连续的所述开关装置之间的耦合点。

21.根据权利要求20所述的装置，其中所述反向偏置二极管的反向击穿电压被选择为在所述两个连续的所述开关装置之间均等地划分所述高压源的所施加电压。

22.根据权利要求20所述的装置，其中所述开关时间同步器还包括开关晶体管，所述开关晶体管包括：栅极端子，其耦合在所述二极管-电阻器串联连接的耦合点处；与所述电容器并联连接的漏极端子和源极端子。

23.根据权利要求1所述的装置，其中所述开关时间同步器被配置为使所述开关装置的所述开关状态的所述转换同步，以便同时发生。

24.根据权利要求22所述的装置，其还包括限流电阻器，所述限流电阻器中的每一个都串联连接到所述快速开关晶体管中的相应一个的相应所述栅极端子。

25.根据权利要求16所述的装置，其中所述开关时间同步器包括电容器，并且所述限压器包括与所述电容器并联连接的反向偏置二极管，从而形成二极管-电容器并联电路，所述二极管-电容器并联电路具有在两个连续的所述开关装置之间的耦合点处耦合的一个支路。

26.根据权利要求25所述的装置，其中所述二极管-电容器并联电路的另一个支路与电阻器耦合。

27.根据权利要求19所述的装置，其中所述反向偏置二极管是选自以下的类型：齐纳二极管；以及瞬态电压抑制(TVS)二极管。

28.根据权利要求22所述的装置，其中所述开关晶体管是选自以下的类型：金属氧化物半导体场效应晶体管(MOSFET)；以及双极结型晶体管(BJT)。

29.根据权利要求1所述的装置，其中所述装置使得能够对包括所述高压源和负载的串联连接对进行开关，其中使得所述串联连接对的一个支路能够与所述开关装置中的一个耦合，并且使得另一个支路能够与所述装置的公共接地耦合，使得所述开关装置中的每一个都维持所述高压源的所施加电压，所述所施加电压等于开关电压的所述开关装置的数量的倒数。

30.根据权利要求1所述的装置，其中所述开关装置是氮化镓(GaN)晶体管，每个GaN晶体管都具有包括漏极端子、源极端子、栅极端子的物理结构，所述栅极端子在势垒层的顶部上，所述势垒层在二维电子气(2DEG)区域的顶部上，所述2DEG区域在沟道层的顶部上，所述沟道层在缓冲层的顶部上，所述缓冲层在衬底的顶部上。

31.根据权利要求30所述的装置，其中所述缓冲层由以下任一者构成：(1)GaN/AlGaN层；以及(2)GaN/AlGaN碳掺杂的GaN层和非故意掺杂(UID)的GaN沟道。

32.根据权利要求31所述的装置，其中所述开关装置之间的所述物理结构相同，使得所述开关装置之间的电压降能够均衡。