[go: up one dir, main page]

CN111366839B - 一种晶圆测试用探针转接板及其制作方法 - Google Patents

一种晶圆测试用探针转接板及其制作方法 Download PDF

Info

Publication number
CN111366839B
CN111366839B CN202010232735.2A CN202010232735A CN111366839B CN 111366839 B CN111366839 B CN 111366839B CN 202010232735 A CN202010232735 A CN 202010232735A CN 111366839 B CN111366839 B CN 111366839B
Authority
CN
China
Prior art keywords
layer
pad
test
unit
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010232735.2A
Other languages
English (en)
Other versions
CN111366839A (zh
Inventor
张建超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Zhongke System Integration Technology Co ltd
Original Assignee
Shenzhen Zhongke System Integration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Zhongke System Integration Technology Co ltd filed Critical Shenzhen Zhongke System Integration Technology Co ltd
Priority to CN202010232735.2A priority Critical patent/CN111366839B/zh
Publication of CN111366839A publication Critical patent/CN111366839A/zh
Application granted granted Critical
Publication of CN111366839B publication Critical patent/CN111366839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2806Apparatus therefor, e.g. test stations, drivers, analysers, conveyors
    • G01R31/2808Holding, conveying or contacting devices, e.g. test adapters, edge connectors, extender boards
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

本发明涉及一种晶圆测试用探针转接板,包括基板层和再布线层;基板层设置有焊盘阵列和转接焊盘阵列,转接焊盘阵列的转接焊盘与底层焊盘阵列的底层焊盘一一对应的通过过孔连接;再布线层的顶面具有测试焊盘阵列,测试焊盘阵列与待测晶圆的芯片的引脚阵列对应布置;测试焊盘阵列的每个测试焊盘通过布置于再布线层中的线路及盲孔与转接焊盘一一对应连接;底层焊盘阵列的pitch>测试焊盘阵列的pitch;基板层的本体材料为陶瓷材料,再布线层的基体材料为PI树脂材料;陶瓷基板具有高强度的特点;PI树脂层线条加工更细,层间导通孔径更小,可以在较少的层数内制成晶圆级的焊盘阵列,减少探针转接板的层数,从而降低生产成本、提高成功率。

Description

一种晶圆测试用探针转接板及其制作方法
技术领域
本发明涉及半导体测试技术领域,具体涉及一种晶圆测试用探针转接板及其制作方法。
背景技术
为了提高芯片的成品率,晶圆在切割裸片(die)之前先进行测试,将不合格的裸片去除。其目的是避免将不合格品进行封装,以提高封装后成品的合格率,节约封装成本。检测晶圆上的裸片,就需要用到探针卡。晶圆常规尺寸有12寸、8寸和4寸,通常使用MEMS探针卡的晶圆尺寸以12寸为主。晶圆上密布着成百上千的半成品裸片,测试时需要将每个微小的裸片的I/O端口与探针卡连接。
通常的做法是通过探针转接板作为探针卡和晶圆之间的连接媒介。探针转接板需要在12寸范围内大量制作晶圆级别的焊盘,因此焊盘排列非常紧密。常见的探针转接板用多层陶瓷工艺制作布线层;而多层陶瓷上的印刷线路的线条加工能力在75μm级别,孔径最小50μm,所以导致层数较多,制程良率很低,价格成本也非常昂贵。
发明内容
本发明要解决的技术问题是设计一种用于晶圆测试的探针转接板及其制作方法,减少层数,易于制造。
一种晶圆测试用探针转接板,包括位于底部的基板层,和设置于基板层上部的再布线层;
基板层的底部设置有底层焊盘阵列,基板层的上部设置有转接焊盘阵列,转接焊盘阵列的转接焊盘与底层焊盘阵列的底层焊盘一一对应的通过设置于基板层本体的过孔连接;
再布线层的顶面具有测试焊盘阵列,测试焊盘阵列与待测晶圆的芯片的引脚阵列对应布置;
测试焊盘阵列的每个测试焊盘通过布置于再布线层中的线路及盲孔与转接焊盘一一对应连接;
底层焊盘阵列的pitch>测试焊盘阵列的pitch;
基板层的本体材料为陶瓷材料,再布线层的基体材料为PI(Polyimide,简称PI,聚酰亚胺)树脂材料。
优选的,测试焊盘上植有探针,或,测试焊盘上设置有微型凸柱。
优选的,底层焊盘上植有刚性内插器;或,
底层焊盘设置连接盲孔或卡接盲孔。
优选的,再布线层包括n层再布线单元层,其中n≥1;
每层再布线单元层包括单元PI胶层和单元布线层,单元布线层位于单元PI胶层的顶面,单元布线层上布置有单元层焊盘阵列;
当n=1时,单元层焊盘阵列即作为测试焊盘阵列进行布置,每个测试焊盘通过设置于单元PI胶层的过孔与转接焊盘一一对应连接;
当n>1时,位于顶层的再布线单元层的单元层焊盘阵列即作为测试焊盘阵列进行布置,非顶层的再布线单元层的单元层焊盘对应其中一个转接焊盘通过盲孔连接,各测试焊盘与其对应的转接焊盘通过盲孔直接连接或经由非顶层的再布线单元层的单元层焊盘及盲孔与对应的转接焊盘连接。
优选的,n=1,测试焊盘阵列包括2个以上的子测试焊盘阵列,每个转接焊盘对应2个以上的测试焊盘;每个子测试焊盘阵列的测试焊盘分别与对应的转接焊盘通过盲孔连接。
优选的,单元PI胶层的厚度为10-20μm,单元布线层覆铜的厚度为1.5~2.5μm。
优选的,单元PI胶层的激光盲孔的孔径为9~11μm,单元布线层的线路宽度为2~5μm。
优选的,底层焊盘阵列pitch≥0.5mm,测试焊盘阵列pitch≤120μm。
一种晶圆测试用探针转接板的制作方法,包括下述步骤:
步骤S1,制作带双面焊盘的陶瓷基板:在陶瓷板的上下两面分别制作底层焊盘和转接焊盘,在陶瓷板上冲孔,获得过孔,再将过孔电镀填平,过孔连通底层焊盘和转接焊盘;
步骤S2,在陶瓷基板的上表面印刷一层PI胶;
步骤S3,从PI胶顶面打激光盲孔到转接焊盘上;
步骤S4,在PI胶顶面溅射金属层;
步骤S5,将金属层蚀刻为线路,并根据待测晶圆的芯片阵列位置对应布置测试焊盘,对盲孔进行金属化处理,导通测试焊盘和转接焊盘;
步骤S6,底层焊盘焊接刚性内插器,测试焊盘焊接探针或制作微型凸柱。
一种晶圆测试用探针转接板的制作方法,包括下述步骤:
步骤A1,在陶瓷板的上下两面分别制作底层焊盘和转接焊盘,在陶瓷板上冲孔获得过孔,再将过孔电镀填平,过孔连通底层焊盘和转接焊盘;
步骤A2,在陶瓷基板的上表面制作第一再布线单元层的PI胶;
步骤A3,从第一再布线单元PI胶顶面打激光盲孔到转接焊盘上;
步骤A4,在第一再布线单元层PI胶顶面溅射第一再布线单元层金属层;
步骤A5,将第一再布线单元层金属层蚀刻为第一再布线单元布线层的线路,并加工第一单元层焊盘,对盲孔进行金属化处理,导通第一单元层焊盘和转接焊盘;
步骤A6,在第一再布线单元布线层线上表面制作第二再布线单元层PI胶;
步骤A7,从第二再布线单元PI胶顶面打激光盲孔到第一再布线单元层焊盘上;
步骤A8,在第二再布线单元层PI胶顶面溅射第二再布线单元层金属层;
步骤A9,将第二再布线单元层金属层蚀刻为第二再布线单元布线层的线路,,并加工第二单元层焊盘,对盲孔进行金属化处理,导通第二单元层焊盘和第一单元层焊盘;
步骤A10,重复A6~A9步骤,制作上一层再布线单元层;
位于顶层的单元层焊盘阵列为测试焊盘阵列,测试焊盘阵列的测试焊盘根据待测晶圆的芯片阵列的引脚位置对应布置;
步骤A11,底层焊盘焊接刚性内插器,顶层测试焊盘焊接探针或制作微型凸柱。
本发明的有益效果是,一种晶圆测试用探针转接板,包括位于底部的基板层,和设置于基板层上部的再布线层;基板层的底部设置有底层焊盘阵列,基板层的上部设置有转接焊盘阵列,转接焊盘阵列的转接焊盘与底层焊盘阵列的底层焊盘一一对应的通过设置于基板层本体的过孔连接;再布线层的顶面具有测试焊盘阵列,测试焊盘阵列与待测晶圆的芯片的引脚阵列对应布置;测试焊盘阵列的每个测试焊盘通过布置于再布线层中的线路及盲孔与转接焊盘一一对应连接;底层焊盘阵列的pitch>测试焊盘阵列的pitch;基板层的本体材料为陶瓷材料,再布线层的基体材料为PI(Polyimide,简称PI,聚酰亚胺)树脂材料。陶瓷基板具有高强度的特点,PI树脂材料为再布线层基体材料;线条加工更细,层间导通孔径更小,可以在较少的层数内制成晶圆级的焊盘阵列,减少探针焊接板的层数,从而降低生产成本,提供转接板制作的良品率。
附图说明
下面结合附图1-7对本发明一种晶圆测试用探针转接板及其制作方法作进一步说明。
图1是本发明一种晶圆测试用探针转接板的实施例一的结构示意图。
图2是本发明一种晶圆测试用探针转接板的实施例二的结构示意图。
图3是本发明一种晶圆测试用探针转接板的实施例三的结构示意图。
图4是本发明一种晶圆测试用探针转接板的实施例四的结构示意图。
图5是本发明一种晶圆测试用探针转接板的实施例五的结构示意图。
图6是本发明一种晶圆测试用探针转接板的实施例六的结构示意图。
图7是本发明一种晶圆测试用探针转接板为单层再布线单元制作步骤示意图。
图中:
1-基板层,11-底层焊盘阵列,12-转接焊盘阵列,13-刚性内插器,2-再布线层,21-测试焊盘阵列,22-探针,23-单元PI胶层,24-单元布线层,25-单元层焊盘阵列;26-盲孔,27-微型凸柱。
专用名词:
1、Pitch:集成电路中pitch是指板面两“单元”其中心间之距离,在本发明中具体指两焊盘中心线跨距。
具体实施方式
下面结合附图1~3并通过具体实施方式来进一步说明一种晶圆测试用探针转接板及其制作方法的技术方案。
一种晶圆测试用探针转接板
实施例一
一种晶圆测试用探针转接板,包括位于底部的基板层1,和设置于基板层1上部的再布线层2;
基板层1的底部设置有底层焊盘阵列11,基板层1的上部设置有转接焊盘阵列12,转接焊盘与底层焊盘一一对应的通过设置于基板层1本体的过孔连接;
再布线层2的顶面具有测试焊盘阵列21,测试焊盘阵列21与待测晶圆的芯片的引脚阵列对应布置;
每个测试焊盘通过布置于再布线层2中的线路与转接焊盘12一一对应扇出连接;
底层焊盘阵列11的pitch≥测试焊盘阵列21的pitch。
本实施例中,基板层1的本体材料为陶瓷材料。
本实施例中,测试焊盘阵列21的测试焊盘上植有探针22。
本实施例中,底层焊盘11上植有刚性内插器13,用于与探针卡连接。
本实施例中,再布线层2为单层再布线单元。
单元层焊盘阵列25即为测试焊盘阵列21,测试焊盘阵列21的每个测试焊盘通过设置于单元PI胶层23的过孔(盲孔26)与转接焊盘12一一对应连接,单纯从PI胶层23的角度来说其是过孔,从整体结构来说,其实是盲孔26。
本实施例中,单元PI胶层23的厚度为10-20μm,单元布线层24覆铜的厚度为1.5~2.5μm,这个胶层厚度及覆铜厚度能够兼顾芯片测试所需的导电性能、线路之间的绝缘性能,并最大程度的降低转接板整体厚度和成本。
本实施例中,单元PI胶层23的激光盲孔的孔径为9~11μm,单元布线层24的线路宽度为2~5μm,盲孔的尺寸会影响电镀埋孔的导通性能。
本实施例中,底层焊盘阵列11的pitch≥0.5mm,测试焊盘阵列21的pitch≤120μm。
实施例二
本实施例中,探针22被导电微型凸柱27所替代,其它部分同实施例一。
实施例三
本实施例中,再布线层2为单层再布线单元。
本实施例中,测试焊盘阵列21的测试焊盘上植有探针22。
本实施例中,单元PI胶层23的厚度为15μm,单元布线层24覆铜的厚度为2μm,这个胶层厚度及覆铜厚度能够兼顾芯片测试所需的导电性能、线路之间的绝缘性能,并最大程度的降低转接板整体厚度和成本。
单元层焊盘阵列25即为测试焊盘阵列21,测试焊盘阵列21的每个测试焊盘通过设置于单元PI胶层23的过孔(激光盲孔26)与转接焊盘12对应连接。
每个转接焊盘12对应2个以上的测试焊盘。测试焊盘阵列21包括2个以上的子测试焊盘阵列,每个子测试焊盘阵列的测试焊盘分别与对应的转接焊盘12通过激光盲孔26连接。每个子测试焊盘阵列的排布对应一种晶圆的引脚分布;从而使得本晶圆测试用探针转接板可以适应两种以上的晶圆,可以在同一条测试产线分别测试2种以上的不同型号的晶圆阵列。
本实施例中,单元PI胶层23的激光盲孔的孔径为10μm,单元布线层24的线路宽度为3.5μm,盲孔的尺寸会影响电镀埋孔的导通性能。
本实施例中,底层焊盘阵列11的pitch为0.6mm,测试焊盘阵列21的pitch为90μm。
实施例四
本实施例中,探针22被导电微型凸柱27所替代,其它部分同实施例三。
实施例五
一种晶圆测试用探针转接板,包括位于底部的基板层1,和设置于基板层1上部的再布线层2;
基板层1的底部设置有底层焊盘阵列11,基板层1的上部设置有转接焊盘阵列12,转接焊盘与底层焊盘一一对应的通过设置于基板层1本体的过孔连接;
再布线层2的顶面具有测试焊盘阵列21,测试焊盘阵列21与待测晶圆的芯片的引脚阵列对应布置;
每个测试焊盘通过布置于再布线层2中的线路与转接焊盘12一一对应扇出连接;
底层焊盘阵列11的pitch≥测试焊盘阵列21的pitch。
本实施例中,基板层1的本体材料为陶瓷材料。
本实施例中,测试焊盘阵列21的测试焊盘上植有探针22。
本实施例中,每层再布线单元层包括单元PI胶层23和单元布线层24,各层单元布线层24位于对应层单元PI胶层23的顶面,单元布线层24上布置有单元层焊盘阵列25;
当待测晶圆上的芯片阵列较密集,晶圆的引脚间距过小时,单层再布线单元结构无法在一层布线层布置所有线路时,需要采用多层再布线单元结构,即n>1;n为2、3、4、5、……或其他自然数。
此时,位于顶层的再布线单元层的单元层焊盘阵列25直接作为测试焊盘阵列21,这一层的测试焊盘的一端通过探针22或微型凸柱27与待测晶圆上的每个芯片的引脚连接。
同时,部分测试焊盘直接通过盲孔连接至转接焊盘12,或通过台阶型盲孔连接至转接焊盘12;另一部分测试焊盘通过再布线单元和导通盲孔连接至第二层再布线单元层、第三层再布线单元层或更多层再布线单元层,最终与转接焊盘12连接;
包括顶层在内的所有再布线单元层制作工艺是基本相同的,具体的线路布置可根据晶圆上芯片颗粒的布局进行优化设计,毕竟不同芯片产品的晶圆芯片颗粒布局都不相同;
每个非顶层的再布线单元层的单元层焊盘对应与其中一个转接焊盘12通过导电盲孔连接,各测试焊盘与其对应的转接焊盘12通过盲孔直接连接或经由非顶层的再布线单元层的单元PI胶层24与对应的转接焊盘12连接。
位于顶层的测试焊盘与其对应的转接焊盘12通过盲孔直接连接分为两种连接形式:一种是通过阶梯式盲孔,即每层PI胶层24设置一个盲孔,盲孔上面在设置盲孔,这样不会出现细深孔的填充问题,加工难度比较低,工艺繁琐一些;另外一种是采用一个盲孔贯穿多层PI胶层24实现转接焊盘12与顶层的测试焊盘阵列21的测试焊盘的连接。
本实施例中,陶瓷材料做成的基板层1设置填充严实的盲孔,以利于转接焊盘12与焊盘阵列11的焊盘的大电流通过和提高导热能力,同时,也有利于避免PI胶层透过基板层1。
本实施例中,转接焊盘12的周侧设置切角,实现基板层1与转接焊盘12的顶面的平滑过渡,有利于PI胶的均匀流动、方便流平。
本实施例中,单元PI胶层23的激光盲孔的孔径为9μm,单元布线层24的线路宽度为4μm,盲孔的尺寸会影响电镀埋孔的导通性能。
本实施例中,底层焊盘阵列11的pitch为0.6mm,测试焊盘阵列21的pitch为90μm。
实施例六
本实施例中,探针22被导电微型凸柱27所替代,其它部分同实施例五。
本发明还提供了一种晶圆测试用探针转接板的制作方法。
实施例一
一种晶圆测试用探针转接板的制作方法,再布线单元层为单层,包括下述步骤:
步骤S1,制作带双面焊盘的陶瓷基板:通过烧结工艺制作陶瓷板,在陶瓷板上冲孔,再将过孔电镀填平,并在陶瓷板上下两面加工焊盘;
步骤S2,在陶瓷基板的上表面印刷或旋涂一层PI胶;
步骤S3,从PI胶顶面打激光盲孔到转接焊盘上;
步骤S4,在PI胶顶面溅射金属层;
步骤S5,将金属层蚀刻为线路,并根据待测晶圆的芯片阵列位置对应布置测试焊盘,通过盲孔填充工艺,将测试焊盘与转接焊盘连通;
步骤S6,底层焊盘焊接刚性内插器,测试焊盘焊接探针或设置微型凸柱。
实施例二
一种晶圆测试用探针转接板的制作方法,再布线单元层为多层,包括下述步骤:
步骤A1,制作带双面焊盘的陶瓷基板:通过烧结工艺制作陶瓷板,在陶瓷板上冲孔,再将过孔电镀填平,并在陶瓷板上下两面加工焊盘;
步骤A2,在陶瓷基板的上表面印刷第一再布线单元层PI胶;
步骤A3,从第一再布线单元PI胶顶面打激光盲孔到转接焊盘上;
步骤A4,在第一再布线单元层PI胶顶面溅射第一再布线单元层金属层;
步骤A5,将第一再布线单元层金属层蚀刻为第一再布线单元布线层的线路,并加工第一单元层焊盘,填充盲孔,导通第一再布线单元层的焊盘和转接焊盘;
步骤A6,在第一再布线单元布线层线上表面印刷第二再布线单元层PI胶;
步骤A7,从第二再布线单元PI胶顶面打激光盲孔到第一再布线单元层焊盘上;
步骤A8,在第二再布线单元层PI胶顶面溅射第二再布线单元层金属层;
步骤A9,将第二再布线单元层金属层蚀刻为第二再布线单元布线层的线路,,并加工第二单元层焊盘,填充盲孔,导通第一再布线单元层的焊盘和第二再布线单元层的焊盘;
步骤A10,重复A6~A9步骤,制作第n再布线单元层,第n再布线单元层的单元层焊盘根据待测晶圆的芯片阵列位置对应布置成测试焊盘,第n再布线单元层为顶层再布线层。
步骤A11,底层焊盘焊接刚性内插器,顶层再布线层包括测试焊盘,测试焊盘设置微型凸柱或焊接探针。
本发明的不局限于上述实施例,本发明的上述各个实施例的技术方案彼此可以交叉组合形成新的技术方案,另外凡采用等同替换形成的技术方案,均落在本发明要求的保护范围内。

Claims (9)

1.一种晶圆测试用探针转接板,其特征在于,包括位于底部的基板层,和设置于所述基板层上部的再布线层;
所述基板层的底部设置有底层焊盘阵列,所述基板层的上部设置有转接焊盘阵列,转接焊盘阵列的转接焊盘与底层焊盘阵列的底层焊盘一一对应的通过设置于基板层本体的过孔连接;
所述再布线层的顶面具有测试焊盘阵列,所述测试焊盘阵列与待测晶圆的芯片的引脚阵列对应布置;
测试焊盘阵列的每个测试焊盘通过布置于所述再布线层中的线路及盲孔与转接焊盘一一对应连接;
所述底层焊盘阵列的pitch>所述测试焊盘阵列的pitch;
所述基板层的本体材料为陶瓷材料,所述再布线层的基体材料为PI树脂材料;
每个转接焊盘对应2个以上的测试焊盘;测试焊盘阵列包括2个以上的子测试焊盘阵列,每个子测试焊盘阵列的测试焊盘分别与对应的转接焊盘通过激光盲孔连接;每个子测试焊盘阵列的排布对应一种晶圆的引脚分布。
2.如权利要求1所述晶圆测试用探针转接板,其特征在于,所述测试焊盘上植有探针,或,所述测试焊盘上设置有微型凸柱。
3.如权利要求1所述晶圆测试用探针转接板,其特征在于,所述底层焊盘上植有刚性内插器;或,
所述底层焊盘设置连接盲孔或卡接盲孔。
4.如权利要求1所述晶圆测试用探针转接板,其特征在于,所述再布线层包括n层再布线单元层,其中n≥1;
每层再布线单元层包括单元PI胶层和单元布线层,所述单元布线层位于所述单元PI胶层的顶面,所述单元布线层上布置有单元层焊盘阵列;
当n=1时,单元层焊盘阵列即作为测试焊盘阵列进行布置,每个测试焊盘通过设置于单元PI胶层的过孔与转接焊盘一一对应连接;
当n>1时,位于顶层的再布线单元层的单元层焊盘阵列即作为测试焊盘阵列进行布置,非顶层的再布线单元层的单元层焊盘对应其中一个转接焊盘通过盲孔连接,各测试焊盘与其对应的转接焊盘通过盲孔直接连接或经由非顶层的再布线单元层的单元层焊盘及盲孔与对应的转接焊盘连接。
5.如权利要求1所述晶圆测试用探针转接板的制作方法,其特征在于,单元PI胶层的厚度为10-20μm,单元布线层覆铜的厚度为1.5~2.5μm。
6.如权利要求1所述晶圆测试用探针转接板的制作方法,其特征在于,单元PI胶层的激光盲孔的孔径为9~11μm,单元布线层的线路宽度为2~5μm。
7.如权利要求1所述晶圆测试用探针转接板的制作方法,其特征在于,底层焊盘阵列pitch≥0.5mm,测试焊盘阵列pitch≤120μm。
8.一种晶圆测试用探针转接板的制作方法,其特征在于,包括下述步骤:
步骤S1,制作带双面焊盘的陶瓷基板:在陶瓷板的上下两面分别制作底层焊盘和转接焊盘,在陶瓷板上冲孔,获得过孔,再将过孔电镀填平,过孔连通所述底层焊盘和转接焊盘;
步骤S2,在陶瓷基板的上表面印刷一层PI胶;
步骤S3,从PI胶顶面打激光盲孔到转接焊盘上;
步骤S4,在PI胶顶面溅射金属层;
步骤S5,将金属层蚀刻为线路,并根据待测晶圆的芯片阵列位置对应布置测试焊盘,对盲孔进行金属化处理,导通测试焊盘和转接焊盘;
步骤S6,底层焊盘焊接刚性内插器,测试焊盘焊接探针或制作微型凸柱;
每个转接焊盘对应2个以上的测试焊盘;测试焊盘阵列包括2个以上的子测试焊盘阵列,每个子测试焊盘阵列的测试焊盘分别与对应的转接焊盘通过激光盲孔连接;每个子测试焊盘阵列的排布对应一种晶圆的引脚分布。
9.一种晶圆测试用探针转接板的制作方法,其特征在于,包括下述步骤:
步骤A1,在陶瓷板的上下两面分别制作底层焊盘和转接焊盘,在陶瓷板上冲孔获得过孔,再将过孔电镀填平,过孔连通所述底层焊盘和转接焊盘;
步骤A2,在陶瓷基板的上表面制作第一再布线单元层的PI胶;
步骤A3,从第一再布线单元PI胶顶面打激光盲孔到转接焊盘上;
步骤A4,在第一再布线单元层PI胶顶面溅射第一再布线单元层金属层;
步骤A5,将第一再布线单元层金属层蚀刻为第一再布线单元布线层的线路,并加工第一单元层焊盘,对盲孔进行金属化处理,导通第一单元层焊盘和转接焊盘;
步骤A6,在第一再布线单元布线层线上表面制作第二再布线单元层PI胶;
步骤A7,从第二再布线单元PI胶顶面打激光盲孔到第一再布线单元层焊盘上;
步骤A8,在第二再布线单元层PI胶顶面溅射第二再布线单元层金属层;
步骤A9,将第二再布线单元层金属层蚀刻为第二再布线单元布线层的线路,并加工第二单元层焊盘,对盲孔进行金属化处理,导通第二单元层焊盘和第一单元层焊盘;
步骤A10,重复A6~A9步骤,制作上一层再布线单元层;
位于顶层的单元层焊盘阵列为测试焊盘阵列,测试焊盘阵列的测试焊盘根据待测晶圆的芯片阵列的引脚位置对应布置;
步骤A11,底层焊盘焊接刚性内插器,顶层测试焊盘焊接探针或制作微型凸柱;
每个转接焊盘对应2个以上的测试焊盘;测试焊盘阵列包括2个以上的子测试焊盘阵列,每个子测试焊盘阵列的测试焊盘分别与对应的转接焊盘通过激光盲孔连接;每个子测试焊盘阵列的排布对应一种晶圆的引脚分布。
CN202010232735.2A 2020-03-28 2020-03-28 一种晶圆测试用探针转接板及其制作方法 Active CN111366839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010232735.2A CN111366839B (zh) 2020-03-28 2020-03-28 一种晶圆测试用探针转接板及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010232735.2A CN111366839B (zh) 2020-03-28 2020-03-28 一种晶圆测试用探针转接板及其制作方法

Publications (2)

Publication Number Publication Date
CN111366839A CN111366839A (zh) 2020-07-03
CN111366839B true CN111366839B (zh) 2022-04-12

Family

ID=71207747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010232735.2A Active CN111366839B (zh) 2020-03-28 2020-03-28 一种晶圆测试用探针转接板及其制作方法

Country Status (1)

Country Link
CN (1) CN111366839B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114624557A (zh) * 2020-12-11 2022-06-14 高端电子有限公司 半导体组件的测试方法
CN114137383A (zh) * 2022-02-08 2022-03-04 广东科翔电子科技股份有限公司 一种高精密Mini-LED板电测方法
CN116314110A (zh) * 2023-05-26 2023-06-23 苏州晶晟微纳半导体科技有限公司 一种复合基板及其制造方法与用途

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510966A (ja) * 2004-08-19 2008-04-10 フォームファクター, インコーポレイテッド 一度に多数方式でワイヤボンドプローブカードを作製する方法
WO2008095091A2 (en) * 2007-01-31 2008-08-07 Nanonexus, Inc. Structures and processes for fabrication of probe card assemblies with multi-layer interconnect
CN101346813A (zh) * 2005-12-22 2009-01-14 Jsr株式会社 晶片检查用电路基板装置、探针卡和晶片检查装置
TW200907347A (en) * 2007-08-07 2009-02-16 Chunghwa Prec Test Tech Co Ltd Structure of test carrier board with fine pitch and manufacturing method thereof
CN101467051A (zh) * 2006-06-08 2009-06-24 日本发条株式会社 探针卡
KR20090079273A (ko) * 2008-01-17 2009-07-22 (주) 비티비테크놀로지 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드
CN102937695A (zh) * 2012-10-19 2013-02-20 北京大学 一种硅通孔超薄晶圆测试结构及测试方法
CN103077937A (zh) * 2012-12-30 2013-05-01 深圳中科系统集成技术有限公司 单路静电释放保护器件的加工方法
CN103412163A (zh) * 2013-07-16 2013-11-27 上海交通大学 基于弹性聚合物材料的微电子机械系统探针卡转接板
CN103517548A (zh) * 2012-06-15 2014-01-15 新光电气工业株式会社 布线基板及其制造方法
CN104160281A (zh) * 2012-03-07 2014-11-19 爱德万测试公司 由基体材料形成的细间距探测器阵列
CN110531125A (zh) * 2018-05-23 2019-12-03 旺矽科技股份有限公司 空间转换器、探针卡及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104793026B (zh) * 2014-01-20 2018-09-28 旺矽科技股份有限公司 应用于探针测试装置的支撑结构及其制作方法
CN106483452B (zh) * 2016-10-17 2024-03-19 苏州润弘安创自动化科技有限公司 一种高精度防反光超薄柔性电路板ict测试设备及其工作方法
CN209400668U (zh) * 2018-12-27 2019-09-17 深圳市燕麦科技股份有限公司 一种柔性电路板的对接测试装置

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008510966A (ja) * 2004-08-19 2008-04-10 フォームファクター, インコーポレイテッド 一度に多数方式でワイヤボンドプローブカードを作製する方法
CN101346813A (zh) * 2005-12-22 2009-01-14 Jsr株式会社 晶片检查用电路基板装置、探针卡和晶片检查装置
CN101467051A (zh) * 2006-06-08 2009-06-24 日本发条株式会社 探针卡
WO2008095091A2 (en) * 2007-01-31 2008-08-07 Nanonexus, Inc. Structures and processes for fabrication of probe card assemblies with multi-layer interconnect
TW200907347A (en) * 2007-08-07 2009-02-16 Chunghwa Prec Test Tech Co Ltd Structure of test carrier board with fine pitch and manufacturing method thereof
KR20090079273A (ko) * 2008-01-17 2009-07-22 (주) 비티비테크놀로지 핀 일체형 스페이스 트랜스포머를 구비한 프로브 카드
CN104160281A (zh) * 2012-03-07 2014-11-19 爱德万测试公司 由基体材料形成的细间距探测器阵列
CN103517548A (zh) * 2012-06-15 2014-01-15 新光电气工业株式会社 布线基板及其制造方法
CN102937695A (zh) * 2012-10-19 2013-02-20 北京大学 一种硅通孔超薄晶圆测试结构及测试方法
CN103077937A (zh) * 2012-12-30 2013-05-01 深圳中科系统集成技术有限公司 单路静电释放保护器件的加工方法
CN103412163A (zh) * 2013-07-16 2013-11-27 上海交通大学 基于弹性聚合物材料的微电子机械系统探针卡转接板
CN110531125A (zh) * 2018-05-23 2019-12-03 旺矽科技股份有限公司 空间转换器、探针卡及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
探针卡设计与技术改进;张革平 等;《微电子技术》;19950430;第23卷(第2期);第51-53页 *

Also Published As

Publication number Publication date
CN111366839A (zh) 2020-07-03

Similar Documents

Publication Publication Date Title
US11193953B2 (en) 3D chip testing through micro-C4 interface
CN1964077B (zh) 电容器及其制造方法、以及包含该电容器的半导体器件
US11585831B2 (en) Test probing structure
JPH0220848Y2 (zh)
CN104851814B (zh) 集成电路封装件及其形成方法
EP0629867B1 (en) Probe structure
US6864165B1 (en) Method of fabricating integrated electronic chip with an interconnect device
CN111366839B (zh) 一种晶圆测试用探针转接板及其制作方法
US6521530B2 (en) Composite interposer and method for producing a composite interposer
US6964881B2 (en) Multi-chip wafer level system packages and methods of forming same
US20090267183A1 (en) Through-substrate power-conducting via with embedded capacitance
CN101472403B (zh) 印刷线路板及其制作方法
JP2021197431A (ja) 半導体装置の製造方法
Motohashi et al. SMAFTI package with planarized multilayer interconnects
KR20140114932A (ko) 복합기판을 이용한 패키지 및 그 제조방법
US12170252B2 (en) Electronic substrate stacking
US20060131744A1 (en) Method and apparatus for providing a BGA connection having improved drop test performance
JPH0763786A (ja) プローブ構造
JPS63501995A (ja) マイクロミニチュア装置の圧接接続端子の製造方法
CN112289775A (zh) 基于硅通孔及重布线路层的空间转换基体及制备方法
KR20240129789A (ko) 반도체 검사용 인쇄회로기판 인터페이스 보드 및 그 제조방법
KR20240040494A (ko) 반도체 검사용 세라믹 인터페이스 보드 및 그 제조방법
CN113567838A (zh) 一种基于转接板的电路测试结构及其制备方法
CN115939101A (zh) 一种封装基板的制造方法及结构
JP2024085489A (ja) インターポーザ、半導体パッケージ及びそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant