[go: up one dir, main page]

CN111354742A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN111354742A
CN111354742A CN201911324053.8A CN201911324053A CN111354742A CN 111354742 A CN111354742 A CN 111354742A CN 201911324053 A CN201911324053 A CN 201911324053A CN 111354742 A CN111354742 A CN 111354742A
Authority
CN
China
Prior art keywords
electrode
line
display device
light emitting
branch portions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911324053.8A
Other languages
English (en)
Other versions
CN111354742B (zh
Inventor
金璟陪
郑珉在
蔡锺哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111354742A publication Critical patent/CN111354742A/zh
Application granted granted Critical
Publication of CN111354742B publication Critical patent/CN111354742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00
    • H01L25/0753—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10H20/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示装置，所述显示装置包括：基底，其上设置有多个像素；电极部分，包括第一电极和第二电极，第一电极位于基底上的多个像素中的每个像素中，第二电极与第一电极在同一平面上分隔开；多个发光器件，在第一电极与第二电极之间彼此分隔开；电源线部分，包括第一电源线和第二电源线，第一电源线位于基底与第一电极之间，第一电源线接收第一驱动电源，第二电源线位于基底与第二电极之间，第二电源线接收第二驱动电源；以及屏蔽电极线，位于电源线部分与第一电极之间，屏蔽电极线接收第一驱动电源。

Description

显示装置
2018年12月20日提交至韩国知识产权局的名称为“Display Device(显示装置)”的第10-2018-0166357号韩国专利申请通过引用全部包含于此。
技术领域
实施例涉及一种包括发光器件的显示装置。
背景技术
发光二极管(LED)具有高的光转换效率、低功耗、半永久寿命和环境友好性。当在灯、手电筒和显示装置等中使用LED时，布置LED以在LED与电极之间形成用于向LED供电的电连接是必要的。
LED和电极的布置方法可以包括在电极上直接生长LED的方法和单独生长LED然后将LED设置在电极上的方法。在后一种方法中，当具有纳米单位尺寸的超小型LED设置在电极上时，由于由其他元件导致的场效应，可能发生超小型LED的未对准。
发明内容
实施例涉及一种显示装置，所述显示装置可以包括：基底，其上设置有多个像素；电极部分，包括第一电极和第二电极，第一电极设置在基底上的多个像素中的每个像素中，第二电极在同一平面上与第一电极分隔开；多个发光器件，在第一电极与第二电极之间彼此分隔开；电源线部分，包括第一电源线和第二电源线，第一电源线位于基底与第一电极之间，第一电源线接收第一驱动电源，第二电源线位于基底与第二电极之间，第二电源线接收第二驱动电源；以及屏蔽电极线，位于电源线部分与第一电极之间，屏蔽电极线接收第一驱动电源。
屏蔽电极线可以位于电源线部分与第一电极之间，以防止当多个发光器件在第一电极与第二电极之间对准时由电极部分下面的驱动电路引起的竖直电场效应。
第一电极可以是每个发光器件的阳极电极，第二电极可以是每个发光器件的阴极电极。
第一驱动电源可以与用于将电流提供到第一电极和第二电极中的一个的电压对应，第二驱动电源可以施加到第一电极和第二电极中的另一个。
第一电极可以经由驱动电路连接到第一驱动电源，第二电极可以连接到第二驱动电源。
显示装置还可以包括位于基底与电源线部分之间的扫描线，扫描线使多个发光器件与驱动电路连接。扫描线可以位于屏蔽电极线下面。
驱动电路可以包括至少一个晶体管。所述至少一个晶体管可以包括：半导体层，位于基底上，半导体层具有沟道、源电极和漏电极；以及栅电极，位于半导体层上。
栅电极可以包括：第一栅电极，位于插置在第一栅电极与半导体层之间的栅极绝缘层上；以及第二栅电极，位于第一栅电极与电源线部分之间。
屏蔽电极线可以位于电源线部分与电极部分之间。
屏蔽电极线可以延伸以覆盖相邻的像素之间的区域。
第一电极可以包括第一主干部分和多个第一分支部分，第一主干部分在第一方向上延伸，多个第一分支部分从第一主干部分在与第一方向交叉的第二方向上延伸，第二电极包括第二主干部分和多个第二分支部分，第二主干部分在第一方向上延伸，多个第二分支部分从第二主干部分在第二方向上延伸，多个第二分支部分与多个第一分支部分交替设置。
屏蔽电极线可以与第一电极的第一分支部分和第二电极的第二分支部分中的至少一个叠置。
第一电极的多个第一分支部分中的一个第一分支部分可以位于每个像素的最外部处。屏蔽电极线可以与第一电极的多个第一分支部分中的位于每个像素的最外部处的所述一个第一分支部分叠置，并且延伸以覆盖相邻的像素之间的区域。
屏蔽电极线可以通过接触孔连接到第一电源线。
屏蔽电极线和第二电源线可以在每个像素中彼此不叠置。
屏蔽电极线可以包括：第一电极部分，在第一方向上延伸；以及第二电极部分，在与第一方向垂直的第二方向上延伸。
实施例涉及一种显示装置，所述显示装置包括：基底，其上设置有多个像素；电极部分，包括第一电极和第二电极，第一电极位于基底上的多个像素中的每个像素中，第二电极与第一电极在同一平面上分隔开；多个发光器件，彼此分隔开并且位于第一电极与第二电极之间；电源线部分，包括第一电源线和第二电源线，第一电源线位于基底与第一电极之间，第一电源线具有施加到其的第一驱动电源，第二电源线位于基底与第二电极之间，第二电源线具有施加到其的第二驱动电源；以及屏蔽电极线，位于电源线部分与第一电极之间，屏蔽电极线具有施加到其的第一驱动电源，其中：第一电极可以包括第一主干部分和多个第一分支部分，第一主干部分在第一方向上延伸，多个第一分支部分从第一主干部分在与第一方向交叉的第二方向上延伸，第二电极可以包括第二主干部分和多个第二分支部分，第二主干部分在第一方向上延伸，多个第二分支部分从第二主干部分在第二方向上延伸，多个第二分支部分与多个第一分支部分交替设置，其中，屏蔽电极线可以包括在第一方向上延伸的第三主干部分和从第三主干部分在第二方向上延伸的多个第三分支部分。
第三分支部分中的至少一些可以与第一分支部分和第二分支部分中的至少一个叠置。
多个第一分支部分中的一个第一分支部分可以位于每个像素的最外部处。第三分支部分中的一个可以与多个第一分支部分中的位于每个像素的最外部处的所述一个第一分支部分叠置，并且延伸以覆盖相邻的像素之间的区域。
附图说明
通过参照附图详细描述示例性实施例，特征对于本领域技术人员而言将变得明显，在附图中：
图1示出了根据示例性实施例的发光器件的透视图；
图2示出了根据示例性实施例的具有发光源(例如，图1中的发光器件)的显示装置的示意性平面图；
图3A和图3B示出了根据示例性实施例的图2中的像素的电路图；
图4示出了根据另一示例性实施例的图2中的像素的电路图；
图5A和图5B示出了图2中的区域EA1的平面图；
图6A示出了沿图5A和图5B中的线I-I’截取的剖视图；
图6B示出了沿图5A中的线III-III’截取的剖视图；
图7示出了沿图5A和图5B中的线II-II’截取的剖视图；以及
图8示出了根据示例性实施例的图6A、图6B和图7中的显示元件层的剖视图。
具体实施方式
现在将在下文中参照附图更全面地描述示例实施例；然而，示例实施例可以以不同的形式实现，并且不应该被解释为限于在这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底的和完整的，并且这些实施例将向本领域技术人员充分传达示例性实施方式。
在附图中，为了说明的清楚，可以夸大层和区域的尺寸。还将理解的是，当层或元件被称为“在”另一层或基底“上”时，该层或元件可以直接在另一层或基底上，或者可以存在中间层。此外，将理解的是，当层被称为“在”另一层“下面”时，该层可以直接在所述另一层下面，也可以存在一个或更多个中间层。另外，还将理解的是，当层被称为“在”两个层“之间”时，该层可以是所述两个层之间唯一的层，或者也可以存在一个或更多个中间层。同样的附图标记始终表示同样的元件。
本公开可以适用各种变化和不同形状，因此仅通过个别示例详细说明。然而，示例不限于某些形状，而是适用所有变化以及等同材料和置换。为了更好理解，以其中图形被放大的方式来示出所包括的附图。
同样的标号始终表示同样的元件。在附图中，可以为了清楚而夸大某些线、层、组件、元件或特征的厚度。将理解的是，虽然这里可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一元件区别开。因此，在不脱离本公开的教导的情况下，下面讨论的“第一”元件也可以被称为“第二”元件。除非上下文另有明确说明，否则如这里所使用的，单数形式也意图包括复数形式。
还将理解的是，当在本说明书中使用术语“包括”和/或其变型时表明存在所陈述的特征、整体、步骤、操作、元件、组件和/或它们的组，但是不排除一个或更多个其他特征、整体、步骤、操作、元件、组件和/或它们的组的存在和/或添加。此外，诸如层、区域、基底或板的元件放置“在”另一元件“上”或“上方”的表述不仅表示元件“直接”放置“在”所述另一元件“上”或“恰好”放置“在”所述另一元件“上方”的情况，而且表示又一元件插置在所述元件与所述另一元件之间的情况。相反地，诸如层、区域、基底或板的元件放置“在”另一元件“下面”或“下方”的表述不仅表示元件“直接”放置“在”所述另一元件“下面”或“恰好”放置“在”所述另一元件“下方”的情况，而且表示又一元件插置在所述元件与所述另一元件之间的情况。
在下文中，将参照附图更详细地描述示例性实施例。
图1示出了根据示例性实施例的发光器件的透视图。发光器件LD可以是具有小尺寸(例如，纳米单位尺寸)的发光二极管(LED)。发光器件LD的尺寸可以根据应用发光器件LD的显示装置的种类而变化和修改。
发光器件LD可以以各种形状(例如，圆筒柱形状、矩形平行六面体形状和多棱柱形状)形成。如图1中所示，发光器件LD可以具有圆筒柱形状。例如，发光器件LD可以具有在一个方向上延伸的杆形状。杆形状可以包括在长度方向上较长的棒状形状和杆状形状。例如，发光器件LD可以具有大于其直径的长度。
发光器件LD可以用作各种显示装置中的发光源。例如，发光器件LD可以用于照明装置或自发光显示装置，并且可以发射包括例如红色光、绿色光、蓝色光或白色光的光。
参照图1，根据示例性实施例的发光器件LD可以包括第一导电半导体层11、第二导电半导体层13和插置在第一导电半导体层11与第二导电半导体层13之间的有源层12。例如，发光器件LD可以以第一导电半导体层11、有源层12和第二导电半导体层13顺序地堆叠在其中的堆叠结构实现。
例如，当发光器件LD在长度方向上延伸时，发光器件LD可以具有沿长度方向的一个端部和相对的端部。第一导电半导体层11和第二导电半导体层13中的一个可以设置在发光器件LD的所述一个端部处，第一导电半导体层11和第二导电半导体层13中的另一个可以设置在发光器件LD的所述相对的端部处。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如，第一导电半导体层11可以包括例如InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括用例如Si、Ge或Sn的第一导电掺杂剂掺杂的半导体层。例如，第一导电半导体层11可以由各种材料形成。
有源层12可以形成在第一导电半导体层11上，并且可以以单量子阱结构或多量子阱结构形成。在示例性实施例中，用导电掺杂剂掺杂的包覆层可以形成在有源层12的顶表面和/或底表面上。例如，包覆层可以由例如AlGaN层或InAlGaN层形成。此外，AlGaN或InAlGaN也可以用于形成有源层12。当具有预定电压或更高电压的电场施加到发光器件LD的两端时，发光器件LD可以通过电子-空穴对之间在有源层12中的结合而发光。
第二导电半导体层13可以形成在有源层12上，并且可以包括具有与第一导电半导体层11不同类型的半导体层。例如，第二导电半导体层13可以包括至少一个p型半导体层。例如，第二导电半导体层13可以包括例如InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括用例如Mg的第二导电掺杂剂掺杂的半导体层。例如，第二导电半导体层13可以由各种材料形成。
在示例性实施例中，发光器件LD还可以包括在第一导电半导体层11、有源层12和第二导电半导体层13的顶表面和/或底表面上的额外的磷光层、有源层、半导体层和/或电极层。
在一些实施例中，发光器件LD还可以包括位于第二导电半导体层13的顶表面上的电极层。电极层可以包括例如金属或金属氧化物。例如，电极层可以由例如铬(Cr)、钛(Ti)、铝(Al)、金(Au)、镍(Ni)、ITO及它们的氧化物或合金中的一种或混合物形成。
例如，发光器件LD还可以包括绝缘膜14。在示例性实施例中，可以省略绝缘膜14。在另一实施例中，绝缘膜14可以部分地覆盖第一导电半导体层11、有源层12和第二导电半导体层13。
例如，绝缘膜14可以完全覆盖除了发光器件LD的两端部外的第一导电半导体层11、有源层12和第二导电半导体层13，使得发光器件LD的两端部可以被暴露。例如，发光器件LD的圆筒柱的侧表面可以被绝缘膜14完全围绕。例如，绝缘膜14可以围绕第一导电半导体层11、有源层12和/或第二导电半导体层13的外圆周表面的至少一部分。例如，绝缘膜14可以仅围绕有源层12的外圆周表面。
在示例性实施例中，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由例如SiO2、Si3N4、Al2O3和TiO2组成的组中选择的至少一种绝缘材料。此外，绝缘膜14可以由各种材料形成。
当在发光器件LD中设置了绝缘膜14时，可以防止由有源层12与除第一导电半导体层11和第二导电半导体层13以外的导电材料接触所导致的短路。此外，当形成了绝缘膜14时，可以最小化发光器件LD的表面缺陷，使得发光器件LD的寿命和效率可以提高。此外，当多个发光器件LD密集地设置时，绝缘膜14可以防止发光器件LD之间的不期望的短路。
图2示出了根据示例性实施例的具有发光源(例如，图1中的发光器件)的显示装置的示意性平面图。参照图2，根据示例性实施例的显示装置可以包括：基底SUB；多个像素PXL，在基底SUB上；驱动单元；线单元，连接像素PXL和驱动单元。驱动单元可以设置在基底SUB上并且可以驱动像素PXL。
基底SUB可以包括显示区域DA和非显示区域NDA。显示区域DA可以是在其中设置有像素PXL的区域。例如，像素PXL可以显示图像。非显示区域NDA可以是在其中设置有驱动单元和线单元的区域。例如，驱动单元可以驱动像素PXL。线单元可以将像素PXL连接到驱动单元。
显示区域DA可以具有各种形状。例如，显示区域DA可以以例如包括直线的边和/或弯曲的边的封闭多边形、圆形、椭圆形、半圆形或半椭圆形形成。当显示区域DA包括多个区域时，每个区域也可以以各种形状(例如，包括直线的边和/或弯曲的边的封闭多边形、圆形、椭圆形、半圆形或半椭圆形)设置。此外，多个区域可以具有相同的面积或不同的面积。
在示例性实施例中，显示区域DA可以具有包括直线的边的四边形形状。非显示区域NDA可以设置在显示区域DA的一侧处。在示例性实施例中，非显示区域NDA可以围绕显示区域DA的周边。
像素PXL可以在基底SUB上设置在显示区域DA中。像素PXL中的每个可以是用于显示图像的最小单元。像素PXL中的每个可以包括发射白色光和/或彩色光的发光器件。例如，每个像素PXL可以发射红色、绿色和蓝色之中的至少一种颜色的光。例如，每个像素PXL可以发射青色、品红和黄色以及白色之中的至少一种颜色的光。
像素PXL可以沿在第一方向DR1上延伸的行以及在与第一方向DR1交叉的第二方向DR2上延伸的列以矩阵形式布置。例如，像素PXL可以以各种形式布置。
驱动单元可以通过线单元将信号提供到每个像素PXL，并且像素PXL的驱动可以被控制。在图2中，为方便描述，省略了线单元。
驱动单元可以包括：扫描驱动器SDV，用于通过扫描线将扫描信号提供到像素PXL；发射驱动器EDV，用于通过发射控制线将发射控制信号提供到像素PXL；数据驱动器DDV，用于通过数据线将数据信号提供到像素PXL；以及时序控制器。时序控制器可以控制扫描驱动器SDV、发射驱动器EDV和数据驱动器DDV。
图3A和图3B示出了图2中的像素。例如，图3A和图3B中的像素PXL可以构成有源发光显示面板。如图3A和图3B中所示，每个像素PXL可以连接到第j数据线Dj和第i扫描线Si。
参照图3A，像素PXL可以包括至少一个发光器件LD和用于驱动发光器件LD的驱动电路144。发光器件LD的一个端部(例如，包括至少一个发光器件的发光单元的阳极电极或像素的阳极电极)可以通过驱动电路144连接到第一驱动电源VDD，发光器件LD的相对的端部(例如，包括至少一个发光器件的发光单元的阴极电极或像素的阴极电极)可以连接到第二驱动电源VSS。在示例性实施例中，第一驱动电源VDD可以与用于将电流提供到发光器件LD的一个端部的电压对应，第二驱动电源VSS可以施加到发光器件LD的相对的端部。可选择地，第二驱动电源VSS可以与用于将电流提供到发光器件LD的第一电极的电压对应，第一驱动电源VDD可以施加到发光器件LD的第二电极。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第二驱动电源VSS可以具有比第一驱动电源VDD的电位低发光器件LD的阈值电压或更大的电位。发光器件LD可以发射具有与由驱动电路144控制的驱动电流对应的亮度的光。
例如，图3A中的像素PXL可以仅具有一个发光器件LD。例如，像素PXL可以包括彼此并联的多个发光器件LD。
在示例性实施例中，驱动电路144可以包括第一晶体管M1、第二晶体管M2和存储电容器Cst。此外，驱动电路144的结构可以是可变的。
第一晶体管M1(作为开关晶体管)的第一电极可以连接到第j数据线Dj。第一晶体管M1的第二电极可以连接到第一节点N1。第一晶体管M1的第一电极和第二电极可以是不同的电极。例如，第一晶体管M1的第一电极是源电极，第一晶体管M1的第二电极可以是漏电极。此外，第一晶体管M1的栅电极可以连接到第i扫描线Si。
当导通电压(例如，低电压)通过第i扫描线Si提供到第一晶体管M1的栅电极时，第一晶体管M1可以导通。当第一晶体管M1导通时，第j数据线Dj和第一节点N1可以彼此电连接。对应的帧的数据信号可以提供到第j数据线Dj。因此，数据信号可以通过导通的第一晶体管M1发送到第一节点N1。发送到第一节点N1的数据信号可以充入存储电容器Cst。
第二晶体管M2(作为驱动晶体管)的第一电极可以连接到第一驱动电源VDD。第二晶体管M2的第二电极可以连接到发光器件LD的第一电极。此外，第二晶体管M2的栅电极可以连接到第一节点N1。第二晶体管M2可以将与第一节点N1的电压对应的驱动电流的量提供到发光器件LD。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD。存储电容器Cst的另一个电极可以连接到第一节点N1。存储电容器Cst可以充入与提供到第一节点N1的数据信号对应的电压，并且可以维持充入的电压直到下一帧的数据信号被提供到第一节点N1为止。
图3A示出了具有简单结构的驱动电路144，驱动电路144包括：第一晶体管M1，用于将数据信号发送到像素PXL的内部；存储电容器Cst，用于存储数据信号；以及第二晶体管M2，用于将与数据信号对应的驱动电流提供到发光器件LD。在一些实施例中，可以不同地修改和实施驱动电路144的结构。
例如，驱动电路144可以包括至少一个晶体管，例如，用于补偿第二晶体管M2的阈值电压的补偿晶体管、用于初始化第一节点N1的初始化晶体管和/或用于控制发光器件LD的发光时间的发射控制晶体管。可选择地，驱动电路144还可以包括其他电路元件，例如，用于使第一节点N1的电压升高的升压电容器。
如图3A中所示，两个晶体管(例如，包括在驱动电路144中的第一晶体管M1和第二晶体管M2)均可以用P型晶体管实现。可选择地，包括在驱动电路144中的第一晶体管M1和第二晶体管M2中的至少一个可以用N型晶体管实现。
参照图3B，在示例性实施例中，第一晶体管M1和第二晶体管M2可以用N型晶体管实现。除了通过使用N型晶体管而不是P型晶体管来改变一些组件之间的连接之外，图3B中驱动电路144的构造和操作与图3A中驱动电路144的构造和操作相似。因此，将省略其详细描述。
图4示出了根据另一实施例的图2中示出的像素之中的一个像素。例如，图4中像素PXL可以连接到第j数据线Dj、第(i-1)扫描线Si-1、第i扫描线Si和第(i+1)扫描线Si+1。
参照图4，像素PXL可以包括发光器件LD、第一晶体管T1至第七晶体管T7和存储电容器Cst。
发光器件LD的一个端部(例如，包括至少一个发光器件的发光单元的阳极电极或像素的阳极电极)可以经由第六晶体管T6连接到第一晶体管T1。发光器件LD的相对的端部(例如，包括至少一个发光器件的发光单元的阴极电极或像素的阴极电极)可以连接到第二驱动电源VSS。例如，发光器件LD的一个端部可以经由第六晶体管T6连接到第一晶体管T1，发光器件LD的另一个端部可以连接到第二驱动电源VSS。发光器件LD可以产生具有与通过第一晶体管T1提供的电流的量对应的预定的亮度的光。
第一晶体管T1(作为驱动晶体管)的源电极可以经由第五晶体管T5连接到第一驱动电源VDD。第一晶体管T1的漏电极可以经由第六晶体管T6连接到发光器件LD的第一电极(或一个端部)。第一晶体管T1可以根据连接到第一晶体管T1的栅电极的第一节点N1的电压来控制从第一驱动电源VDD经由发光器件LD流到第二驱动电源VSS的电流的量。
第二晶体管T2(作为开关晶体管)可以连接在第j数据线Dj与第一晶体管T1的源电极之间。此外，第二晶体管T2的栅电极可以连接到第i扫描线Si。当第i扫描信号提供到第i扫描线Si时，第二晶体管T2可以导通。第j数据线Dj和第一晶体管T1的源电极可以通过导通的第二晶体管T2彼此电连接。
第三晶体管T3可以连接在第一晶体管T1的漏电极与第一晶体管T1的栅电极(即，第一节点N1)之间。此外，第三晶体管T3的栅电极可以连接到第i扫描线Si。当第i扫描信号提供到第i扫描线Si时，第三晶体管T3可以导通。当第三晶体管T3导通时，第一晶体管T1的漏电极和第一晶体管T1的栅电极(即，第一节点N1)可以彼此电连接。因此，当第三晶体管T3导通时，第一晶体管T1可以以二极管形式连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。此外，第四晶体管T4的栅电极可以连接到第(i-1)扫描线Si-1。当第(i-1)扫描信号提供到第(i-1)扫描线Si-1时，第四晶体管T4可以导通。当第四晶体管T4导通时，初始化电源Vint的电压可以提供到第一节点N1。例如，初始化电源Vint可以被设定为低于数据信号的电压。
第五晶体管T5可以连接在第一驱动电源VDD与第一晶体管T1的源电极之间。此外，第五晶体管T5的栅电极可以连接到第i发射控制线Ei。当第i发射控制信号提供到第i发射控制线Ei时，第五晶体管T5可以截止。当第i发射控制信号未提供到第i发射控制线Ei时，第五晶体管T5可以导通。
第六晶体管T6可以连接在第一晶体管T1的漏电极与发光器件LD的第一电极(或一个端部)之间。此外，第六晶体管T6的栅电极可以连接到第i发射控制线Ei。当第i发射控制信号提供到第i发射控制线Ei时，第六晶体管T6可以截止。当第i发射控制信号未提供到第i发射控制线Ei时，第六晶体管T6可以导通。
第七晶体管T7可以连接在初始化电源Vint与发光器件LD的一个端部(或像素的阳极电极)之间。此外，第七晶体管T7的栅电极可以连接到第(i+1)扫描线Si+1。当第(i+1)扫描信号提供到第(i+1)扫描线Si+1时，第七晶体管T7可以导通。当第七晶体管T7导通时，初始化电源Vint的电压可以提供到发光器件LD的一个端部(或像素的阳极电极)。
存储电容器Cst可以连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以存储与数据信号对应的电压和第一晶体管T1的阈值电压。
例如，当发光器件LD可以在像素PXL中对准时，第一对准线ARG1可以连接到发光器件LD的第一电极(即，第二节点N2)，第二对准线ARG2可以连接到发光器件LD的第二电极(或另一端部)。地电压(GND)可以施加到第一对准线ARG1，交流(AC)电压可以施加到第二对准线ARG2。当具有不同电压电平的预定的电压分别施加到第一对准线ARG1和第二对准线ARG2时，在第二节点N2与发光器件LD的相对的端部(或像素的阴极电极)之间可以形成电场。发光器件LD可以通过电场在像素PXL中的期望的区域中对准。
如上所述，当发光器件LD利用第二节点N2与发光器件LD的第二电极(或另一端部)之间引起的电场对准时，像素PXL中的像素电路可以被驱动，并且由于由其他元件引起的电场而可能发生发光器件LD的未对准。例如，为防止该未对准，提供了一种包括能够屏蔽由像素电路导致的电场的屏蔽电极线的显示装置。在下文中，将参照图5A至图8更详细地描述根据示例性实施例的显示装置的详细结构。
图5A和图5B示出了图2中的区域EA1的平面图。图6A示出了沿图5A和图5B中所示的线I-I’截取的剖视图。图6B示出了沿图5A中所示的线III-III’截取的剖视图。图7示出了沿图5A和图5B中所示的线II-II’截取的剖视图。图8示出了根据示例性实施例的图6A、图6B和图7中所示的显示元件层的剖视图。
图5A示出了区域EA1中的像素电路层PCL和保护层PSV(见图6A、图6B和图7)的平面图，图5B示出了区域EA1中的保护层PSV上的显示元件层DPL(见图6A、图6B和图7)的平面图。
参照图5A、图5B、图6A、图6B和图7，根据示例性实施例的显示装置可以包括在其上设置有第一像素PXL1和第二像素PXL2的基底SUB。
第一像素PXL1和第二像素PXL2中的每个可以包括基底SUB上的像素电路层PCL和像素电路层PCL上的显示元件层DPL。在一些实施例中，保护层PSV还可以设置在像素电路层PCL与显示元件层DPL之间。
基底SUB可以包括绝缘材料，例如，玻璃、有机聚合物或石英。例如，基底SUB可以由具有柔性的材料制成以可弯曲或可折叠。基底SUB可以具有单层结构或多层结构。
像素电路层PCL可以包括基底SUB上的缓冲层BFL、缓冲层BFL上的晶体管以及电源线PL1和PL2。
缓冲层BFL可以防止杂质扩散到晶体管中。缓冲层BFL可以形成为单层。在示例性实施例中，缓冲层BFL可以形成为包括至少两个层的多层。当缓冲层BFL形成为多层时，层可以由相同的材料形成或由不同的材料形成。可选择地，根据基底SUB的材料和工艺条件，可以省略缓冲层BFL。
晶体管可以包括：驱动显示元件层DPL中的发光器件LD的驱动晶体管和/或将数据信号提供到驱动晶体管的开关晶体管。
半导体层可以设置在缓冲层BFL上的栅极绝缘层GI中。半导体层可以包括与晶体管的第一电极接触的第一区域和与晶体管的第二电极接触的第二区域。位于半导体层的第一区域与第二区域之间的第三区域可以是沟道区。在示例性实施例中，半导体层的第一区域可以是源区和漏区中的一个，半导体层的第二区域可以是源区和漏区中的另一个。
半导体层可以是由例如多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层的沟道区可以是未掺杂有杂质的半导体图案，并且可以是本征半导体。半导体层的第一区域和第二区域可以是掺杂有杂质的半导体图案。
第一栅电极GE1可以设置在第一层间绝缘层ILD1中，第二栅电极GE2可以设置在第二层间绝缘层ILD2中。第一栅电极GE1可以设置在半导体层上，第二栅电极GE2可以设置在第一栅电极GE1上。在示例性实施例中，第二栅电极GE2的面积可以比第一栅电极GE1的面积大。在示例性实施例中，竖直堆叠的第一栅电极GE1和第二栅电极GE2可以构成电容器，例如，存储电容器Cst。
参照图6B，还可以在第一层间绝缘层ILD1上设置第i扫描线Si。
电源线可以设置在第三层间绝缘层ILD3中。电源线可以包括第一电源线PL1和第二电源线PL2。在一些实施例中，第一电源线PL1可以设置在第一反射电极REL1下面。第一反射电极REL1可以是像素(或包括发光器件LD的发光单元)的阳极电极。例如，第一反射电极REL1可以是设置在像素PXL的最外部处的第一反射电极。在一些实施例中，第二电源线PL2可以设置在第二反射电极REL2下面。第二反射电极REL2可以是像素(或包括发光器件LD的发光单元)的阴极电极。第一电源线PL1和第二电源线PL2在竖直方向V上彼此不叠置。在一些实施例中，第一电源(即，第一驱动电源)VDD可以通过第一电源线PL1施加，第二电源(即，第二驱动电源)VSS可以通过第二电源线PL2施加。
例如，晶体管的第一电极和第二电极可以设置在第三层间绝缘层ILD3上。晶体管的第一电极和第二电极可以通过穿透第一层间绝缘层ILD1、第二层间绝缘层ILD2和栅极绝缘层GI的接触孔连接到半导体层的第一区域和第二区域。第一电极可以是源电极和漏电极中的一个，第二电极可以是源电极和漏电极中的另一个。
保护层PSV可以设置在第三层间绝缘层ILD3上。保护层PSV可以设置为覆盖屏蔽电极线NE1。在一些实施例中，屏蔽电极线NE1可以设置在第一反射电极REL1下面。在示例性实施例中，第一反射电极REL1可以是像素(或发光单元)的阳极电极。
在示例性实施例中，屏蔽电极线NE1可以设置在设置在像素PXL的最外部处的第一反射电极REL1下面。第一反射电极REL1下面的屏蔽电极线NE1可以通过穿透第三层间绝缘层ILD3的接触孔连接到第三层间绝缘层ILD3下面的第一电源线PL1。因此，当第一电源VDD施加到第一电源线PL1时，第一电源VDD也可以施加到屏蔽电极线NE1。在示例性实施例中，第一反射电极REL1可以通过穿透保护层PSV的接触孔CT1连接到屏蔽电极线NE1。因此，当第一电源VDD施加到第一电源线PL1时，第一电源VDD可以经由屏蔽电极线NE1施加到第一反射电极REL1。
例如，如图5B中所示，第二反射电极REL2可以通过穿透保护层PSV和第三层间绝缘层ILD3的接触孔CT2连接到设置在第三层间绝缘层ILD3下面的第二电源线PL2。因此，当第二电源VSS施加到第二电源线PL2时，第二电源VSS也可以施加到第二反射电极REL2。
在示例性实施例中，参照图5A、图6A、图6B和图7，屏蔽电极线NE1可以包括在第一方向DR1上延伸的第一电极部分和在垂直于第一方向DR1的第二方向DR2上延伸的第二电极部分。
在示例性实施例中，屏蔽电极线NE1可以设置在设置在第二像素PXL2的最外部处的第一反射电极REL1下面。屏蔽电极线NE1可以越过第二像素PXL2的区域广泛地延伸直至相邻的第一像素PXL1。例如，屏蔽电极线NE1可以在竖直方向V上不与第二电源线PL2叠置。
如上所述，第一电源VDD施加到其的屏蔽电极线NE1可以设置在发光器件LD的第一端部EP1下面。例如，第二像素PXL2的最外部处的发光器件LD的第一端部EP1下面的屏蔽电极线NE1可以延伸直至与第二像素PXL2相邻的另一像素(例如，第一像素PXL1)。例如，参照图7，屏蔽电极线NE1可以设置在设置在第二像素PXL2的左侧最外部处的发光器件LD的第一端部EP1下面。此外，具有相同形状的屏蔽电极线NE1可以设置在设置在第二像素PXL2的右侧最外部处的发光器件LD的第一端部EP1下面。
在示例性实施例中，参照图5A和图5B，当多个发光器件LD在第一反射电极REL1与第二反射电极REL2之间对准时，屏蔽电极线NE1可以防止由设置在像素电路层PCL中的例如第i扫描线Si等的其他元件导致的竖直电场效应。例如，设置在像素PXL的最外部处的发光器件LD的第一端部EP1下面的屏蔽电极线NE1可以延伸直至相邻的像素，使得通过延伸的屏蔽电极线NE1可以防止由相邻的像素的像素电路层PCL中的其他元件导致的对设置在像素PXL的最外部处的第一电极的竖直电场效应。因此，通过在竖直方向V上位于发光器件LD的第一端部EP1与像素电路层PCL中的其他元件之间的屏蔽电极线NE1，发光器件LD可以在像素区域中在第一反射电极REL1与第二反射电极REL2之间对准而不发生未对准。此外，可以防止发光器件LD在越过像素区域的不期望的区域中(例如，设置在像素PXL的最外部处的阳极电极的外侧)对准。
此外，可以通过第一电源线PL1和屏蔽电极线NE1施加第一电源VDD。因此，可以减小施加到显示装置的应力，并且可以减小或防止第一电源VDD的电压降。
参照图5B、图7和图8，第一像素PXL1和第二像素PXL2中的每个的显示元件层DPL可以包括设置在保护层PSV上的多个第一分隔壁PW1和第二分隔壁PW2、多个第一反射电极REL1和第二反射电极REL2、发光器件LD及多个第一接触电极CNE1和第二接触电极CNE2。显示元件层DPL还可以包括设置在保护层PSV上的阻挡层BRL，阻挡层BRL可以防止杂质扩散到发光器件LD中。可选择地，可以省略阻挡层BRL。
例如，发光器件LD中的每个可以沿第一方向DR1包括第一端部EP1和第二端部EP2。第一导电半导体层11和第二导电半导体层13中的一个可以设置在第一端部EP1处，第一导电半导体层11和第二导电半导体层13中的另一个可以设置在第二端部EP2处。
在示例性实施例中，第一绝缘层INS1可以覆盖发光器件LD的下表面。第二绝缘层INS2可以覆盖发光器件LD的部分上表面。发光器件LD的第一端部EP1和第二端部EP2两者(作为未被第二绝缘层INS2覆盖的区域)可以被暴露到外部。
多个第一分隔壁PW1和第二分隔壁PW2可以在保护层PSV上在水平方向H上彼此分隔开。第一分隔壁PW1和第二分隔壁PW2可以在基底SUB上在水平方向H上以一个发光器件LD或更多个发光器件LD的长度彼此分隔开。第一分隔壁PW1和第二分隔壁PW2可以包括绝缘材料，所述绝缘材料包括例如无机材料或有机材料。第一分隔壁PW1和第二分隔壁PW2可以具有如图6A、图6B和图7中所示的其侧表面以预定的角度倾斜的梯形形状。可选择地，第一分隔壁PW1和第二分隔壁PW2可以具有如图8中所示的半圆形形状。然而，在一些实施例中，第一分隔壁PW1和第二分隔壁PW2可以具有各种形状，例如，半椭圆形形状、圆形形状和四边形形状。
在示例性实施例中，参照图5B，第一反射电极REL1可以包括在第一方向DR1上延伸的第一主干部分和从第一主干部分在与第一方向DR1交叉的第二方向DR2上延伸的多个第一分支部分。第二反射电极REL2可以包括在第一方向DR1上延伸的第二主干部分和从第二主干部分在第二方向DR2上延伸的多个第二分支部分。多个第二分支部分可以与多个第一分支部分交替地设置。屏蔽电极线NE1可以与第一反射电极REL1的多个第一分支部分和第二反射电极REL2的多个第二分支部分中的至少一个叠置。
第一反射电极REL1可以设置在第一分隔壁PW1上。第一反射电极REL1可以与每个发光器件LD的第一端部EP1和第二端部EP2中的一个相邻设置，并且可以通过第一接触电极CNE1电连接到对应的发光器件LD。第二反射电极REL2可以设置在第二分隔壁PW2上。第二反射电极REL2可以与每个发光器件LD的第一端部EP1和第二端部EP2中的另一个相邻设置。
例如，第一反射电极REL1和第二反射电极REL2中的一个可以是发光器件LD的阳极电极，第一反射电极REL1和第二反射电极REL2中的另一个可以是发光器件LD的阴极电极。在示例性实施例中，第一反射电极REL1可以是发光器件LD的阳极电极，第二反射电极REL2可以是发光器件LD的阴极电极。
第一反射电极REL1和第二反射电极REL2可以在水平方向H上设置在同一平面上，并且在竖直方向V上具有相同的高度。例如，当第一反射电极REL1和第二反射电极REL2具有相同的高度时，发光器件LD可以更稳定地连接到第一反射电极REL1和第二反射电极REL2。
第一反射电极REL1和第二反射电极REL2可以设置为与第一分隔壁PW1和第二分隔壁PW2的形状对应。因此，第一反射电极REL1可以具有与第一分隔壁PW1的斜率对应的斜率，第二反射电极REL2可以具有与第二分隔壁PW2的斜率对应的斜率。
在示例性实施例中，第一反射电极REL1和第二反射电极REL2可以由具有柔性的导电材料形成。第一反射电极REL1和第二反射电极REL2可以将从发光器件LD的第一端部EP1和第二端部EP2发射的光在显示图像的方向(例如，前方向或竖直方向V)上反射。例如，由于第一反射电极REL1和第二反射电极REL2具有与第一分隔壁PW1和第二分隔壁PW2的形状对应的形状，所以从发光器件LD的第一端部EP1和第二端部EP2发射的光可以被第一反射电极REL1和第二反射电极REL2反射，以在前方向上进一步行进。因此，可以提高从发光器件LD发射的光的效率。在示例性实施例中，与第一反射电极REL1和第二反射电极REL2一起延伸的第一分隔壁PW1和第二分隔壁PW2可以用作反射构件以提高从发光器件LD中的每个发射的光的效率。
参照图5B，第一反射电极REL1可以具有沿与第一方向DR1交叉的第二方向DR2延伸的杆状形状。第一反射电极REL1可以连接到在第一方向DR1上延伸的第(1-1)连接线CNL1_1。第(1-1)连接线CNL1_1可以与第一反射电极REL1一体地设置。第(1-1)连接线CNL1_1可以通过接触孔电连接到晶体管。因此，提供到晶体管的信号可以通过第(1-1)连接线CNL1_1施加到第一反射电极REL1。在示例性实施例中，第(1-1)连接线CNL1_1可以是当对应的发光器件LD对准时将电压施加到第一反射电极REL1的线。
例如，第二反射电极REL2可以连接到在第一方向DR1上延伸的第(2-1)连接线。第(2-1)连接线可以与第二反射电极REL2一体地设置，并且可以沿第一方向DR1延伸。当以有源矩阵方式驱动显示装置时，第(2-1)连接线可以通过接触孔电连接到信号线。因此，信号线的电压可以通过第(2-1)连接线施加到第二反射电极REL2。例如，当第二驱动电源VSS施加到信号线时，第二驱动电源VSS可以通过第(2-1)连接线施加到第二反射电极REL2。在示例性实施例中，第(2-1)连接线可以是当对应的发光器件LD对准时将电压施加到第二反射电极REL2的线。
第一反射电极REL1和第二反射电极REL2及连接线可以由导电材料形成。导电材料可以包括金属(例如，Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr或其任何合金)、导电氧化物(例如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铟锡锌(ITZO))和导电聚合物(例如，PEDOT)等。此外，第一反射电极REL1和第二反射电极REL2及连接线可以以单层形成。例如，第一反射电极REL1和第二反射电极REL2及连接线可以形成为其中堆叠有金属、合金、导电氧化物和导电聚合物之中的两种或更多种材料的多层。例如，第一反射电极REL1和第二反射电极REL2及第(1-1)连接线CNL1_1和第(2-1)连接线可以由具有恒定柔性的导电材料形成以允许从发光器件LD中的每个的第一端部EP1和第二端部EP2发射的光在显示图像的方向(例如，前方向)上行进。
例如，第一接触电极CNE1可以将第一反射电极REL1稳定地电连接并且/或者物理地连接到发光器件LD中的每个的第一端部EP1和第二端部EP2两者中的一个。第一接触电极CNE1可以设置在第一反射电极REL1上。第一接触电极CNE1可以由透明导电材料形成，使得从发光器件LD中的每个发射并且随后在前方向上被第一反射电极REL1反射的光可以在前方向上行进。例如，透明导电材料可以包括ITO、IZO和ITZO等。
当在平面上观看时，第一接触电极CNE1可以覆盖第一反射电极REL1并且可以与第一反射电极REL1叠置。此外，第一接触电极CNE1可以与每个发光器件LD的第一端部EP1和第二端部EP2两者中的一个部分地叠置。
第三绝缘层INS3可以覆盖第一接触电极CNE1，并且可以设置在第一接触电极CNE1之上。因此，第一接触电极CNE1可以通过第三绝缘层INS3而不被暴露到外部，从而第一接触电极CNE1的腐蚀可以被防止。第三绝缘层INS3可以是包括例如无机材料的无机绝缘层或包括有机材料的有机绝缘层。第三绝缘层INS3可以以单层设置。此外，第三绝缘层INS3可以以多层设置。当第三绝缘层INS3以多层设置时，第三绝缘层INS3可以具有其中多个无机绝缘层和多个有机绝缘层交替地堆叠的结构。例如，第三绝缘层INS3可以具有其中第一无机绝缘层、有机绝缘层和第二无机绝缘层顺序地堆叠的结构。
第二接触电极CNE2可以设置在第二反射电极REL2上。当在平面上观看时，第二接触电极CNE2可以覆盖第二反射电极REL2并且可以与第二反射电极REL2(在竖直方向V上)叠置。此外，第二接触电极CNE2可以与发光器件LD的第二端部EP2叠置。第二接触电极CNE2可以由与第一接触电极CNE1相同的材料形成。
例如，第四绝缘层INS4可以覆盖第二接触电极CNE2，并且可以设置在第二接触电极CNE2之上。因此，第二接触电极CNE2可以通过第四绝缘层INS4而不被暴露到外部，从而第二接触电极CNE2的腐蚀可以被防止。第四绝缘层INS4可以由无机绝缘层和有机绝缘层中的一个形成。
例如，覆盖层OC可以设置在第四绝缘层INS4上。覆盖层OC可以是用于减小由设置在其底部上的第一分隔壁PW1和第二分隔壁PW2、第一反射电极REL1和第二反射电极REL2以及第一接触电极CNE1和第二接触电极CNE2等产生的台阶差的平坦化层。此外，覆盖层OC可以是用于防止氧和湿气等渗入发光器件LD中的封装层。在一些实施例中，可以省略覆盖层OC。当省略覆盖层OC时，第四绝缘层INS4可以用作用于防止氧和湿气等渗入发光器件LD中的封装层。
如上所述，发光器件LD的第一端部EP1可以连接到第一反射电极REL1，发光器件LD的第二端部EP2可以连接到第二反射电极REL2。例如，发光器件LD的第一导电半导体层11可以连接到第一反射电极REL1，发光器件LD的第二导电半导体层13可以连接到第二反射电极REL2的一侧。因此，发光器件LD的第一导电半导体层11和第二导电半导体层13可以通过第一反射电极REL1和第二反射电极REL2施加有预定的电压。当将具有预定的电压或更大的电压的电场施加到发光器件LD的第一端部EP1和第二端部EP2两者时，发光器件LD可以在电子-空穴对在有源层12中结合的同时发光。例如，第一像素PXL1和第二像素PXL2中的每个的显示元件层DPL还可以包括第一盖层CPL1和第二盖层CPL2。
第一盖层CPL1可以设置在第一反射电极REL1上。第一盖层CPL1可以防止第一反射电极REL1由于在显示装置的制造工艺中发生的缺陷等而损坏，并且进一步加强了第一反射电极REL1与基底SUB之间的粘合。第一盖层CPL1可以由透明导电材料(例如，IZO)形成，从而最小化从发光器件LD中的每个发射并且随后在前方向上被第一反射电极REL1反射的光的损失。
第一盖层CPL1可以连接到在第一方向DR1上延伸的第(1-2)连接线CNL1_2。第(1-2)连接线CNL1_2可以与第一盖层CPL1一体地设置，并且包括与第一盖层CPL1相同的材料。第(1-2)连接线CNL1_2可以设置在第(1-1)连接线CNL1_1上，并且当在平面上观看时与第(1-1)连接线CNL1_1叠置。第(1-1)连接线CNL1_1和第(1-2)连接线CNL1_2可以构成像素区域中的第一连接线CNL1。
第二盖层CPL2可以设置在第二反射电极REL2上。第二盖层CPL2可以防止第二反射电极REL2由于在显示装置的制造工艺中发生的缺陷等而损坏，并且进一步加强了第二反射电极REL2与基底SUB之间的粘合。第二盖层CPL2可以与第一盖层CPL1设置在同一层中，并且包括与第一盖层CPL1的材料相同的材料。
在根据本公开的显示装置中，当具有纳米单位尺寸的超小型发光器件在彼此不同的两个电极之间对准时，来自其他元件的场效应被阻挡，使得超小型发光器件能够在期望的区域中对准。
此外，在根据示例性实施例的显示装置中，可以防止当超小型发光器件在不期望的区域中对准时导致的短程均匀性(ShortRange Uniformity,SRU)的降低或混色的出现。
在这里已经公开了示例实施例，尽管采用了具体的术语，但是仅以一般性和描述性的含义而不是出于限制的目的，来使用并将解释这些术语。在一些情况下，自本申请提交时起对于本领域普通技术人员将明显的是，除非另外特别指出，否则结合特定的实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解的是，在不脱离如权利要求中所阐述的本发明的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (19)

1.一种显示装置，所述显示装置包括：
基底，其上设置有多个像素；
电极部分，包括第一电极和第二电极，所述第一电极位于所述基底上的所述多个像素中的每个像素中，所述第二电极在同一平面上与所述第一电极分隔开；
多个发光器件，在所述第一电极与所述第二电极之间彼此分隔开；
电源线部分，包括第一电源线和第二电源线，所述第一电源线位于所述基底与所述第一电极之间，所述第一电源线接收第一驱动电源，所述第二电源线位于所述基底与所述第二电极之间，所述第二电源线接收第二驱动电源；以及
屏蔽电极线，位于所述电源线部分与所述第一电极之间，所述屏蔽电极线接收所述第一驱动电源。
2.如权利要求1中所述的显示装置，其中，所述屏蔽电极线位于所述电源线部分与所述第一电极之间，以防止当所述多个发光器件在所述第一电极与所述第二电极之间对准时由所述电极部分下面的驱动电路导致的竖直电场效应。
3.如权利要求2中所述的显示装置，其中：
所述第一电极经由所述驱动电路连接到所述第一驱动电源，并且
所述第二电极连接到所述第二驱动电源。
4.如权利要求2中所述的显示装置，所述显示装置还包括位于所述基底与所述电源线部分之间的扫描线，所述扫描线使所述多个发光器件与所述驱动电路连接，其中，
所述扫描线位于所述屏蔽电极线下面。
5.如权利要求2中所述的显示装置，其中，所述驱动电路包括至少一个晶体管，其中，
所述至少一个晶体管包括：
半导体层，位于所述基底上，所述半导体层具有沟道、源电极和漏电极；以及
栅电极，位于所述半导体层上。
6.如权利要求5中所述的显示装置，其中，所述栅电极包括：
第一栅电极，位于插置在所述第一栅电极与所述半导体层之间的栅极绝缘层上；以及
第二栅电极，位于所述第一栅电极与所述电源线部分之间。
7.如权利要求1中所述的显示装置，其中，所述屏蔽电极线位于所述电源线部分与所述电极部分之间。
8.如权利要求1中所述的显示装置，其中，所述屏蔽电极线延伸以覆盖相邻的像素之间的区域。
9.如权利要求8中所述的显示装置，其中：
所述第一电极包括第一主干部分和多个第一分支部分，所述第一主干部分在第一方向上延伸，所述多个第一分支部分从所述第一主干部分在与所述第一方向交叉的第二方向上延伸，并且
所述第二电极包括第二主干部分和多个第二分支部分，所述第二主干部分在所述第一方向上延伸，所述多个第二分支部分从所述第二主干部分在所述第二方向上延伸，所述多个第二分支部分与所述多个第一分支部分交替设置。
10.如权利要求9中所述的显示装置，其中，所述屏蔽电极线与所述第一电极的所述多个第一分支部分和所述第二电极的所述多个第二分支部分中的至少一个叠置。
11.如权利要求9中所述的显示装置，其中，所述第一电极的所述多个第一分支部分中的一个第一分支部分位于每个像素的最外部处，
其中，所述屏蔽电极线与所述第一电极的所述多个第一分支部分中的位于每个像素的最外部处的所述一个第一分支部分叠置，并且延伸以覆盖相邻的像素之间的区域。
12.如权利要求9中所述的显示装置，其中，所述屏蔽电极线通过接触孔连接到所述第一电源线。
13.如权利要求1中所述的显示装置，其中，所述屏蔽电极线和所述第二电源线在每个像素中彼此不叠置。
14.如权利要求1中所述的显示装置，其中：
所述第一电极是每个像素的阳极电极，并且
所述第二电极是每个像素的阴极电极。
15.如权利要求14中所述的显示装置，其中：
所述第一驱动电源与用于将电流提供到所述第一电极和所述第二电极中的一个的电压对应，并且
所述第二驱动电源施加到所述第一电极和所述第二电极中的另一个。
16.如权利要求1中所述的显示装置，其中，所述屏蔽电极线包括：
第一电极部分，在第一方向上延伸；以及
第二电极部分，在与所述第一方向垂直的第二方向上延伸。
17.一种显示装置，所述显示装置包括：
基底，其上设置有多个像素；
电极部分，包括第一电极和第二电极，所述第一电极位于所述基底上的所述多个像素中的每个像素中，所述第二电极与所述第一电极在同一平面上分隔开；
多个发光器件，彼此分隔开并且位于所述第一电极与所述第二电极之间；
电源线部分，包括第一电源线和第二电源线，所述第一电源线位于所述基底与所述第一电极之间，所述第一电源线具有施加到其的第一驱动电源，所述第二电源线位于所述基底与所述第二电极之间，所述第二电源线具有施加到其的第二驱动电源；以及
屏蔽电极线，位于所述电源线部分与所述第一电极之间，所述屏蔽电极线具有施加到其的所述第一驱动电源，其中：
所述第一电极包括第一主干部分和多个第一分支部分，所述第一主干部分在第一方向上延伸，所述多个第一分支部分从所述第一主干部分在与所述第一方向交叉的第二方向上延伸；并且
所述第二电极包括第二主干部分和多个第二分支部分，所述第二主干部分在所述第一方向上延伸，所述多个第二分支部分从所述第二主干部分在所述第二方向上延伸，所述多个第二分支部分与所述多个第一分支部分交替设置，并且其中，
所述屏蔽电极线包括第三主干部分和多个第三分支部分，所述第三主干部分在所述第一方向上延伸，所述多个第三分支部分从所述第三主干部分在所述第二方向上延伸。
18.如权利要求17中所述的显示装置，其中，所述第三分支部分中的至少一些与所述第一分支部分和所述第二分支部分中的至少一个叠置。
19.如权利要求18中所述的显示装置，其中，所述多个第一分支部分中的一个第一分支部分位于每个像素的最外部处，其中，
所述第三分支部分中的一个与所述多个第一分支部分中的位于每个像素的最外部处的所述一个第一分支部分叠置，并且延伸以覆盖相邻的像素之间的区域。
CN201911324053.8A 2018-12-20 2019-12-20 显示装置 Active CN111354742B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0166357 2018-12-20
KR20180166357 2018-12-20

Publications (2)

Publication Number Publication Date
CN111354742A true CN111354742A (zh) 2020-06-30
CN111354742B CN111354742B (zh) 2024-09-24

Family

ID=71097796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911324053.8A Active CN111354742B (zh) 2018-12-20 2019-12-20 显示装置

Country Status (3)

Country Link
US (2) US10991865B2 (zh)
KR (2) KR102656286B1 (zh)
CN (1) CN111354742B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102659254B1 (ko) * 2018-12-26 2024-04-22 엘지전자 주식회사 반도체 발광소자를 이용한 램프
US11271032B2 (en) 2019-06-20 2022-03-08 Samsung Display Co., Ltd. Display device
KR102684757B1 (ko) 2019-08-22 2024-07-16 삼성디스플레이 주식회사 표시 장치
KR102711128B1 (ko) * 2019-08-28 2024-09-27 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102760275B1 (ko) * 2019-09-23 2025-01-31 삼성디스플레이 주식회사 표시 장치
KR102787185B1 (ko) * 2019-11-12 2025-03-28 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210124564A (ko) * 2020-04-03 2021-10-15 삼성디스플레이 주식회사 표시 장치
KR20210143969A (ko) * 2020-05-20 2021-11-30 삼성디스플레이 주식회사 표시 장치
CN115699323A (zh) * 2020-05-26 2023-02-03 三星显示有限公司 显示装置
KR20220037553A (ko) 2020-09-17 2022-03-25 삼성디스플레이 주식회사 표시 장치
KR20220067647A (ko) * 2020-11-17 2022-05-25 삼성디스플레이 주식회사 표시 장치
KR102779134B1 (ko) 2021-02-18 2025-03-13 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20230055466A (ko) * 2021-10-18 2023-04-26 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN115188752A (zh) * 2022-06-30 2022-10-14 湖北长江新型显示产业创新中心有限公司 显示面板、显示装置及控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041580A (ja) * 2005-07-04 2007-02-15 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
US20100123845A1 (en) * 2008-11-14 2010-05-20 Samsung Electronics Co., Ltd. Array substrate and display panel having the same
US20160161776A1 (en) * 2014-12-09 2016-06-09 Au Optronics Corporation Display panel
US20180175106A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
US20180331171A1 (en) * 2017-05-11 2018-11-15 Samsung Display Co., Ltd. Display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4310984B2 (ja) * 2002-02-06 2009-08-12 株式会社日立製作所 有機発光表示装置
KR20120138805A (ko) * 2010-03-12 2012-12-26 샤프 가부시키가이샤 발광 장치의 제조 방법, 발광 장치, 조명 장치, 백라이트, 액정 패널, 표시 장치, 표시 장치의 제조 방법, 표시 장치의 구동 방법 및 액정 표시 장치
GB201420452D0 (en) 2014-11-18 2014-12-31 Mled Ltd Integrated colour led micro-display
KR20170094930A (ko) 2016-02-12 2017-08-22 광주과학기술원 마이크로 led 디스플레이용 기판 구조 및 이를 이용한 디스플레이 장치
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102707509B1 (ko) * 2016-12-19 2024-09-23 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
KR102513267B1 (ko) * 2017-10-13 2023-03-23 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007041580A (ja) * 2005-07-04 2007-02-15 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
US20100123845A1 (en) * 2008-11-14 2010-05-20 Samsung Electronics Co., Ltd. Array substrate and display panel having the same
US20160161776A1 (en) * 2014-12-09 2016-06-09 Au Optronics Corporation Display panel
US20180175106A1 (en) * 2016-12-21 2018-06-21 Samsung Display Co., Ltd. Light emitting device and display device including the same
US20180331171A1 (en) * 2017-05-11 2018-11-15 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
CN111354742B (zh) 2024-09-24
US20200203587A1 (en) 2020-06-25
KR20240052735A (ko) 2024-04-23
US10991865B2 (en) 2021-04-27
US20210249576A1 (en) 2021-08-12
KR102656286B1 (ko) 2024-04-12
US11626552B2 (en) 2023-04-11
KR20200078398A (ko) 2020-07-01
KR102721067B1 (ko) 2024-10-25

Similar Documents

Publication Publication Date Title
CN111354742B (zh) 显示装置
KR102517560B1 (ko) 발광 장치, 이를 구비한 표시 장치, 및 그의 제조 방법
TWI857962B (zh) 發光裝置及包含其之顯示裝置
KR102698405B1 (ko) 발광 장치 및 이를 구비한 표시 장치
CN113169208B (zh) 显示装置
CN113228289B (zh) 显示装置及其修复方法
KR102705346B1 (ko) 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치
JP2022502712A (ja) 発光装置、その製造方法、及びこれを備えた表示装置
KR20200129244A (ko) 화소 및 이를 구비한 표시 장치
CN114846614A (zh) 显示装置和用于制造该显示装置的方法
CN114080687A (zh) 显示装置
CN114830342A (zh) 显示装置和用于制造该显示装置的方法
KR102668651B1 (ko) 표시 장치 및 이의 제조 방법
KR20200121438A (ko) 표시 장치 및 그의 제조 방법
TWI874315B (zh) 發光裝置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant