[go: up one dir, main page]

CN111261720A - 半导体器件及其制备方法 - Google Patents

半导体器件及其制备方法 Download PDF

Info

Publication number
CN111261720A
CN111261720A CN201811471453.7A CN201811471453A CN111261720A CN 111261720 A CN111261720 A CN 111261720A CN 201811471453 A CN201811471453 A CN 201811471453A CN 111261720 A CN111261720 A CN 111261720A
Authority
CN
China
Prior art keywords
region
conductivity type
semiconductor device
insulating layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811471453.7A
Other languages
English (en)
Inventor
陈兆同
何昌
史波
曾丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gree Electric Appliances Inc of Zhuhai
Original Assignee
Gree Electric Appliances Inc of Zhuhai
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gree Electric Appliances Inc of Zhuhai filed Critical Gree Electric Appliances Inc of Zhuhai
Priority to CN201811471453.7A priority Critical patent/CN111261720A/zh
Publication of CN111261720A publication Critical patent/CN111261720A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6728—Vertical TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件及其制备方法，其中，该半导体器件包括：第一导电类型半导体层；第二导电类型体区，设置在半导体层中，体区的上表面高于半导体层的上表面；第一导电类型注入区和第二导电类型注入区，相邻设置在体区中；栅极绝缘层，设置在体区上且至少部分覆盖第一导电类型注入区；栅极，设置在栅极绝缘层上。上述半导体器件，设置在第一导电类型半导体层中的第二导电类型体区的上表面高于半导体层的上表面，这样在半导体器件耐压时，承受高电场强度的氧化层不再是有效的器件栅氧，沟道处会受到体区的电场屏蔽的保护，对内部栅氧也起到一定电场屏蔽作用，提升了栅极绝缘层的可靠性，进而提高了半导体器件的可靠性。

Description

半导体器件及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。
背景技术
随着碳化硅工艺技术的不断成熟以及成本的不断下降，碳化硅功率器件在新一代电力电子器件应用中越来越重要。碳化硅作为宽禁带半导体，有着禁带宽度大、临界击穿电场高、热导率高、载流子饱和速度高等特点。与传统的硅器件相比，具有更高的工作温度、更高的功率密度、同时开关损耗更低。
在碳化硅器件的设计中，不仅仅需要关注碳化硅器件在阻断条件下体内电场强度不能超过临界击穿电场，还需要对栅极氧化层中的电场强度进行严格限制。碳化硅器件目前常采用成本较低的热氧化方法形成栅极氧化层，存在着氧化层界面态电荷高和栅极氧化层的厚度均匀性不好等问题，再加上栅极氧化层中过高的电场，使得栅极氧化层的可靠性很难保证，进而导致碳化硅器件可靠性降低。
发明内容
有鉴于此，本发明实施例提供了一种功率器件及制备方法，以解决现有技术中碳化硅功率器件可靠性低的问题。
根据第一方面，本发明实施例提供了一种半导体器件，包括：第一导电类型半导体层；第二导电类型体区，设置在所述半导体层中，所述体区的上表面高于所述半导体层的上表面；第一导电类型注入区和第二导电类型注入区，相邻设置在所述体区中；栅极绝缘层，设置在所述体区上且至少部分覆盖所述第一导电类型注入区；栅极，设置在所述栅极绝缘层上。
可选地，所述栅极绝缘层延伸以至少部分覆盖所述半导体层的上表面，所述栅极还形成在覆盖所述体区侧壁的栅极绝缘层上。
可选地，还包括：源极，设置在所述第一导电类型注入区和所述第二导电类型注入区上且部分覆盖所述第一导电类型注入区。
可选地，还包括：漏极，设置在所述半导体层的另一侧上。
可选地，还包括：衬底，形成在所述半导体层与所述漏极之间。
可选地，所述体区为多个，多个所述体区间隔设置。
可选地，在相邻的两个所述体区中，所述第二导电类型注入区(P+)分别设置在所述体区的最外侧，所述第一导电类型注入区(N+)分别设置在所述第二导电类型注入区的内侧且相互远离设置。
可选地，还包括：层间绝缘层，所述层间绝缘层覆盖相邻的两个所述体区上的所述栅极。
根据第二方面，本发明实施例提供了一种半导体器件制备方法，包括：形成第一导电类型半导体层；在所述第一导电类型半导体层中形成第二导电类型体区，并在所述第二导电类型体区中形成相邻设置的第一导电类型注入区和第二导电类型注入区；所述体区的上表面高于所述半导体层的上表面；在所述体区上形成至少部分覆盖所述第一导电类型注入区的栅极绝缘层；在所述栅极绝缘层上形成栅极。
可选地，所述栅极绝缘层延伸以至少部分覆盖所述半导体层的上表面，所述栅极还形成在覆盖所述体区侧壁的栅极绝缘层上。
可选地，在所述第二导电类型体区中形成相邻设置的第一导电类型注入区和第二导电类型注入区的步骤中，包括：在所述第二导电类型体区中形成第一导电类型注入区；在所述第一导电类型注入区的外侧形成第二导电类型注入区。
可选地，所述体区为多个，多个所述体区间隔设置。
可选地，在所述栅极绝缘层上形成栅极的步骤之后，还包括：在所述栅极绝缘层上形成层间绝缘层，所述层间绝缘层覆盖相邻的两个所述体区上的所述栅极。
可选地，在所述栅极绝缘层上形成层间绝缘层的步骤之后，还包括：在所述第一导电类型注入区和所述第二导电类型注入区上形成源极，所述源极部分覆盖所述第一导电类型注入区。
可选地，在所述第一导电类型注入区和所述第二导电类型注入区上形成源极的步骤之后，还包括：在所述半导体层的另一侧上形成漏极。
可选地，形成第一导电类型半导体层的步骤之前，还包括：形成衬底，所述衬底位于所述半导体层的另一侧上。
本发明技术方案，具有如下优点：
本发明提供的半导体器件，包括：第一导电类型半导体层；第二导电类型体区，设置在所述半导体层中，所述体区的上表面高于所述半导体层的上表面；第一导电类型注入区和第二导电类型注入区，相邻设置在所述体区中；栅极绝缘层，设置在所述体区上且至少部分覆盖所述第一导电类型注入区；栅极，设置在所述栅极绝缘层上。上述半导体器件，设置在第一导电类型半导体层中的第二导电类型体区的上表面高于半导体层的上表面，这样在半导体器件耐压时，承受高电场强度的氧化层不再是有效的器件栅氧，沟道处会受到体区的电场屏蔽的保护，对内部栅氧也起到一定电场屏蔽作用，提升了栅极绝缘层的可靠性，进而提高了半导体器件的可靠性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中半导体器件的一个具体示例的结构示意图；
图2为本发明实施例中半导体器件的另一个具体示例的结构示意图；
图3为本发明实施例中半导体器件的另一个具体示例的结构示意图；
图4为本发明实施例中半导体器件制备方法的一个具体示例的流程图；
图5为本发明实施例中半导体器件制备方法的另一个具体示例的流程图；
图6－图15为本发明实施例中半导体器件制备方法的各个步骤的示意图。
附图标记：
1、半导体层；2、体区；3、第一导电类型注入区；4、第二导电类型注入区；5、栅极绝缘层；6、栅极；7、源极；8、漏极；9、衬底；10、层间绝缘层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“上”、“下”“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”以及“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，需要说明的是，当元件被称为“形成在另一元件上”时，它可以直接连接到另一元件上或者可能同时存在居中元件。当一个元件被认为是“连接”另一个元件，它可以直接连接到另一元件或者同时存在居中元件。相反，当元件被称作“直接在”另一元件“上”时，不存在中间元件。
本实施例提供了一种半导体器件，如图1所示，包括：第一导电类型半导体层1；第二导电类型体区2，设置在半导体层1中，体区2的上表面高于半导体层1的上表面；第一导电类型注入区3和第二导电类型注入区4，相邻设置在体区2中；栅极绝缘层5，设置在体区2上且至少部分覆盖第一导电类型注入区3；栅极6，设置在栅极绝缘层5上。
在一较佳实施例中，半导体器件可为碳化硅功率器件(SiC)，具体地可为N型碳化硅器件，第一导电类型半导体层1为N型外延层(N－EPI)，第二导电类型体区2为P型体区(P－body)，第一导电类型注入区3为N型注入区(N+)，第二导电类型注入区4为P型注入区(P+)。当然，在其它实施例中，半导体器件也可为P型碳化硅器件，第一导电类型半导体层1为P型外延层(P－EPI)，第二导电类型体区2为N型体区(N－body)，第一导电类型注入区3为P型注入区(P+)，第二导电类型注入区4为N型注入区(N+)，具体可根据实际需要合理选择半导体器件的类型。
在一较佳实施例中，栅极绝缘层5可为栅极氧化层。
具体地，体区2的上表面高于半导体层1的上表面的大小可根据实际需要合理设置，本实施例仅作示意性表示，并不以此为限。
上述半导体器件，设置在第一导电类型半导体层中的第二导电类型体区的上表面高于半导体层的上表面，这样在半导体器件耐压时，承受高电场强度的氧化层不再是有效的器件栅氧，沟道处会受到体区的电场屏蔽的保护，对内部栅氧也起到一定电场屏蔽作用，提升了栅极绝缘层的可靠性，进而提高了半导体器件的可靠性。
在一较佳实施例中，栅极绝缘层5延伸以至少部分覆盖半导体层1的上表面，栅极6还形成在覆盖体区2侧壁的栅极绝缘层5上。栅极的一部分覆盖体区上表面的栅极绝缘层上，另一部分覆盖体区侧壁的栅极绝缘层上，这样使得半导体层上栅极绝缘层上不覆盖栅极，这样在器件的栅极上施加电压时，高压电场不会施加到半导体层上，进一步提高了栅极绝缘层的可靠性。
在上述半导体器件的基础上，如图2所示，该器件还包括：源极7，设置在第一导电类型注入区3和第二导电类型注入区4上且部分覆盖第一导电类型注入区3。
在上述半导体器件的基础上，如图2所示，该器件还包括：漏极8，设置在半导体层1的另一侧上。
在上述半导体器件的基础上，如图2所示，该器件还包括：衬底9，形成在半导体层1与漏极8之间。
在一较佳实施例中，初始材料衬底为N型浓掺杂(N+Sub)碳化硅，外延为N型淡掺杂(N－EPI)碳化硅。
在一较佳实施例中，体区2为多个，多个体区2间隔设置。如图3所示，该器件包括两个体区；当然，在其它实施例中，还可包括三个甚至更多个体区，根据需要合理设置即可，本实施例对此不作任何限制。
如图3所示，在相邻的两个体区中，第二导电类型注入区4分别设置在体区2的最外侧，第一导电类型注入区3分别设置在第二导电类型注入区4的内侧且相互远离设置。
在上述半导体器件的基础上，如图3所示，该器件还包括：层间绝缘层10，层间绝缘层10覆盖相邻的两个体区2上的栅极6，层间绝缘层对栅极起到保护作用。
本实施例提供了一种半导体器件制备方法，如图4所示，包括步骤S1－S4。
步骤S1：形成第一导电类型半导体层1。具体地，以N型半导体器件为例，第一导电类型半导体层1可为N型外延层(N－EPI)，可在N型衬底上轻掺杂外延。
步骤S2：在第一导电类型半导体层1中形成第二导电类型体区2，并在第二导电类型体区2中形成相邻设置的第一导电类型注入区3和第二导电类型注入区4；体区2的上表面高于半导体层1的上表面。
在第一导电类型半导体层1中形成第二导电类型体区2，如图7所示。具体地，以N型半导体器件为例，通过光刻在N型半导体层中定义出体区区域，进行P型注入，然后高温激活注入离子，形成P型体区。
在第二导电类型体区中形成相邻设置的第一导电类型注入区和第二导电类型注入区的步骤中，具体包括：在第二导电类型体区中形成第一导电类型注入区，如图8所示；在第一导电类型注入区的外侧形成第二导电类型注入区通过光刻定义出第一导电类型注入区N+区域，进行浓N型注入，如图9所示。通过光刻定义出第二导电类型注入区P+区域，注入浓P+，改善接触以及提升雪崩能力。高温同时激活N+和P+区域。
通过光刻在半导体层上刻蚀出紧邻体区的凹槽，以使体区的上表面高于半导体层1的上表面，如图10所示。在其它实施方式中，还可采用现有技术中的其它方式去除半导体层使得体区的上表面高于半导体层的上表面，如激光等，根据需要合理设置即可。
在一较佳实施例中，体区体区为多个，多个体区间隔设置。
步骤S3：在体区2上形成至少部分覆盖第一导电类型注入区3的栅极绝缘层5，如图11所示。具体地，栅极绝缘层5可为栅极氧化层，通过高温氧化形成栅极氧化层(GateOxide)，制备过程简单、成本低；当然，在其它实施例中，也可采用现有技术中的其它方式形成栅极氧化层，根据需要合理选择即可，本实施例对此不作任何限制。
步骤S4：在栅极绝缘层5上形成栅极6，如图12所示。具体地，在栅极绝缘层上形成整面的多晶硅层，通过光刻定义区栅极区域，刻蚀多余的多晶层。
通过上述半导体器件制备方法形成的半导体器件，体区的上表面高于半导体层的上表面，这样在半导体器件耐压时，承受高电场强度的氧化层不再是有效的器件栅氧，沟道处会受到体区的电场屏蔽的保护，对内部栅氧也起到一定电场屏蔽作用，提升了栅极绝缘层的可靠性，进而提高了半导体器件的可靠性。
在一较佳实施例中，栅极绝缘层延伸以至少部分覆盖半导体层的上表面，栅极还形成在覆盖体区侧壁的栅极绝缘层上。栅极的一部分覆盖体区上表面的栅极绝缘层上，另一部分覆盖体区侧壁的栅极绝缘层上，这样使得半导体层上栅极绝缘层上不覆盖栅极，这样在器件的栅极上施加电压时，高压电场不会施加到半导体层上，进一步提高了栅极绝缘层的可靠性。
在上述半导体器件制备方法的基础上，如图5所示，步骤S1形成第一导电类型半导体层的步骤之前，还包括步骤S5。
步骤S5：形成衬底9，衬底9位于半导体层1的另一侧上，如图6所示。
在上述半导体器件制备方法的基础上，如图5所示，步骤S4在栅极绝缘层上形成栅极的步骤之后，还包括步骤S6。
步骤S6：在栅极绝缘层5上形成层间绝缘层10，层间绝缘层10覆盖相邻的两个体区上的栅极6，如图13所示。
在上述半导体器件制备方法的基础上，如图5所示，步骤S6在栅极绝缘层上形成层间绝缘层的步骤之后，还包括步骤S7。
步骤S7：在第一导电类型注入区3和第二导电类型注入区4上形成源极7，源极7部分覆盖第一导电类型注入区3。如图14所示，具体地，沉积金属层，光刻定义源极(Source)，刻蚀金属，去胶，形成正面电极。
在上述半导体器件制备方法的基础上，如图5所示，步骤S7在第一导电类型注入区和第二导电类型注入区上形成源极的步骤之后，还包括步骤S8。
步骤S8：在半导体层1的另一侧上形成漏极8，如图15所示，具体地，再进行衬底9的背面金属化，形成漏极。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下作出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (16)

1.一种半导体器件，其特征在于，包括：
第一导电类型半导体层；
第二导电类型体区，设置在所述半导体层中，所述体区的上表面高于所述半导体层的上表面；
第一导电类型注入区和第二导电类型注入区，相邻设置在所述体区中；
栅极绝缘层，设置在所述体区上且至少部分覆盖所述第一导电类型注入区；
栅极，设置在所述栅极绝缘层上。
2.根据权利要求1所述的半导体器件，其特征在于，所述栅极绝缘层延伸以至少部分覆盖所述半导体层的上表面，所述栅极还形成在覆盖所述体区侧壁的栅极绝缘层上。
3.根据权利要求1或2任一所述的半导体器件，其特征在于，还包括：
源极，设置在所述第一导电类型注入区和所述第二导电类型注入区上且部分覆盖所述第一导电类型注入区。
4.根据权利要求1－3中任一所述的半导体器件，其特征在于，还包括：
漏极，设置在所述半导体层的另一侧上。
5.根据权利要求4所述的半导体器件，其特征在于，还包括：
衬底，形成在所述半导体层与所述漏极之间。
6.根据权利要求1－5中任一所述的半导体器件，其特征在于，所述体区为多个，多个所述体区间隔设置。
7.根据权利要求6所述的半导体器件，其特征在于，在相邻的两个所述体区中，所述第二导电类型注入区分别设置在所述体区的最外侧，所述第一导电类型注入区分别设置在所述第二导电类型注入区的内侧且相互远离设置。
8.根据权利要求7所述的半导体器件，其特征在于，还包括：层间绝缘层，所述层间绝缘层覆盖相邻的两个所述体区上的所述栅极。
9.一种半导体器件制备方法，其特征在于，包括：
形成第一导电类型半导体层；
在所述第一导电类型半导体层中形成第二导电类型体区，并在所述第二导电类型体区中形成相邻设置的第一导电类型注入区和第二导电类型注入区；所述体区的上表面高于所述半导体层的上表面；
在所述体区上形成至少部分覆盖所述第一导电类型注入区的栅极绝缘层；
在所述栅极绝缘层上形成栅极。
10.根据权利要求9所述的半导体器件制备方法，其特征在于，所述栅极绝缘层延伸以至少部分覆盖所述半导体层的上表面，所述栅极还形成在覆盖所述体区侧壁的栅极绝缘层上。
11.根据权利要求9所述的半导体器件制备方法，其特征在于，在所述第二导电类型体区中形成相邻设置的第一导电类型注入区和第二导电类型注入区的步骤中，包括：
在所述第二导电类型体区中形成第一导电类型注入区；
在所述第一导电类型注入区的外侧形成第二导电类型注入区。
12.根据权利要求9－11中任一所述的半导体器件制备方法，其特征在于，所述体区为多个，多个所述体区间隔设置。
13.根据权利要求12所述的半导体器件制备方法，其特征在于，在所述栅极绝缘层上形成栅极的步骤之后，还包括：
在所述栅极绝缘层上形成层间绝缘层，所述层间绝缘层覆盖相邻的两个所述体区上的所述栅极。
14.根据权利要求13所述的半导体器件制备方法，其特征在于，在所述栅极绝缘层上形成层间绝缘层的步骤之后，还包括：
在所述第一导电类型注入区和所述第二导电类型注入区上形成源极，所述源极部分覆盖所述第一导电类型注入区。
15.根据权利要求14所述的半导体器件制备方法，其特征在于，在所述第一导电类型注入区和所述第二导电类型注入区上形成源极的步骤之后，还包括：
在所述半导体层的另一侧上形成漏极。
16.根据权利要求9－15中任一所述的半导体器件制备方法，其特征在于，形成第一导电类型半导体层的步骤之前，还包括：
形成衬底，所述衬底位于所述半导体层的另一侧上。
CN201811471453.7A 2018-12-03 2018-12-03 半导体器件及其制备方法 Pending CN111261720A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811471453.7A CN111261720A (zh) 2018-12-03 2018-12-03 半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811471453.7A CN111261720A (zh) 2018-12-03 2018-12-03 半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN111261720A true CN111261720A (zh) 2020-06-09

Family

ID=70955304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811471453.7A Pending CN111261720A (zh) 2018-12-03 2018-12-03 半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111261720A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468327A (zh) * 2010-11-10 2012-05-23 三菱电机株式会社 半导体装置及其制造方法
CN102725849A (zh) * 2010-01-27 2012-10-10 住友电气工业株式会社 碳化硅半导体器件及其制造方法
US20140159053A1 (en) * 2012-12-07 2014-06-12 Industrial Technology Research Institute Sic trench gate transistor with segmented field shielding region and method of fabricating the same
CN103928516A (zh) * 2013-01-14 2014-07-16 三星电子株式会社 具有双平行沟道结构的半导体器件及其制造方法
US20160247911A1 (en) * 2013-10-24 2016-08-25 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
CN108321080A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 高可靠性的SiC MOSFET器件的制备方法及其结构
CN209199944U (zh) * 2018-12-03 2019-08-02 珠海格力电器股份有限公司 半导体器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102725849A (zh) * 2010-01-27 2012-10-10 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN102468327A (zh) * 2010-11-10 2012-05-23 三菱电机株式会社 半导体装置及其制造方法
US20140159053A1 (en) * 2012-12-07 2014-06-12 Industrial Technology Research Institute Sic trench gate transistor with segmented field shielding region and method of fabricating the same
CN103928516A (zh) * 2013-01-14 2014-07-16 三星电子株式会社 具有双平行沟道结构的半导体器件及其制造方法
US20160247911A1 (en) * 2013-10-24 2016-08-25 Sumitomo Electric Industries, Ltd. Silicon carbide semiconductor device and method for manufacturing the same
CN108321080A (zh) * 2017-12-21 2018-07-24 秦皇岛京河科学技术研究院有限公司 高可靠性的SiC MOSFET器件的制备方法及其结构
CN209199944U (zh) * 2018-12-03 2019-08-02 珠海格力电器股份有限公司 半导体器件

Similar Documents

Publication Publication Date Title
CN107204372B (zh) 一种优化终端结构的沟槽型半导体器件及制造方法
TWI447813B (zh) 絕緣柵雙極電晶體裝置用於提升裝置性能的新型上部結構
TWI593108B (zh) 帶有保護遮罩氧化物的分裂柵溝槽功率金屬氧化物半導體場效應電晶體
JP5089284B2 (ja) 省スペース型のエッジ構造を有する半導体素子
TWI528552B (zh) 絕緣閘雙極電晶體元件及其製備方法
TWI684276B (zh) 溝渠式功率電晶體及其製作方法
CN111081779B (zh) 一种屏蔽栅沟槽式mosfet及其制造方法
JP2014135494A (ja) 二重並列チャネル構造を持つ半導体素子及びその半導体素子の製造方法
JP2007027266A (ja) 半導体素子及びその製造方法
CN113130633B (zh) 沟槽型场效应晶体管结构及其制备方法
CN110400836B (zh) 一种功率半导体器件及其制作方法
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
CN108511521B (zh) 一种具有含虚栅的复合栅结构的igbt芯片的制作方法
JP2013069852A (ja) 半導体装置
CN116598358A (zh) 一种沟槽型功率mosfet器件及工艺流程
CN109346512A (zh) 一种半导体器件的终端结构及其制造方法
US9000538B2 (en) Semiconductor device with equipotential ring contact at curved portion of equipotential ring electrode and method of manufacturing the same
CN116454115A (zh) 一种具有掩埋式场限环的分栅碳化硅器件及其制备方法
CN212113722U (zh) 具有肖特基二极管的半导体器件
CN210272369U (zh) 一种功率半导体器件
TW201944596A (zh) 功率半導體元件
CN113410281B (zh) 一种具有表面耐压结构的p沟道LDMOS器件及其制备方法
CN209199944U (zh) 半导体器件
CN111261720A (zh) 半导体器件及其制备方法
TW201448210A (zh) 具有汲極在頂部的功率電晶體及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination