CN111180464B - 阵列基板及其制备方法、显示面板和显示装置 - Google Patents
阵列基板及其制备方法、显示面板和显示装置 Download PDFInfo
- Publication number
- CN111180464B CN111180464B CN202010006825.XA CN202010006825A CN111180464B CN 111180464 B CN111180464 B CN 111180464B CN 202010006825 A CN202010006825 A CN 202010006825A CN 111180464 B CN111180464 B CN 111180464B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- substrate
- area
- flat
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 109
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims abstract description 147
- 239000002184 metal Substances 0.000 claims abstract description 147
- 238000012360 testing method Methods 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims description 24
- 238000000059 patterning Methods 0.000 claims description 12
- 239000010409 thin film Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 description 20
- 239000000463 material Substances 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000002788 crimping Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- HKBLLJHFVVWMTK-UHFFFAOYSA-N alumane;titanium Chemical group [AlH3].[Ti].[Ti] HKBLLJHFVVWMTK-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000009916 joint effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
- H10D86/443—Interconnections, e.g. scanning lines adapted for preventing breakage, peeling or short circuiting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/18—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of the types provided for in two or more different main groups of the same subclass of H10B, H10D, H10F, H10H, H10K or H10N
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0212—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or coating of substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/01—Manufacture or treatment
- H10D86/021—Manufacture or treatment of multiple TFTs
- H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/441—Interconnections, e.g. scanning lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/451—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs characterised by the compositions or shapes of the interlayer dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
- H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请提供一种阵列基板及其制备方法、显示面板和显示装置，属于显示技术领域。阵列基板包括测试单元区和端子区，测试单元区包括第一金属层和覆盖第一金属层的第一平坦层；端子区的输入端子和输出端子的结构均包括第二金属层和设于第二金属层远离基板一侧的第三金属层、以及覆盖第三金属层远离基板一侧的边缘的第二平坦层；在基板厚度方向上，第一平坦层远离基板的表面不高于第二平坦层远离基板的表面。驱动芯片绑定时能够保证有效搭接，保证了显示面板的正常驱动。
Description
技术领域
本申请涉及显示技术领域，具体而言，涉及阵列基板及其制备方法、显示面板和显示装置。
背景技术
在平板显示装置中，无论是液晶显示面板或是有机发光二极管显示面板，通常在阵列基板的非显示区设置有输入端子和输出端子，用于绑定驱动芯片的输入引脚和输出引脚，以实现对薄膜晶体管(TFT)阵列的驱动；同时，为了对各像素进行检测，还需要在阵列基板的非显示区设置测试单元。为了实现窄边框设计，测试单元可以设置在输入端子和输出端子之间，以减小占用非显示区面积。
由于输入端子和输出端子上还需要绑定驱动芯片，合理设置测试单元和输入输出端子的结构，才能实现有效搭接，避免发生芯片压接不良或破碎的问题。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本申请的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本申请的目的在于提供一种阵列基板及其制备方法、显示面板和显示装置，以保证驱动芯片可以有效搭接。
根据本申请的第一个方面，提供一种阵列基板，所述阵列基板包括：
基板，具有显示区和非显示区；
测试单元区，位于所述基板的非显示区，包括多个测试单元，所述测试单元包括测试开关和设于所述测试开关远离所述基板一侧的测试信号线，所述测试信号线包括第一金属层和设于所述第一金属层远离所述基板一侧的第一平坦层；
端子区，位于所述基板的非显示区，包括分别位于所述测试单元区相对两侧的输入端子区和输出端子区，所述输入端子区包括多个用于连接驱动芯片输入引脚的输入端子，所述输出端子区包括多个用于连接所述驱动芯片输出引脚的输出端子，所述输入端子和所述输出端子的结构相同，均包括第二金属层和设于所述第二金属层远离所述基板一侧的第三金属层、以及覆盖所述第三金属层远离所述基板一侧的边缘的第二平坦层；
其中，在所述基板厚度方向上，所述第一平坦层远离所述基板的表面不高于所述第二平坦层远离所述基板的表面。
在本申请的一种示例性实施例中，所述测试开关为薄膜晶体管；所述输入端子和输出端子还包括第二栅极层和设于所述第二栅极层远离所述基板一侧的第二绝缘层，所述第二金属层设于所述第二绝缘层远离所述基板一侧，且通过所述第二绝缘层上设置的过孔与所述第二栅极层电连接。
在本申请的一种示例性实施例中，所述第一平坦层还覆盖所述第二金属层的边缘，所述第三金属层覆盖所述第二金属层未被所述第一平坦层覆盖的部分。
在本申请的一种示例性实施例中，所述第三金属层在所述基板上的投影覆盖所述第二金属层在所述基板上的投影，且所述第三金属层投影面积大于所述第二金属层的投影面积。
在本申请的一种示例性实施例中，所述第一平坦层与所述第二平坦层在所述基板的投影不交叠且具有间隙。
在本申请的一种示例性实施例中，所述第一平坦层覆盖所述第一金属层部分的厚度小于所述第二平坦层覆盖所述第三金属层部分的厚度。
在本申请的一种示例性实施例中，所述第一金属层和所述第二金属层同层设置。
根据本申请的第二个方面，提供一种阵列基板的制备方法，包括：
提供一基板，所述基板具有显示区和非显示区，所述非显示区划分有输入端子区、输出端子区和测试单元区，所述输入端子区和输出端子区位于所述测试单元区相对的两侧；
形成位于所述测试单元区的测试开关和测试信号线中的第一金属层，形成位于所述输入端子区和输出端子区的第二金属层；
在所述第一金属层上形成至少覆盖所述第一金属层的第一平坦层；
在所述第二金属层远离所述基板一侧形成第三金属层；
在所述第三金属层远离所述基板一侧形成覆盖所述第三金属层边缘的第二平坦层，所述第一平坦层远离所述基板的表面不高于所述第二平坦层远离所述基板的表面。在本申请的一种示例性实施例中，所述第一金属层和所述第二金属层采用同一构图工艺形成。
在本申请的一种示例性实施例中，形成所述第一平坦层时，使所述第一平坦层还覆盖所述第二金属层的边缘，形成所述第三金属层时，使所述第三金属层覆盖所述第二金属层未被所述第二平坦层覆盖的部分。
在本申请的一种示例性实施例中，所述第一平坦层与所述第二平坦层在所述基板的投影不交叠且具有间隙。
在本申请的一种示例性实施例中，所述第一平坦层采用半色调掩膜版形成。
根据本申请的第三个方面，提供一种显示面板，包括上述的阵列基板和驱动芯片，所述驱动芯片包括多个输入引脚和多个输出引脚；所述输入引脚绑定于所述输入端子，所述输出引脚绑定于所述输出端子。
根据本申请的第四个方面，提供一种显示装置，包括上述显示面板。
本申请的阵列基板非显示区包括测试单元区和位于测试单元区相对两侧的输入端子区和输出端子区，在测试单元区第一金属层上方设置一层第一平坦层，并使第一平坦层的表面与端子区第二平坦层的表面齐平或低于第二平坦层的表面，由此给驱动芯片绑定提供了合理的结构基础，中间部位不会发生凸起，避免断裂，同时，驱动芯片两端引脚也能与端子绑定的更为结实，避免压接不良，最终实现有效且稳定的搭接效果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实施方式手机示意图；
图2为图1中M部的局部放大图；
图3为图2中N部的局部放大图；
图4为本实施方式阵列基板的第一种膜层结构示意图；
图5为本实施方式阵列基板中测试单元的膜层结构示意图；
图6为本实施方式阵列基板的第二种膜层结构示意图；
图7为本实施方式阵列基板的第三种膜层结构示意图；
图8为本实施方式阵列基板的制备方法流程图；
图9为本实施方式显示面板的一种结构示意图。
图中：1、手机；110、输入端子；210、输出端子；310、测试单元；111、缓冲层；112、多晶硅层；113、第一绝缘层；114、第一栅极层；115、第三绝缘层；116、第三栅极层；117、介质层；118、第一金属层；119、第一平坦层；211、第二栅极层；212、第二绝缘层；213、第二金属层；214、第三金属层；215、第二平坦层；800、驱动芯片；900、基板。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本申请将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
以图1所示的手机显示屏为例，其阵列基板的非显示区包括位于底部的COP(chipon panel)封装区，参考图2为图1中M部分的局部放大图，测试单元区和端子区均位于该COP封装区。图3为图2中N部分的局部放大图，参考图3，端子区包括输入端子区A和输出端子区B，测试单元区C位于输入端子区和输出端子区之间，输入端子区包括多个输入端子110，输出端子区包括多个输出端子210，测试单元区C包括多个测试单元310。
测试单元包含测试开关和测试信号线，测试开关用于通过测试信号线表征显示区域内的TFT特性。阵列基板上的端子区具有输入端子和输出端子，输入端子用于连接驱动芯片的输入引脚，输出端子用于连接驱动芯片的输出引脚，阵列基板通过输入端子和输出端子实现信号的传递。通常，输入端子和输出端子的结构相同。
为了实现窄边框设计，测试单元区设置在输入端子区和输出端子区之间，以减小占用非显示区面积。
本申请实施方式中提供了一种阵列基板，图4为本申请实施方式阵列基板测试单元和端子的膜层结构截面图，对应于图2中L-L’向剖视图。A、B分别表示输入端子区和输出端子区，C表示测试单元区。需要说明的是，附图中A、B仅用于区别输入端子区和输出端子区，并非对图中输入端子区和输出端子区位置的限定，图中输入端子区和输出端子区的位置也可以进行调换。
参考图4，该阵列基板包括基板900、测试单元区和端子区，基板900具有显示区和非显示区，测试单元区C位于非显示区，包括多个用于测试阵列基板的性能的测试单元310；测试单元310包括测试开关和设于测试开关远离基板900一侧的测试信号线，测试信号线包括第一金属层118和覆盖第一金属层118的第一平坦层119；端子区位于非显示区，包括分别位于测试单元区相对两侧的输入端子区A和输出端子区B，输入端子区A包括多个用于连接驱动芯片输入引脚的输入端子，输出端子区B包括多个用于连接驱动芯片输出引脚的输出端子，输入端子和输出端子的结构相同，均包括第二金属层213和设于第二金属层213远离基板900一侧的第三金属层214、以及覆盖第三金属层214远离基板900一侧的边缘的第二平坦层215；其中，在基板900厚度方向上，第一平坦层119远离基板900一侧的表面不高于第二平坦层215远离基板900一侧的表面。
本实施方式的阵列基板在测试单元区第一金属层118上方设置一层第一平坦层119，并使第一平坦层119的上表面与端子区第二平坦层215的上表面齐平或低于第二平坦层215的上表面，由此使得驱动芯片(IC)绑定时中间部位不会发生凸起，避免断裂，同时，IC两端引脚也能与端子绑定的更为结实，避免压接不良，最终实现IC的有效搭接。
下面对本申请实施方式的阵列基板进行详细说明：
本实施例中，测试开关采用薄膜晶体管，参考图5，为测试单元的一种具体的膜层堆叠结构，其包括层叠设置于基板900上的缓冲层111、多晶硅层112、第一绝缘层113(具有过孔)、第一栅极层114、第三绝缘层115(具有过孔)、第三栅极层116、介质层117、第一金属层118、第一平坦层119等，其中，缓冲层111、多晶硅层112、第一绝缘层113、第一栅极层114用于形成薄膜晶体管，以作为测试开关。需要注意的是，由于截面的位置关系，图中未能显示出源漏极，实际上，该薄膜晶体管还包括源漏极。其余膜层形成测试信号线，用于传递测试信号。薄膜晶体管和测试信号线通过第三绝缘层115的过孔形成电连接。第一平坦层119覆盖第一金属层118，用于保护第一金属层118。
如图4所示，为本实施例输入端子和输出端子的一种结构示例，包括依次层叠设置的第二栅极层211、第二绝缘层212(具有过孔)、第二金属层213、第三金属层214和第二平坦层215，第二平坦层215覆盖第三金属层214的边缘，用于保护第三金属层214的侧边。一种理想情况下，第一金属层118的上表面应不高于第三金属层214的上表面，使得其上方的第一平坦层119的上表面能够不高于第二平坦层215的上表面。
需要说明的是，图中所示膜层形状仅为简要示意，并非对膜层形状进行的限定。在形成过程中，测试单元区和端子区材料相同的膜层可以通过同一步构图工艺形成，以简化制备工艺。图中相同填充线表示可以采用相同材料形成，同一标号表示可以通过一步构图工艺形成。例如，测试单元区的第一栅极层114和端子区的第二栅极层211可以采用金属Mo通过一步构图工艺形成，即形成Gate1层；测试单元区的第一绝缘层113和端子区的第二绝缘层212可以采用氧化硅或氮化硅通过一步构图工艺形成，即形成GI1层；测试单元区的第一金属层118和端子区的第二金属层213可以同层设置，即二者可以采用一步构图工艺形成。测试单元区的第一栅极层114和第三栅极层116均可以采用金属Mo通过不同的构图工艺形成；以上膜层形成方式仅为一种示例，并非对形成方法的限制。另外，对于上述各膜层，其材料还可以为其他材料，此处不再一一列举。
基于上述输入端子和输出端子的结构，本实施例的端子直接将第二金属层213和第三金属层214相连，由此可以简化了整个膜层堆叠工艺；同时，增大了两层金属层的接触面积，降低电阻，使得各金属层可以制作为较窄的宽度，以适应较窄的边框设计。
在本实施例中，金属层采用钛-铝-钛复合金属层，如果金属层侧边暴露，中间的铝因为活性高容易被腐蚀，腐蚀后形成的通道极有可能将外部环境与有效显示区连通，导致无机封装层破裂，水氧会通过此通道由外部进入AA区，侵蚀发光材料。因此，除了第三金属层214，还需对第二金属层213边缘进行保护。
在一种实施例中，参考图4，第三金属层214在基板900上的投影覆盖第二金属层213在基板900上的投影，且第三金属层214投影面积大于第二金属层213的投影面积。也就是说，第三金属层214完全覆盖在第二金属层213上方，且覆盖住第二金属层213的侧边，通过第三金属层214对第二金属层213的侧边进行保护。同时，由于第三金属层214面积更大，在刻蚀时同样不会对第二金属层213造成误刻。
在一种实施例中，参考图6，第一平坦层119与第二平坦层215在基板上的投影不交叠且具有间隙d，也就是说，形成第二平坦层215时，使掩膜版开口面积比形成第一平坦层119时的掩膜版开口面积大，由此，第一平坦层119和第二平坦层215之间可以形成一定的间隔。这样可以避免形成第二平坦层215时，与测试单元区的第一平坦层119交叠，使测试单元区的膜层堆叠变厚，导致形成中间高两边低的结构。
在一种实施例中，参考图7，测试单元的第一平坦层119还覆盖端子的第二金属层213的边缘，以对第二金属层213边缘进行保护，第三金属层214则覆盖第二金属层213未被第一平坦层119覆盖的部分。因此，在形成第一平坦层119时，将其面积扩大至端子区，使其能够覆盖第二金属层213边缘。同时，采用第一平坦层119覆盖第二金属层213的侧边，既可以对第二金属层213侧边进行保护，也可防止在对第三金属层214进行刻蚀时工艺偏差造成过度刻蚀，导致对第二金属层213的误刻。
在一种实施例中，参考图7，第一平坦层119覆盖第一金属层118部分的厚度小于第二平坦层215覆盖第三金属层214部分的厚度。由于第二平坦层215位于端子区，其可以采用常规的掩膜版在第三金属层214上方形成常规厚度的平坦层，而第一平坦层119位于测试单元区，为了尽可能减薄测试单元的膜层厚度，可以采用半色调掩膜版，以在第一金属层118上形成厚度较薄的平坦层。需要注意的是，此处仅针对两个区域金属层上方的平坦层厚度进行比较，这两个区域其他位置的平坦层厚度关系可能与此相同，也可能不同，由于平坦层上表面是平齐的，只要保证整个第一平坦层119的上表面不高于第二平坦层215的上表面即可。
本申请实施方式还提供一种阵列基板的制备方法，参考图8，具体包括：
步骤S100，提供一基板900，基板900具有显示区和非显示区，非显示区划分有输入端子区、输出端子区和测试单元区，输入端子区和输出端子区位于测试单元区相对的两侧；
步骤S200，形成位于测试单元区的测试开关和测试信号线中的第一金属层118，形成位于输入端子区和输出端子区的第二金属层213；
步骤S300，在第一金属层118上形成覆盖第一金属层118的第一平坦层119；
步骤S400，在第二金属层213上形成第三金属层214；
步骤S500，在第三金属层214上形成覆盖第三金属层214边缘的第二平坦层215，第一平坦层119的表面不高于第二平坦层215的表面。
在本实施例中，在形成如图6所示的结构时，步骤S100包括在基板900上形成测试单元和端子的底部膜层，具体为：
步骤S110，在测试单元区依次形成层叠设置的缓冲层111、多晶硅层112、具有过孔的第一绝缘层113；
步骤S120，在测试单元区和端子区通过一步构图工艺形成第一栅极层114和第二栅极层211；
步骤S130，在测试单元区和端子区通过一步构图工艺形成具有过孔的第三绝缘层115；
步骤S140，在测试单元区形成第三栅极层116；
步骤S150，在测试单元区和端子区通过一步构图工艺形成介质层117。
需要说明的是，上述方法是以图5所示结构为例进行说明，当测试单元和端子的底部膜层为其他结构时，其制备方法可相应变化，此处不再赘述。
在本实施例中，步骤S200形成位于测试单元区的第一金属层118和端子区的第二金属层213时，可以通过一步构图工艺形成。
在本实施例中，步骤S300形成第一平坦层119时，使第一平坦层119还覆盖第二金属层213的边缘，以对第二金属层213侧边进行保护。相应地，步骤S500形成第三金属层214时，使第三金属层214覆盖第二金属层213未被第一平坦层119覆盖的部分。
在本实施例中，步骤S300形成的第一平坦层119和步骤S400形成的第二平坦层215在基板上的投影不交叠且具有间隙d，以防止膜层堆叠。具体地，步骤S400形成第二平坦层215时，使掩膜版开口面积比步骤S300形成第一平坦层119时的掩膜版开口面积大，以确保第一平坦层119和第二平坦层215没有交叠。
在本实施例中，第二平坦层215可以采用常规的掩膜版在第三金属层214边缘上方形成常规厚度的平坦层，第一平坦层119采用半色调掩膜版，以在第一金属层118上方形成厚度较薄的平坦层，达到减薄测试单元膜层厚度的目的。半色调掩膜版利用了光栅的部分透光性，可以将光刻胶不完全曝光，由此形成厚度较薄的膜层。
本申请实施方式还提供一种显示面板，该显示面板包括上述阵列基板和驱动芯片800，驱动芯片800包括多个输入引脚和多个输出引脚；输入引脚绑定于输入端子，输出引脚绑定于输出端子。以图9为例，由于该阵列基板测试单元区的膜层厚度与两侧端子区相比相同或较低，因此，驱动芯片800搭接时，不会发生在中间部位鼓起的问题，确保了驱动芯片800搭接正常且结构稳定，因此能保证面板正常显示，提高了产品良率。同时，端子区的膜层简化简化了整个面板的制备工艺，提高了产品生产效率。
本申请实施方式还提供一种显示装置，该显示装置包括上述显示面板。因此，具有与显示面板相同的技术效果。
该显示装置的类型不受特殊的限制，可以是液晶显示装置、有机电致发光显示装置等。该显示装置的具体应用也不受特别的限制，可用于本领域常用的显示产品，具体例如液晶显示器、手机等移动装置、手表等可穿戴设备、VR装置等等，本领域技术人员可根据该显示设备的具体用途进行相应地选择，在此不再赘述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本申请的真正范围和精神由所附的权利要求指出。
Claims (12)
1.一种阵列基板，其特征在于，所述阵列基板包括：
基板，具有显示区和非显示区；
测试单元区，位于所述基板的非显示区，包括多个测试单元，所述测试单元包括测试开关和设于所述测试开关远离所述基板一侧的测试信号线，所述测试信号线包括第一金属层和覆盖所述第一金属层的第一平坦层；
端子区，位于所述基板的非显示区，包括分别位于所述测试单元区相对两侧的输入端子区和输出端子区，所述输入端子区包括多个用于连接驱动芯片输入引脚的输入端子，所述输出端子区包括多个用于连接所述驱动芯片输出引脚的输出端子，所述输入端子和所述输出端子的结构相同，均包括第二金属层和设于所述第二金属层远离所述基板一侧的第三金属层、以及覆盖所述第三金属层远离所述基板一侧的边缘的第二平坦层；
其中，在所述基板厚度方向上，所述第一平坦层远离所述基板的表面不高于所述第二平坦层远离所述基板的表面；所述第一平坦层与所述第二平坦层在所述基板的投影不交叠且具有间隙；
在形成所述第二平坦层时，掩膜版开口面积大于形成所述第一平坦层时的掩膜版开口面积。
2.根据权利要求1所述的阵列基板，其特征在于，所述测试开关为薄膜晶体管；
所述输入端子和输出端子还包括第二栅极层和设于所述第二栅极层远离所述基板一侧的第二绝缘层，所述第二金属层设于所述第二绝缘层远离所述基板一侧，且通过所述第二绝缘层上设置的过孔与所述第二栅极层电连接。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一平坦层还覆盖所述第二金属层的边缘，所述第三金属层覆盖所述第二金属层未被所述第一平坦层覆盖的部分。
4.根据权利要求1所述的阵列基板，其特征在于，所述第三金属层在所述基板上的投影覆盖所述第二金属层在所述基板上的投影，且所述第三金属层投影面积大于所述第二金属层的投影面积。
5.根据权利要求1所述的阵列基板，其特征在于，所述第一平坦层覆盖所述第一金属层部分的厚度小于所述第二平坦层覆盖所述第三金属层部分的厚度。
6.根据权利要求1所述的阵列基板，其特征在于，所述第一金属层和所述第二金属层同层设置。
7.一种阵列基板的制备方法，其特征在于，包括：
提供一基板，所述基板具有显示区和非显示区，所述非显示区划分有输入端子区、输出端子区和测试单元区，所述输入端子区和输出端子区位于所述测试单元区相对的两侧；
形成位于所述测试单元区的测试开关和测试信号线中的第一金属层，形成位于所述输入端子区和输出端子区的第二金属层；
在所述第一金属层上形成至少覆盖所述第一金属层的第一平坦层；
在所述第二金属层远离所述基板一侧形成第三金属层；
在所述第三金属层远离所述基板一侧形成覆盖所述第三金属层边缘的第二平坦层，所述第一平坦层远离所述基板的表面不高于所述第二平坦层远离所述基板的表面；所述第一平坦层与所述第二平坦层在所述基板的投影不交叠且具有间隙；在形成所述第二平坦层时，使掩膜版开口面积大于形成所述第一平坦层时的掩膜版开口面积。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，所述第一金属层和所述第二金属层采用同一构图工艺形成。
9.根据权利要求7所述的阵列基板的制备方法，其特征在于，形成所述第一平坦层时，使所述第一平坦层还覆盖所述第二金属层的边缘，形成所述第三金属层时，使所述第三金属层覆盖所述第二金属层未被所述第二平坦层覆盖的部分。
10.根据权利要求7所述的阵列基板的制备方法，其特征在于，所述第一平坦层采用半色调掩膜版形成。
11.一种显示面板，包括权利要求1-7中任一项所述的阵列基板和驱动芯片，所述驱动芯片包括多个输入引脚和多个输出引脚；所述输入引脚绑定于所述输入端子，所述输出引脚绑定于所述输出端子。
12.一种显示装置，包括权利要求11所述的显示面板。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010006825.XA CN111180464B (zh) | 2020-01-03 | 2020-01-03 | 阵列基板及其制备方法、显示面板和显示装置 |
| PCT/CN2020/139314 WO2021136084A1 (zh) | 2020-01-03 | 2020-12-25 | 阵列基板及其制备方法、显示面板和显示装置 |
| US17/417,442 US12166044B2 (en) | 2020-01-03 | 2020-12-25 | Array substrate and display panel including stacked metal layer test unit area |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010006825.XA CN111180464B (zh) | 2020-01-03 | 2020-01-03 | 阵列基板及其制备方法、显示面板和显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111180464A CN111180464A (zh) | 2020-05-19 |
| CN111180464B true CN111180464B (zh) | 2021-12-03 |
Family
ID=70621816
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010006825.XA Active CN111180464B (zh) | 2020-01-03 | 2020-01-03 | 阵列基板及其制备方法、显示面板和显示装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US12166044B2 (zh) |
| CN (1) | CN111180464B (zh) |
| WO (1) | WO2021136084A1 (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111180464B (zh) * | 2020-01-03 | 2021-12-03 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
| CN111650793B (zh) * | 2020-06-28 | 2023-08-01 | 上海中航光电子有限公司 | 显示面板及其阵列基板 |
| CN112289777B (zh) * | 2020-10-28 | 2023-07-25 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN113675254A (zh) * | 2021-08-25 | 2021-11-19 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| CN113823241B (zh) * | 2021-09-30 | 2022-09-27 | 武汉华星光电技术有限公司 | 驱动芯片及显示面板 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101076446B1 (ko) * | 2007-04-13 | 2011-10-25 | 엘지디스플레이 주식회사 | 박막 트랜지스터 기판 및 그를 구비하는 평판 표시장치 |
| KR101413578B1 (ko) * | 2007-12-04 | 2014-07-01 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
| JP2010123744A (ja) * | 2008-11-19 | 2010-06-03 | Elpida Memory Inc | 半導体装置および半導体装置の製造方法 |
| CN102130259A (zh) | 2011-01-14 | 2011-07-20 | 大连美明外延片科技有限公司 | 一种发光二极管芯片的复合电极及其制作方法 |
| CN102915986B (zh) * | 2012-11-08 | 2015-04-01 | 南通富士通微电子股份有限公司 | 芯片封装结构 |
| US20140353622A1 (en) | 2013-05-30 | 2014-12-04 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
| US9570528B2 (en) | 2013-05-30 | 2017-02-14 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus |
| CN109994518B (zh) | 2013-05-30 | 2023-08-01 | 三星显示有限公司 | 有机发光显示设备 |
| CN103474436B (zh) * | 2013-09-18 | 2016-03-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制作方法、显示装置 |
| KR102090159B1 (ko) * | 2013-11-22 | 2020-03-18 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| CN103676354B (zh) * | 2013-12-06 | 2016-03-23 | 合肥京东方光电科技有限公司 | 电极结构及制备方法、阵列基板及制备方法和显示装置 |
| US9356087B1 (en) * | 2014-12-10 | 2016-05-31 | Lg Display Co., Ltd. | Flexible display device with bridged wire traces |
| CN104536174A (zh) * | 2015-01-27 | 2015-04-22 | 京东方科技集团股份有限公司 | 阵列基板以及显示装置 |
| US10121843B2 (en) * | 2015-09-30 | 2018-11-06 | Apple Inc. | Corrosion resistant test lines |
| CN105206601B (zh) * | 2015-10-19 | 2019-03-12 | 京东方科技集团股份有限公司 | 测试组件单元、阵列基板、显示面板、显示装置以及制造测试组件单元的方法 |
| CN107154232A (zh) * | 2017-05-27 | 2017-09-12 | 厦门天马微电子有限公司 | 阵列基板、显示面板和显示面板的测试方法 |
| CN109102772B (zh) * | 2017-06-20 | 2023-11-21 | 昆山国显光电有限公司 | 驱动电路板和显示装置 |
| KR102497283B1 (ko) * | 2017-08-17 | 2023-02-08 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| CN107561799B (zh) * | 2017-08-25 | 2021-07-20 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板及显示装置 |
| US10707288B2 (en) * | 2018-03-12 | 2020-07-07 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | TFT array substrate and OLED display panel |
| KR102576394B1 (ko) * | 2018-09-18 | 2023-09-08 | 삼성전자주식회사 | 반도체 다이의 결함 검출 구조물, 이를 포함하는 반도체 장치 및 반도체 다이의 결함 검출 방법 |
| CN109188812B (zh) * | 2018-10-09 | 2021-03-30 | 京东方科技集团股份有限公司 | 一种阵列基板、其测试方法、显示面板及显示装置 |
| CN111180464B (zh) * | 2020-01-03 | 2021-12-03 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
-
2020
- 2020-01-03 CN CN202010006825.XA patent/CN111180464B/zh active Active
- 2020-12-25 WO PCT/CN2020/139314 patent/WO2021136084A1/zh active Application Filing
- 2020-12-25 US US17/417,442 patent/US12166044B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111180464A (zh) | 2020-05-19 |
| WO2021136084A1 (zh) | 2021-07-08 |
| US20220344372A1 (en) | 2022-10-27 |
| US12166044B2 (en) | 2024-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111180464B (zh) | 阵列基板及其制备方法、显示面板和显示装置 | |
| JP7664353B2 (ja) | 表示基板及び表示装置 | |
| CN108766979B (zh) | 显示面板及显示装置 | |
| US7732820B2 (en) | Substrate for display device having a protective layer provided between the pixel electrodes and wirings of the active matrix substrate, manufacturing method for same and display device | |
| JP5120828B2 (ja) | 薄膜トランジスタ基板とその製造方法、及びこれを有する液晶表示パネルとその製造方法 | |
| US7554618B2 (en) | Liquid crystal display device having crosstalk preventing structure | |
| CN108257980B (zh) | 一种阵列基板、显示装置 | |
| JP2005284291A (ja) | 液晶表示装置及びその製造方法 | |
| WO2016165241A1 (zh) | 阵列基板及其制备方法、显示装置 | |
| CN112805771A (zh) | 显示基板及显示装置 | |
| US20140159255A1 (en) | Contact pad structure | |
| CN112602198A (zh) | 显示基板及显示装置 | |
| WO2009081633A1 (ja) | アクティブマトリクス基板、これを備えた液晶表示装置、及びアクティブマトリクス基板の製造方法 | |
| CN114489377A (zh) | 一种触控显示面板和触控显示装置 | |
| JP2008066443A (ja) | 半導体装置およびそれを備える液晶表示装置 | |
| KR100670213B1 (ko) | 액정 표시장치 및 그 제조방법 | |
| CN108983507B (zh) | 密封结构及其制作方法、显示装置 | |
| CN111090196A (zh) | 像素阵列基板 | |
| JPH1195255A (ja) | 液晶表示装置のアレイ基板、およびこれを備えた液晶表示装置 | |
| TWI819508B (zh) | 半穿反液晶面板 | |
| TWI753788B (zh) | 畫素結構 | |
| CN115552619B (zh) | 显示装置、显示基板及其制备方法 | |
| KR100291268B1 (ko) | 액정표시장치 | |
| KR19990050745A (ko) | 액정 표시 장치용 기판 및 그 제조 방법 | |
| JP2024108126A (ja) | タッチセンサを具備した透明表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |