[go: up one dir, main page]

CN111146223B - 一种复合介质栅双器件光敏探测器的晶圆堆叠结构 - Google Patents

一种复合介质栅双器件光敏探测器的晶圆堆叠结构 Download PDF

Info

Publication number
CN111146223B
CN111146223B CN201911257285.6A CN201911257285A CN111146223B CN 111146223 B CN111146223 B CN 111146223B CN 201911257285 A CN201911257285 A CN 201911257285A CN 111146223 B CN111146223 B CN 111146223B
Authority
CN
China
Prior art keywords
detector
wafer
mos
composite dielectric
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911257285.6A
Other languages
English (en)
Other versions
CN111146223A (zh
Inventor
马浩文
沈凡翔
李张南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing University
Original Assignee
Nanjing Weipaishi Semiconductor Technology Co ltd
Nanjing University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Weipaishi Semiconductor Technology Co ltd, Nanjing University filed Critical Nanjing Weipaishi Semiconductor Technology Co ltd
Priority to CN201911257285.6A priority Critical patent/CN111146223B/zh
Publication of CN111146223A publication Critical patent/CN111146223A/zh
Application granted granted Critical
Publication of CN111146223B publication Critical patent/CN111146223B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements
    • H10F39/8037—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor
    • H10F39/80377—Pixels having integrated switching, control, storage or amplification elements the integrated elements comprising a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/807—Pixel isolation structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/811—Interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/813—Electronic components shared by multiple pixels, e.g. one amplifier shared by two pixels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种复合介质栅双器件光敏探测器的晶圆堆叠结构。该结构的复合介质栅双器件光敏探测器包括具有感光功能的MOS‑C部分和具有读取功能的MOSFET部分，探测器的MOS‑C部分设置在上晶圆，探测器的MOSFET部分设置在下晶圆；上晶圆和下晶圆堆叠集成在一起；探测器的MOS‑C部分和探测器的MOSFET部分通过通孔相连。本发明的堆叠结构能提高光敏探测器的填充系数，并能减小读取过程中对感光区的影响，提高信噪比和灵敏度。

Description

一种复合介质栅双器件光敏探测器的晶圆堆叠结构
技术领域
本发明涉及集成电路领域，具体涉及一种复合介质栅双器件光敏探测器的晶圆堆叠结构。
背景技术
CCD和CMOS-APS是当前最为常见的两种成像器件。较早出现的CCD，其基本结构是一组组串联而成的MOS电容，通过MOS电容上的脉冲时序控制半导体表面势阱的产生和变化，以此实现光生电荷的存储和转移读出，这种方法造成CCD的成像速度较慢，同时CCD对工艺的要求极高，使其成品率低，成本较大。CMOS-APS通常由一个感光二极管和三至六个晶体管组成，采用更多晶体管意味着具备更加复杂的功能，CMOS-APS采用X-Y寻址方式读取信号，因此其成像速度较CCD快，同时CMOS-APS与CMOS工艺兼容，易于与外围电路整合，但因其像元中包含多个晶体管，其像元的填充系数低，这使得CMOS-APS的满阱电荷量低，为保证高的成像质量，像元尺寸很难进一步缩小。
通过上述现有技术的比较发现，如果CMOS-APS成像探测器具有高填充系数，则既可以提高探测器的成像质量，又可以缩小像元尺寸。在中国专利CN201210442007中提出了双晶体管光敏探测器，该探测器的特点是单个半导体器件即可实现完整的复位、感光以及读出的功能，构成一个完整的像素，可以极大地提高像素的填充因子。该探测器通过两个晶体管将探测器信号的收集功能和读取功能分开，使得探测器的感光部分不需要制作源漏，可以有效地防止感光晶体管之间互相的干扰。但该探测器单个像元由两个器件组成，占空比因此受限，需要更长的积分时间完成曝光。并且读取管在漏极加正偏压的情况下，会影响感光晶体管衬底的电势分布，从而引入更多的噪声。
发明内容
本发明的目的在于利用多晶圆堆叠技术，提出一种复合介质栅双器件光敏探测器的布局结构，旨在提高光敏探测器的填充系数。
为实现上述发明目的，本发明采用的技术方案如下：
一种复合介质栅双器件光敏探测器的晶圆堆叠结构，其中，复合介质栅双器件光敏探测器包括具有感光功能的MOS-C部分和具有读取功能的MOSFET部分，探测器的MOS-C部分设置在上晶圆，探测器的MOSFET部分设置在下晶圆；所述上晶圆和下晶圆堆叠集成在一起；所述探测器的MOS-C部分和探测器的MOSFET部分通过通孔相连。
进一步地，所述上晶圆倒扣在下晶圆表面。
进一步地，所述探测器的MOS-C部分包括在P型半导体衬底上方依次叠设的第一底层介质层、第一电荷耦合层、第一层介质层和第一控制栅极；所述探测器的MOSFET部分包括在所述P型半导体衬底上方依次叠设的第二底层介质层和第二电荷耦合层，其中，在所述P型半导体衬底中且靠近第二底层介质层的一侧设有N型源极区和N型漏极区，在所述P型半导体衬底中且第二底层介质层的下方设有阈值调节注入区；所述第一电荷耦合层和第二电荷耦合层通过金属线相连，金属线穿过通孔。
进一步地，所述探测器的MOSFET部分中，在第二电荷耦合层上方还依次设有第二顶层介质层和第二控制栅极。
进一步地，所述复合介质栅双器件光敏探测器采用多个，在衬底中用浅槽隔离区隔开；多个所述探测器的MOS-C部分构成阵列排布在上晶圆，多个所述探测器的MOSFET部分构成阵列排布在下晶圆。
进一步地，每个探测器的MOS-C部分分别连接一个探测器的MOSFET部分。
进一步地，多个探测器的MOS-C部分通过选通模块共同连接一个探测器的MOSFET部分，其中，每个探测器的MOS-C部分分别连接一个选通模块，多个选通模块并联后与一个探测器的MOSFET部分相连。
本发明具有以下有益效果：
(1)本发明的堆叠结构能提高光敏探测器的填充系数，尤其适用于小尺寸像元。
(2)在多晶圆堆叠工艺下，将多个感光晶体管共享一个读取晶体管，可以简化后级逻辑模块的复杂度和进一步节约面积。
(3)本发明的堆叠结构能减小读取过程中对感光区的影响，提高信噪比和灵敏度。
附图说明
图1为实施例中复合介质栅双器件光敏探测器的结构示意图；
图2为复合介质栅感光MOS-C部分的剖面图；
图3为复合介质栅读取MOSFET部分的剖面图；
图4为复合介质栅像元读取部分简化后的三维结构图；
图5为复合介质栅像元的等效电路图；
图6为复合介质栅像元共享读取晶体管的示意电路图。
具体实施方式
本发明提供一种复合介质栅双器件光敏探测器在多晶圆堆叠技术下的布局结构。本实施例的基于复合介质栅双器件光敏探测器的像素单元主要由两个部分组成，一是具有感光功能的复合介质栅MOS-C部分，二是具有读取功能的复合介质栅MOSFET部分，这两部分均采用复合介质栅结构且分别制作在不同的两片晶圆上，分别记为上晶圆与下晶圆。上晶圆倒扣在下晶圆表面，并将上晶圆的衬底减薄，使得入射光经过减薄的衬底直接入射上晶圆具有感光功能的复合介质栅的MOS-C的衬底中，产生光生载流子。复合介质栅像元上下两层都可排布为阵列，像元间在各自的衬底用浅槽隔离区隔开。
本实施例复合介质栅双器件光敏探测器的结构示意图如图1所示，可以分为两部分，一是上方的感光晶体管1，二是下方的读取晶体管2。感光晶体管1和读取晶体管2分别形成在不同晶圆的P型半导体衬底3和衬底4上。如图2所示，感光晶体管1的具体结构为：衬底3上方自下而上依次设有底层绝缘介质层5、电荷耦合层6、第一介质层7和第一控制栅极8。如图3所示，读取晶体管2的具体结构为：衬底4上方自下而上依次设有底层绝缘介质层12、电荷耦合层11、第二介质层10和第二控制栅极9。每个探测单元中，感光晶体管1的电荷耦合层6和读取晶体管2的电荷耦合层11通过晶圆间过孔13，用金属线相连，通过电荷耦合方式读取光电子信号。对于读取晶体管2，在P型半导体衬底4靠近底层绝缘介质层12的一侧通过离子注入形成N型源极14a，在相对的另一侧通过离子注入形成N型漏极14b。
简化地，读取晶体管2可以只制作底层绝缘介质层12和电荷耦合层11，如图4。
以上单个复合介质栅像元结构可简化为图5电路图，每个感光晶体管1均单独搭配一个读取晶体管2用于读出。
多个感光晶体管1共享一个读取晶体管2的结构简化电路图如图6所示，选用下晶圆中的单个晶体管作为选通模块15，用于控制多个复合介质栅MOS-C的电荷耦合层和一个复合介质栅MOSFET的电荷耦合层之间的选通关系。每个选通晶体管的漏极与一个感光晶体管1相连，多个选通晶体管的源极并联后与一个读取晶体管2相连，实现复合介质栅双器件光敏探测器的读取晶体管共享。

Claims (7)

1.一种复合介质栅双器件光敏探测器的晶圆堆叠结构，其中，复合介质栅双器件光敏探测器包括具有感光功能的MOS-C部分和具有读取功能的MOSFET部分，其特征在于，探测器的MOS-C部分设置在上晶圆，探测器的MOSFET部分设置在下晶圆；所述上晶圆和下晶圆堆叠集成在一起；所述探测器的MOS-C部分和探测器的MOSFET部分通过通孔相连。
2.根据权利要求1所述的一种复合介质栅双器件光敏探测器的晶圆堆叠结构，其特征在于，所述上晶圆倒扣在下晶圆表面。
3.根据权利要求1所述的一种复合介质栅双器件光敏探测器的晶圆堆叠结构，其特征在于，所述探测器的MOS-C部分包括在P型半导体衬底上方依次叠设的第一底层介质层、第一电荷耦合层、第一层介质层和第一控制栅极；
所述探测器的MOSFET部分包括在所述P型半导体衬底上方依次叠设的第二底层介质层和第二电荷耦合层，其中，在所述P型半导体衬底中且靠近第二底层介质层的一侧设有N型源极区和N型漏极区，在所述P型半导体衬底中且第二底层介质层的下方设有阈值调节注入区；
所述第一电荷耦合层和第二电荷耦合层通过金属线相连，金属线穿过通孔。
4.根据权利要求3所述的一种复合介质栅双器件光敏探测器的晶圆堆叠结构，其特征在于，所述探测器的MOSFET部分中，在第二电荷耦合层上方还依次设有第二顶层介质层和第二控制栅极。
5.根据权利要求1所述的一种复合介质栅双器件光敏探测器的晶圆堆叠结构，其特征在于，所述复合介质栅双器件光敏探测器采用多个，在衬底中用浅槽隔离区隔开；多个所述探测器的MOS-C部分构成阵列排布在上晶圆，多个所述探测器的MOSFET部分构成阵列排布在下晶圆。
6.根据权利要求5所述的一种复合介质栅双器件光敏探测器的晶圆堆叠结构，其特征在于，每个探测器的MOS-C部分分别连接一个探测器的MOSFET部分。
7.根据权利要求5所述的一种复合介质栅双器件光敏探测器的晶圆堆叠结构，其特征在于，多个探测器的MOS-C部分通过选通模块共同连接一个探测器的MOSFET部分，其中，每个探测器的MOS-C部分分别连接一个选通模块，多个选通模块并联后与一个探测器的MOSFET部分相连。
CN201911257285.6A 2019-12-10 2019-12-10 一种复合介质栅双器件光敏探测器的晶圆堆叠结构 Active CN111146223B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911257285.6A CN111146223B (zh) 2019-12-10 2019-12-10 一种复合介质栅双器件光敏探测器的晶圆堆叠结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911257285.6A CN111146223B (zh) 2019-12-10 2019-12-10 一种复合介质栅双器件光敏探测器的晶圆堆叠结构

Publications (2)

Publication Number Publication Date
CN111146223A CN111146223A (zh) 2020-05-12
CN111146223B true CN111146223B (zh) 2022-07-08

Family

ID=70517862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911257285.6A Active CN111146223B (zh) 2019-12-10 2019-12-10 一种复合介质栅双器件光敏探测器的晶圆堆叠结构

Country Status (1)

Country Link
CN (1) CN111146223B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112802862B (zh) * 2020-12-31 2025-06-27 南京大学 基于复合介质栅双晶体管光敏探测器的光谱传感器
CN118571896B (zh) * 2024-08-01 2024-11-19 南京大学 一种单读取管多感光管的复合介质栅光敏探测器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0038697A1 (en) * 1980-04-22 1981-10-28 Semiconductor Research Foundation Semiconductor image sensor
CN107180844A (zh) * 2017-06-26 2017-09-19 南京大学 一种复合介质栅电容耦合变增益光敏探测器及其工作方法
US9991298B1 (en) * 2017-02-03 2018-06-05 SmartSens Technology (US), Inc. Stacked image sensor pixel cell with a charge amplifier and selectable shutter modes and in-pixel CDS
CN109979930A (zh) * 2017-12-28 2019-07-05 南京大学 基于复合介质栅光敏探测器的2×2阵列布局及工作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4552240B2 (ja) * 1999-09-09 2010-09-29 ソニー株式会社 固体撮像装置及びその製造方法
FR2888989B1 (fr) * 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
US7940252B2 (en) * 2007-10-18 2011-05-10 Himax Technologies Limited Optical sensor with photo TFT
JP2010073735A (ja) * 2008-09-16 2010-04-02 Fujifilm Corp 固体撮像装置及びその製造方法
JP5963421B2 (ja) * 2011-11-17 2016-08-03 オリンパス株式会社 固体撮像装置および撮像装置
CN102695007B (zh) * 2012-05-15 2014-10-29 格科微电子（上海）有限公司 图像传感器及其驱动方法
WO2013176007A1 (ja) * 2012-05-25 2013-11-28 ソニー株式会社 撮像素子、駆動方法、および電子装置
CN104900667B (zh) * 2015-05-06 2018-03-02 南京大学 一种基于复合介质栅mosfet的多模态双晶体管光敏探测器
CN107658321B (zh) * 2016-07-25 2019-12-27 南京威派视半导体技术有限公司 基于复合介质栅的双器件光敏探测单元、探测器及其方法
US10116891B2 (en) * 2016-10-07 2018-10-30 Stmicroelectronics (Research & Development) Limited Image sensor having stacked imaging and digital wafers where digital wafer has stacked capacitors and logic circuitry
US10535695B2 (en) * 2018-03-13 2020-01-14 Stmicroelectronics (Research & Development) Limited Stacked wafer arrangement for global shutter pixels utilizing capacitive deep trench isolations
CN109801935B (zh) * 2019-01-31 2021-01-26 京东方科技集团股份有限公司 光探测面板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0038697A1 (en) * 1980-04-22 1981-10-28 Semiconductor Research Foundation Semiconductor image sensor
US9991298B1 (en) * 2017-02-03 2018-06-05 SmartSens Technology (US), Inc. Stacked image sensor pixel cell with a charge amplifier and selectable shutter modes and in-pixel CDS
CN107180844A (zh) * 2017-06-26 2017-09-19 南京大学 一种复合介质栅电容耦合变增益光敏探测器及其工作方法
CN109979930A (zh) * 2017-12-28 2019-07-05 南京大学 基于复合介质栅光敏探测器的2×2阵列布局及工作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
垂直电荷成像器件（VPS）的工作机理及其微光夜视可行性的研究;马浩文;《中国优秀硕士学位论文全文数据库》;20150731;全文 *

Also Published As

Publication number Publication date
CN111146223A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
CN103579264B (zh) 用于制造3d图像传感器结构的系统和方法
US8618460B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
US8089543B2 (en) Solid-state image pickup element and solid-state image pickup device
US8362532B2 (en) Small pixel for CMOS image sensors with vertically integrated set and reset diodes
CN107240593B (zh) 一种堆叠式全局曝光像素单元结构及其形成方法
CN107017229A (zh) 半导体器件
TWI399848B (zh) 共享放大器像素之互補式金氧半導體之主動式像素感測器
US20090045443A1 (en) Split trunk pixel layout
JP7630575B2 (ja) ３ｄ－ｉｃ技術を用いて製造するイベントベースビジョンセンサ
CN111146223B (zh) 一种复合介质栅双器件光敏探测器的晶圆堆叠结构
KR20210010017A (ko) 이미지 센서
US20110001207A1 (en) Solid state image sensor and manufacturing method thereof
WO2020137334A1 (ja) 光電変換素子、固体撮像装置及び電子機器
CN107195648A (zh) 一种低噪声高灵敏度全局像素单元结构及其形成方法
WO2019127942A1 (zh) 基于复合介质栅光敏探测器的2×2阵列布局及工作方法
CN104916655A (zh) 图像传感器及制备方法、减少电学互扰的方法
CN111146222A (zh) 一种基于多晶圆堆叠技术的多区块像元阵列
US20240128296A1 (en) Double-layer stacked cmos image sensor
CN110707113B (zh) 一种全局曝光像素单元及其制备方法
CN104332480A (zh) 堆栈式传感器芯片结构及其制备方法
US20250194281A1 (en) Multi-die cmos image sensor integrated circuit device
US20230282674A1 (en) Image sensor
JP7606545B2 (ja) 積層型ｃｍｏｓイメージセンサ
US20240321922A1 (en) Pixel, pixel array, and image sensors including the pixel
KR20240157910A (ko) 접합된 복수의 기판을 가지는 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220623

Address after: 211135 room 801, building 9, No. 100, Tianjiao Road, Qilin high tech Industrial Development Zone, Jiangning District, Nanjing, Jiangsu Province

Applicant after: Nanjing Weipaishi Semiconductor Technology Co.,Ltd.

Applicant after: Nanjing University

Address before: 211135 room 801, building 9, No. 100, Tianjiao Road, Qilin high tech Industrial Development Zone, Jiangning District, Nanjing, Jiangsu Province

Applicant before: Nanjing Weipaishi Semiconductor Technology Co.,Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240409

Address after: 210046 Xianlin Avenue 163, Qixia District, Nanjing City, Jiangsu Province

Patentee after: NANJING University

Country or region after: China

Address before: 211135 room 801, building 9, No. 100, Tianjiao Road, Qilin high tech Industrial Development Zone, Jiangning District, Nanjing, Jiangsu Province

Patentee before: Nanjing Weipaishi Semiconductor Technology Co.,Ltd.

Country or region before: China

Patentee before: NANJING University