CN111144062A - 数字同步信号分析系统及方法 - Google Patents

Abstract

本发明提供了一种数字同步信号分析系统及方法，所述系统包含分类模块、事件响应模块、分析模块和验证线程模块；所述事件响应模块用于获得数字同步信号分析系统中一个或多个虚容器的虚容器信息；所述分类模块用于根据虚容器信息中各虚容器对应的类型将所述虚容器划分为不同的集合；所述验证线程模块用于将所述虚容器按集合分别导入所述分析模块中进行分组处理；以及，接收所述分析模块输出的分组结果，将分组后的虚容器组成虚级联组补入至所述数字同步信号分析系统；所述分析模块用于通过预设的多个分组算法插件，利用多线程分别对所述集合进行分组计算获得分组选项，并对所述分组选项进行并行验证，当验证通过后输出分组结果。

Description

数字同步信号分析系统及方法

技术领域

本发明涉及通信传输领域，尤指一种数字同步信号分析系统及方法。

背景技术

SDH(同步数字体系)，是不同速度的数位信号的传输提供相应等级的信息结构，包括复用方法和映射方法，以及相关的同步方法组成的一个技术体制，目前已经广泛应用的市面上。

由于SDH系统主要针对信号传输，SDH内部并没有包含清晰的指示来表示一个虚级联容器由那些颗粒构成，从而仅仅根据线路的信息是无法直接了解虚容器的构成的，从而造成了对SDH线路内容进行分析的困难。在数据分析应用中，大部分的时候需要接入多根SDH线路，就使得虚容器和颗粒载荷的对应关系变的更为复杂。

发明内容

本发明目的在于提供一种较为高效的数字同步信号分析系统及方法，予以将虚容器高效组合在一起去完成验证等工作。

为达上述目的，本发明所提供的数字同步信号分析系统包含：分类模块、事件响应模块、分析模块和验证线程模块；所述事件响应模块用于获得数字同步信号分析系统中一个或多个虚容器的虚容器信息；所述分类模块用于根据虚容器信息中各虚容器对应的类型将所述虚容器划分为不同的集合；所述验证线程模块用于将所述虚容器按集合分别导入所述分析模块中进行分组处理；以及，接收所述分析模块输出的分组结果，将分组后的虚容器组成虚级联组补入至所述数字同步信号分析系统；所述分析模块用于通过预设的多个分组算法插件，利用多线程分别对所述集合进行分组计算获得分组选项，并对所述分组选项进行并行验证，当验证通过后输出分组结果。

在上述数字同步信号分析系统中，优选的，所述分析模块还包含虚容器类别分析器，所述虚容器类别分析器用于记录虚容器集合信息、虚容器集合已尝试过的分组算法插件和错误分组集合；其中，通过将所述分组选项与预设规则比较，当所述分组选项判定为错误分组时，根据所述错误分组获得所述错误分组集合；所述分析模块根据所述错误分组集合，在对所述集合进行分组计算过程中，排除所述错误分组集合中错误分组的分组尝试。

在上述数字同步信号分析系统中，优选的，所述分析模块还包含插件调用控制单元，所述插件调用控制单元用于根据预设插件次序表按序调用对应的分组算法插件对所述集合进行分组计算。

在上述数字同步信号分析系统中，优选的，所述分组算法插件包含分组插件和验证插件；其中，所述分组插件包含空间连续分组插件和精准时间戳分组插件；所述验证插件包含全排列插件。

本发明还提供一种数字同步信号分析方法，所述方法包含：获得数字同步信号分析系统中一个或多个虚容器的虚容器信息；根据虚容器信息中各虚容器对应的类型将所述虚容器划分为不同的集合；将所述虚容器按集合类别通过预设的多个分组算法于对应的多条线程上分别进行分组计算获得分组选项；对所述分组选项进行并行验证，当验证通过后获得分组结果；根据所述分组结果将分组后的虚容器组成虚级联组后补入至所述数字同步信号分析系统。

在上述数字同步信号分析方法中，优选的，将所述虚容器按集合类别通过预设的多个分组算法分别进行分组计算获得分组选项还包含：通过将所述分组选项与预设规则比较，当所述分组选项判定为错误分组时，根据所述错误分组获得所述错误分组集合；以及，根据所述错误分组集合，在对所述集合进行分组计算过程中，排除所述错误分组集合中错误分组的分组尝试。

在上述数字同步信号分析方法中，优选的，将所述虚容器按集合类别通过预设的多个分组算法分别进行分组计算获得分组选项还包含：根据预设插件次序表按序调用对应的分组算法对所述集合进行分组计算。

在上述数字同步信号分析方法中，优选的，所述分组算法包含空间连续分组插件和精准时间戳分组插件。

在上述数字同步信号分析方法中，优选的，对所述分组选项进行并行验证包含：通过全排列算法对所述分组选项进行并行验证。

本发明还提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法。

本发明还提供一种计算机可读存储介质，所述计算机可读存储介质存储有执行上述方法的计算机程序。

本发明的有益技术效果在于：可快速且准确的完成虚容器和颗粒载荷的对应关系分组，大大提高计算效率。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1为本发明一实施例所提供的数字同步信号分析系统的连接结构示意图；

图2为本发明一实施例所提供的数字同步信号分析系统的功能结构示意图；

图3为本发明一实施例所提供的分析模块的功能结构示意图；

图4为本发明一实施例所提供的验证线程模块的验证原理示意图；

图5为本发明一实施例所提供的验证线程模块的验证原理示意图；

图6为本发明一实施例所提供的数字同步信号分析方法的流程示意图；

图7为本发明一实施例所提供的电子设备的结构示意图。

具体实施方式

以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。

另外，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

请参考图1所示，本发明所提供的数字同步信号分析系统包含：分类模块、事件响应模块、分析模块和验证线程模块；所述事件响应模块用于获得数字同步信号分析系统中一个或多个虚容器的虚容器信息；所述分类模块用于根据虚容器信息中各虚容器对应的类型将所述虚容器划分为不同的集合；所述验证线程模块用于将所述虚容器按集合分别导入所述分析模块中进行分组处理；以及，接收所述分析模块输出的分组结果，将分组后的虚容器组成虚级联组补入至所述数字同步信号分析系统；所述分析模块用于通过预设的多个分组算法插件，利用多线程(如VC-n类型类别管理器)分别对所述集合进行分组计算获得分组选项，并对所述分组选项进行并行验证，当验证通过后输出分组结果。具体的，请参考图2所示，在实际工作中本发明所提供的上述数字同步信号分析系统包含低阶系统和高阶系统，主要是按照将虚容器(VC颗粒)类型不同将VC颗粒划分不同的集合，每个线程处理一个集合，以此并行处理各个类型VC颗粒效率更高；其次，利用事件响应模块负责接收VC颗粒、验证分组状态和用户操作，将VC颗粒信息变化、验证分组状态和用户操作反映到各个分组验证线程；分组验证线程负责给分析模块送入最新的VC颗粒集合，获取分析模块模块给出的可能分组，并对产生的分组进行并行验证，等这批分组验证结束后接着处理下一批分组。

在上述实施例中，利用事件响应模块负责接收VC颗粒、验证分组状态和用户操作，将VC颗粒信息变化、验证分组状态和用户操作反映到各个分组验证线程在实际工作中可如下执行：数字同步信号分析系统获取了VC颗粒的信息，然后尝试产生虚容器分组的结果，以整个颗粒的排列组合为一个全集S的话，可划分为3个子集；1个子集是正确的虚容器对应的颗粒的排列组合S1，1个子集是已知错误的组合S2，1个子集是待尝试的组合S3；整个工作的目标是产生出最多的S1，产生出一种组合就去配置系统对这种组合进行验证，如果正确就放入S2，否则放入S3；因为S数量众多，所以优先尝试最可能产生正确结果的可能性，例如颗粒在空间上有局部性的先尝试，或者时间上有局部性的先尝试；这些空间上或者时间上的信息来源于每个颗粒相关的信息。在上述可能均尝试过以后，只能通过遍历方式尝试S3；上述过程需要时间，如果在分析结束之前，信号内包含的颗粒信息发生了变化，就需要事件响应模块负责接收颗粒信息的变化，然后根据S1,S2,中的情况，如果是S1,S2中的元素，不涉及到变化颗粒的，那么保持在S1,S2中，如果涉及到变化颗粒，要将相关元素移动到集合S3中，等待重新验证。

请参考图3所示，在本发明一实施例中，所述分析模块还可包含虚容器类别分析器和插件调用控制单元，所述虚容器类别分析器用于记录虚容器集合信息、虚容器集合已尝试过的分组算法插件和错误分组集合；其中，通过将所述分组选项与预设规则比较，当所述分组选项判定为错误分组时，根据所述错误分组获得所述错误分组集合；所述分析模块根据所述错误分组集合，在对所述集合进行分组计算过程中，排除所述错误分组集合中错误分组的分组尝试；所述插件调用控制单元用于根据预设插件次序表按序调用对应的分组算法插件对所述集合进行分组计算。其中，所述分组算法插件包含分组插件和验证插件；其中，所述分组插件包含空间连续分组插件和精准时间戳分组插件；所述验证插件包含全排列插件。实际工作中，所述虚容器类别分析器还可用于1.保存各个插件的全局handle、本地instance；2.保存已尝试的插件(插件index+seq)；3.保存全排列中间状态；4.分析顺序决策表的指针；5.保存各个插件中间状态；6.保存除全排列外插件已尝试分组的false集合；后续将详细说明所述虚容器类别分析器作用，在此就不再一一详述。

在该实施例中，为了更快更精准的分出虚级联分组，分组算法插件可利用多插件的方式进行分组，每个插件实现一种分组算法，且插件也可在线加载或卸载；为提高分析效率，本发明通过多线程并行处理的方式实现多个虚容器集合同时分组计算；在实际工作中，每个插件可以分多次输出分组结果，但是每次输出的分组结果中没有冲突，需要保存的中间状态交给平台保存，下次输入这些中间状态获取下一次输出即可。至于上述错误分组集合的作用在于记录所有错误分组(全排列插件分出的错误分组除外)，由于多个插件提供了多种分组算法，所以不同的算法可能会计算出同一个错误分组的可能性，为了提高效率，所以记录错误分组集合，再其他插件中不会再对错误分组进行尝试；以此，全排列分组方法结束之前不会再对错误分组进行下发验证，大大提高了分组效率；最后，为了尽可能多的分出分组，分组算法插件加入了全排列插件，全排列插件每次返回一部分分组，每次输出的分组之间没有冲突，待下次再次获取分组时接着上次结束的位置继续输出分组，确保不漏掉任何一种分组可能。

在实际工作中，上述实施例中的虚容器类别分析器和插件调用控制单元都可作为所述分析模块的管理控制单元，其作用主要在于：接收VC颗粒输入、调用分析插件、输出分组，在线加载/卸载插件，调整插件顺序表，维护VC-n类别管理器和响应外部管理，具体管理控制方式如下：

关于分组算法插件的控制：

为了在程序运行过程中能够及时添加更好的分组方法或者去掉不必要的分组方法，为插件提供了以下功能：1、插件加载：插件从模块外加载到模块内部；已加载的插件分为启用、禁用状态，默认为禁用；可以在线加载。2、插件启用：用户决可以定哪些插件参与分组分析，这些插件被启用；3、插件禁用：用户可以决定哪些插件不参与分组分析，这些插件被禁用；4、插件卸载：不用的插件可以卸载，但是需要用户先禁用插件，然后再卸载；当然，实际工作中本领域相关技术人员也可根据实际需要选择加入其它功能，例如插件变更等；该些功能可通过现有技术予以实现，本发明在此就不再一一详述。

关于插件调用顺序调整：

插件次序调整指已启用的插件集合不变，但是它们参与分组分析的次序改变；实际使用时，该插件次序表可采用双表切换方式，管理接口先构建新的插件次序表，然后修改各个VC-n类型类别管理器对插件次序表的引用，等全部VC-n类别管理器都切换到新的插件次序表后，新的插件次序表生效。每个VC-n类别管理器里记录N(N为模块支持的插件个数)个已使用过的插件，每次需要使用下一个插件时，在插件次序表中从头到尾寻找插件，查看该插件是否已经尝试过，假如是，那么找下一个插件，直至全部插件都尝试过，返回无分组；假如插件未尝试过，那么尝试该插件。假设模块总共支持N个插件，存放在数组中，每个数组位置有一个递增的seq字段，每当该位置的插件加载/卸载，该字段加1。VC-n类别管理器里记录的已尝试过的插件实际上记录该插件在数组中的index+seq。需要说明的是，全排列插件次序总是在最后，无法调整。

关于虚容器类别分析器：

虚容器分析器会记录VC颗粒集合相关的信息，比如VC颗粒集合本身、VC颗粒集合已尝试过的插件、该VC颗粒集合产生的错误分组集合。记录VC颗粒集合已尝试过的插件，是为了插件顺序调整时能避免再次尝试该集合已尝试过的插件。记录VC颗粒集合产生的错误分组集合，仅保存除了全排列插件外其他插件产生的错误集合，分组上限个数1024；外部使用者也调用接口来指定哪些分组是错误的，已被指定为错的分组，在全排列分组结束之前不会再次下发，大大提高了分组效率。

关于各线程中VC颗粒集合变化：

在现网中由于信号切换或者信号不稳定，VC颗粒会产生一定的变化，需要对这些变化做相应的处理。当VC-n类别管理器中VC颗粒集合VC颗粒减少(正确分组删除、VC颗粒不存在)时，平台从自己维护的VC颗粒集合中删除这些VC颗粒，但是并不释放VC颗粒信息，只是置为无效状态，已引用的插件可以继续使用这些信息。假如VC颗粒正在验证，同时停止验证、释放验证通道。平台将这些VC颗粒的删除信息交给插件处理，插件决定如何处理内部记录的VC颗粒。当前插件分析结束后，平台检查VC颗粒是否无效来释放不再被引用的VC颗粒资源。当VC-n类别管理器中VC颗粒集合VC颗粒增加时，先将VC颗粒添加到平台维护的VC颗粒集合中。假如当前插件不是全排列插件，那么待此次分析结束后，由外部配置决定即刻重新尝试插件还是继续后续插件直到全部启发式插件结束后再从头开始尝试；假如当前插件是全排列插件，为了提高效率会立即终止当前分析，从头开始尝试插件。

在上述实施例中已说明算法插件可以分多次输出可能的VC分组选项，当需要多次输出时，会记录中间状态；每次输出的分组都会被并行处理，因此每次输出的分组中，任一VC颗粒只能存在于一个分组中。本发明所提供的算法插件和验证插件主要包含以下三种：空间连续分组插件，精准时间戳分组插件，全排列插件。

其中，空间连续分组插件被作为第一个插件使用的原因在于：对现网数据调查结果和分析，发现现网中存在大部分空间连续分组；使用这个算法可以很快的分出一部分分组，缩小VC颗粒集合，有利于提高剩余插件分组效率。

具体的，空间连续分组插件会根据送入的VC颗粒集合，根据一定的算法，把所有VC颗粒进行空间连续排序。以VC4为例，排序：在一个10G-SDH信号中VC4的通道编号为0-63，按通道编号从0到63排序，分组：在一个10G-SDH中存在4个VC4，通道编号为0、1、2，通道号为0的VC4的seq号为0，通道号为1的VC4的seq号为1，通道号为2的VC4的seq号为2，通管道为3的VC4的seq为1，那么通道号为0、1、2的3个VC4可以认为为空间连续分组，会去验证这个分组的正确性，如果正确这个分组的VC颗粒将不会再出现别的分组中。VC3、VC2、VC12和VC11使用特定的算法进行排序。

如果现网中全是这种空间连续的虚级联分组，那么一次就可以把所有正确分组下发验证，效率非常的高。

至于精准时间戳分组算法存在原因在于：同一个分组的VC颗粒的精准时间戳应该是相差最小，根据这个特性可以快速的分出部分正确分组；算法功能：根据特定算法分批是输出分组，同一批次分组中的VC颗粒相互不冲突，算法具体实现方式如下：

时间戳对齐：以送入的第一个VC颗粒为基准，将所有VC颗粒的时间戳都对其到MIF1、MIF2都为0时，对齐之后和基准值相差512000us(两个VC颗粒时间戳相差一圈，16*4096*125us)，需要再次对齐到同一圈内；

分组：时间戳对齐之后，取seq最大的VC颗粒(seq_max)，以这个VC颗粒为基准，计算所有seq_max–1与seq_max的VC颗粒的时间戳离散度，取时间戳离散度最小的一个，再以获取到的seq_max–1的VC颗粒时间戳为基准，计算所有seq_max–1与seq_max–2的VC颗粒的时间戳离散度，获取时间戳最小的VC颗粒，一直取到seq为0的VC颗粒，将这些VC颗粒作为一个分组输出；然后在取剩余VC颗粒中seq最大的VC颗粒(seq_max)，根据相同的算法再次分出一个分组，直到分不出分组为止。

最后关于验证算法，即全排列算法存在的原因在于：验证所有可能的虚级联分组；当然，该算法也存在优点和缺点，例如：可以保证不会漏掉正确的虚级联分组，但是该算法可能性较多，分析验证时间长；为此，全排列插件是其他算法插件都验证过一遍之后，查缺补漏的最终验证环节。

其算法功能主要包含：分批次输出分组，在同一批输出的分组中，同一个VC颗粒只会存在于其中一个分组，并且支持在全排列过程中删除正确分组中的VC颗粒。算法的具体描述如下：

请参考图4及图5所示，首先对全部VC颗粒分组，按照相同的seq分为一组，组内VC颗粒有序存放，并按照seq从小到大对各组排序。为避免混淆，将这个分组记为“seq组”，将VC颗粒形成的可能正确分组成为“虚级联”。尝试1V的虚级联。从seq-0组中取出可能的分组，输出；

尝试2V的虚级联。找出seq-0，seq-1组中VC颗粒数量最少的seq组，将seq组中最少的VC颗粒数量记为x，seq组计为seq-min，取x和32(避免x值过大)的最小值计为min。从seq-min组中取前min个VC颗粒，依次放入min个虚级联分组中，虚级联分组记为g_1,g_2…g_min；在剩下的一个seq组中(记为第二个seq组)从第一个VC颗粒开始取前min个VC颗粒，按照取得顺序依次放入虚级联分组g_1,g_2…g_min中，将min个虚级联分组进行验证。下一次获取分组时，我们仍旧从seq-min中取出前min个VC颗粒，在第二个seq组中从第二个VC颗粒开始取min个VC颗粒，假如剩下的VC颗粒不足min个，那么缺少的部分从第一个VC颗粒开始取，直至足够的VC颗粒，之后将这min个VC颗粒按照取的顺序依次存放到g_1,g_2…g_min中。如此重复，直至第二个seq组又从头开始取VC颗粒，此时让seq-min分组从第min+1个(首个元素为第1个)VC颗粒开始取(剩余元素个数和32二者中的最小值，记为min2)个VC颗粒，按照取的顺序依次放入虚级联分组g1,g2…g_min2中，在第二个seq组中从第一个元素依次取出min2个VC颗粒，按照取得顺序依次放入g1,g2…g_min2中。如此重复取分组，直到第二个分组又开始从头取VC颗粒，seq-min继续上述重复。

按照上述方法，依次尝试3V、4V…直至不能再组成虚级联分组。

最后，删除VC颗粒时，仅支持删除已确认分组的VC颗粒。假设正在尝试nV的虚级联，那么删除已验证的分组时，必定一次性删除n个VC颗粒，且从seq-0,seq-1…seq-n各组中每组删除1个，选定的seq-min组不会变。除非某个seq组中的VC颗粒个数为0，此时停止全排列算法，否则继续按照上述方法取VC颗粒形成新的虚级联分组。

再请参考图5所示，举例说明2V的虚级联组分组验证情况；首先将seq＝1的4个成员拆成4个组，将seq＝0的6个成员取4个跟seq＝1的4个组组成虚集联组进行验证，这样一个一次下发4个组进行验证，效率较高；若有对的组则记录，若都错误则再取seq＝0的其中4个成员与seq＝1的组成虚级联组继续验证；当然实际工作中，还有其他方式可用于验证，本领域相关技术人员可根据实际需要选择使用，本发明对此不做进一步限制。

请参考图6所示，本发明还提供一种数字同步信号分析方法，所述方法包含：S101获得数字同步信号分析系统中一个或多个虚容器的虚容器信息；S102根据虚容器信息中各虚容器对应的类型将所述虚容器划分为不同的集合；S103将所述虚容器按集合类别通过预设的多个分组算法于对应的多条线程上分别进行分组计算获得分组选项；S104对所述分组选项进行并行验证，当验证通过后获得分组结果；S105根据所述分组结果将分组后的虚容器组成虚级联组后补入至所述数字同步信号分析系统。其中，所述分组算法包含空间连续分组插件和精准时间戳分组插件。在上述实施例中，步骤S104中对所述分组选项进行并行验证包含：通过全排列算法对所述分组选项进行并行验证。

在上述实施例的步骤S103中将所述虚容器按集合类别通过预设的多个分组算法分别进行分组计算获得分组选项还包含：通过将所述分组选项与预设规则比较，当所述分组选项判定为错误分组时，根据所述错误分组获得所述错误分组集合；以及，根据所述错误分组集合，在对所述集合进行分组计算过程中，排除所述错误分组集合中错误分组的分组尝试。

在上述实施例的步骤S103中将所述虚容器按集合类别通过预设的多个分组算法分别进行分组计算获得分组选项还包含：根据预设插件次序表按序调用对应的分组算法对所述集合进行分组计算。

本发明还提供一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述方法。

本发明还提供一种计算机可读存储介质，所述计算机可读存储介质存储有执行上述方法的计算机程序。

如图7所示，该电子设备600还可以包括：通信模块110、输入单元120、音频处理单元130、显示器160、电源170。值得注意的是，电子设备600也并不是必须要包括图7中所示的所有部件；此外，电子设备600还可以包括图7中没有示出的部件，可以参考现有技术。

如图7所示，中央处理器100有时也称为控制器或操作控件，可以包括微处理器或其他处理器装置和/或逻辑装置，该中央处理器100接收输入并控制电子设备600的各个部件的操作。

其中，存储器140，例如可以是缓存器、闪存、硬驱、可移动介质、易失性存储器、非易失性存储器或其它合适装置中的一种或更多种。可储存上述与失败有关的信息，此外还可存储执行有关信息的程序。并且中央处理器100可执行该存储器140存储的该程序，以实现信息存储或处理等。

输入单元120向中央处理器100提供输入。该输入单元120例如为按键或触摸输入装置。电源170用于向电子设备600提供电力。显示器160用于进行图像和文字等显示对象的显示。该显示器例如可为LCD显示器，但并不限于此。

该存储器140可以是固态存储器，例如，只读存储器(ROM)、随机存取存储器(RAM)、SIM卡等。还可以是这样的存储器，其即使在断电时也保存信息，可被选择性地擦除且设有更多数据，该存储器的示例有时被称为EPROM等。存储器140还可以是某种其它类型的装置。存储器140包括缓冲存储器141(有时被称为缓冲器)。存储器140可以包括应用/功能存储部142，该应用/功能存储部142用于存储应用程序和功能程序或用于通过中央处理器100执行电子设备600的操作的流程。

存储器140还可以包括数据存储部143，该数据存储部143用于存储数据，例如联系人、数字数据、图片、声音和/或任何其他由电子设备使用的数据。存储器140的驱动程序存储部144可以包括电子设备的用于通信功能和/或用于执行电子设备的其他功能(如消息传送应用、通讯录应用等)的各种驱动程序。

通信模块110即为经由天线111发送和接收信号的发送机/接收机110。通信模块(发送机/接收机)110耦合到中央处理器100，以提供输入信号和接收输出信号，这可以和常规移动通信终端的情况相同。

基于不同的通信技术，在同一电子设备中，可以设置有多个通信模块110，如蜂窝网络模块、蓝牙模块和/或无线局域网模块等。通信模块(发送机/接收机)110还经由音频处理器130耦合到扬声器131和麦克风132，以经由扬声器131提供音频输出，并接收来自麦克风132的音频输入，从而实现通常的电信功能。音频处理器130可以包括任何合适的缓冲器、解码器、放大器等。另外，音频处理器130还耦合到中央处理器100，从而使得可以通过麦克风132能够在本机上录音，且使得可以通过扬声器131来播放本机上存储的声音。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (11)

1.一种数字同步信号分析系统，其特征在于，所述系统包含分类模块、事件响应模块、分析模块和验证线程模块；

所述事件响应模块用于获得数字同步信号分析系统中一个或多个虚容器的虚容器信息；

所述分类模块用于根据虚容器信息中各虚容器对应的类型将所述虚容器划分为不同的集合；

所述验证线程模块用于将所述虚容器按集合分别导入所述分析模块中进行分组处理；以及，接收所述分析模块输出的分组结果，将分组后的虚容器组成虚级联组补入至所述数字同步信号分析系统；

所述分析模块用于通过预设的多个分组算法插件，利用多线程分别对所述集合进行分组计算获得分组选项，并对所述分组选项进行并行验证，当验证通过后输出分组结果。

2.根据权利要求1所述的数字同步信号分析系统，其特征在于，所述分析模块还包含虚容器类别分析器，所述虚容器类别分析器用于记录虚容器集合信息、虚容器集合已尝试过的分组算法插件和错误分组集合；

其中，通过将所述分组选项与预设规则比较，当所述分组选项判定为错误分组时，根据所述错误分组获得所述错误分组集合；所述分析模块根据所述错误分组集合，在对所述集合进行分组计算过程中，排除所述错误分组集合中错误分组的分组尝试。

3.根据权利要求1所述的数字同步信号分析系统，其特征在于，所述分析模块还包含插件调用控制单元，所述插件调用控制单元用于根据预设插件次序表按序调用对应的分组算法插件对所述集合进行分组计算。

4.根据权利要求1所述的数字同步信号分析系统，其特征在于，所述分组算法插件包含分组插件和验证插件；其中，所述分组插件包含空间连续分组插件和精准时间戳分组插件；所述验证插件包含全排列插件。

5.一种数字同步信号分析方法，其特征在于，所述方法包含：

获得数字同步信号系统中一个或多个虚容器的虚容器信息；

根据虚容器信息中各虚容器对应的类型将所述虚容器划分为不同的集合；

将所述虚容器按集合类别通过预设的多个分组算法于对应的多条线程上分别进行分组计算获得分组选项；

对所述分组选项进行并行验证，当验证通过后获得分组结果；

根据所述分组结果将分组后的虚容器组成虚级联组后补入至所述数字同步信号分析系统。

6.根据权利要求5所述的数字同步信号分析方法，其特征在于，将所述虚容器按集合类别通过预设的多个分组算法分别进行分组计算获得分组选项还包含：通过将所述分组选项与预设规则比较，当所述分组选项判定为错误分组时，根据所述错误分组获得所述错误分组集合；以及，根据所述错误分组集合，在对所述集合进行分组计算过程中，排除所述错误分组集合中错误分组的分组尝试。

7.根据权利要求5所述的数字同步信号分析方法，其特征在于，将所述虚容器按集合类别通过预设的多个分组算法分别进行分组计算获得分组选项还包含：根据预设插件次序表按序调用对应的分组算法对所述集合进行分组计算。

8.根据权利要求5所述的数字同步信号分析方法，其特征在于，所述分组算法包含空间连续分组插件和精准时间戳分组插件。

9.根据权利要求5所述的数字同步信号分析方法，其特征在于，对所述分组选项进行并行验证包含：通过全排列算法对所述分组选项进行并行验证。

10.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求5至9任一所述方法。

11.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有执行权利要求5至9任一所述方法的计算机程序。

Images