[go: up one dir, main page]

CN111130084B - 放电保护电路和用于操作放电保护电路的方法 - Google Patents

放电保护电路和用于操作放电保护电路的方法 Download PDF

Info

Publication number
CN111130084B
CN111130084B CN201911051584.4A CN201911051584A CN111130084B CN 111130084 B CN111130084 B CN 111130084B CN 201911051584 A CN201911051584 A CN 201911051584A CN 111130084 B CN111130084 B CN 111130084B
Authority
CN
China
Prior art keywords
gate
electrostatic discharge
circuit
switch
diode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911051584.4A
Other languages
English (en)
Other versions
CN111130084A (zh
Inventor
赛马克·德尔沙特伯
吉多·沃特·威廉·夸克斯
彼得·克里斯蒂亚安斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN111130084A publication Critical patent/CN111130084A/zh
Application granted granted Critical
Publication of CN111130084B publication Critical patent/CN111130084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/648—Protective earth or shield arrangements on coupling devices, e.g. anti-static shielding  
    • H01R13/6485—Electrostatic discharge protection

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本文公开了一种方法、电路和系统的实施例。在一个实施例中，公开了一种放电保护电路。所述放电保护电路包括开关，所述开关具有在所述开关的栅极与漏极之间的电容耦合件，其中所述电容耦合件促进电容耦合电流。所述放电保护电路另外包括栅极网络，所述栅极网络至少包括所述开关的所述栅极、栅极控制元件和连接到所述栅极和所述栅极控制元件的电阻器。此外，所述放电保护电路包括静电放电轨，所述静电放电轨连接到二极管，所述二极管耦合到所述栅极和所述电阻器，其中所述电容耦合件促进静电放电电流的至少一部分经由所述栅极网络下沉。

Description

放电保护电路和用于操作放电保护电路的方法
技术领域
本发明涉及一种放电保护电路和用于操作放电保护电路的方法。
背景技术
静电放电涉及可能由静电积累引起的突然的电力流动。静电放电保护电路可以用于对静电放电电流进行分流，以防止对电子装置的热损伤。例如，静电放电保护装置可以与电气装置(如集成电路(IC)芯片)集成以提供低阻抗通道，所述低阻抗通道防止对电气装置的部件的热损伤。静电放电保护装置的操作特性(例如，用于激活静电放电保护装置以对静电放电电流进行分流的静电放电反应时间)可能影响静电放电保护装置的性能。
对用作到‘外部世界’的接口的集成电路通常有着严格的系统级静电放电要求。例子是IEC(国际电工委员会)61000-4-2(‘系统级应力’)或IEC 61000-4-5(‘浪涌应力’)标准。具体地，IEC 61000-4-2是国际电工委员会关于静电放电的抗扰度标准。所述出版物是IEC 61000-4系列的基本EMC(电磁兼容性)标准之一。所述标准的欧洲等效标准被称为EN61000-4-2。IEC 61000-4-5是国际电工委员会关于浪涌抗扰度的国际标准。也就是说，电力线路可能被来自电源开关和闪电的浪涌击中，并且所述标准定义了测试设置和程序以及分类级别。
除了严格的系统级静电放电应用之外，这种静电放电要求也可以应用于通电的IC芯片(例如，当上电时，IC芯片应该能够使静电放电应力下沉)。连同这些类型的静电放电要求，一些IC芯片可能具有高DC电压容差规格。例如，C型USB连接器(也称为“C型连接器”)可以耐受超过例如20V DC的电压。注意，如本文所用的，首字母缩略词“USB”是指“通用串行总线”并且是建立针对个人计算机与其外围装置之间的电缆、连接器以及连接、通信和供电协议的规范的行业标准。
IC芯片可以包括开关功能，所述开关功能通常由开关MOS(金属氧化物半导体)装置实施，所述开关MOS装置具有处于数据端上的漏极和处于另一个数据端上的源极。一个例子是USB应用中的配置信道(CC)线。这种芯片中面向‘外部世界’的端通常连接到高压(HV)MOS装置的漏极，而源极通常连接到具有低到最低静电放电风险的端。
因为当静电放电应力发生(例如，由于上电要求)时，开关有可能处于导通状态，所以静电放电电流可能通过开关并到达源极侧。快速静电放电瞬变也可能导致栅极抬升(即使开关不导通)，并使源极节点带电。这种情况可能是有风险的，因为开关的源极侧处的电路系统可能包括低压电路系统，所述低压电路系统易在高压下出现故障。
可以在源极侧处增加下拉电路来改善这些风险。但是，如果使用比较器，则配置可能太慢而无法下拉源极节点。专用静电放电保护电路系统也可以用于开关源极侧上的电子装置中(这些装置反应迅速)，以提供另外的静电放电保护。然而，静电放电保护电路系统可能占用很大的面积。源极侧上的这种另外的电路系统也可能导致数据线上的另外的电容，并可能损害带宽性能。
发明内容
公开了一种方法、电路和系统的实施例。在一个实施例中，公开了一种放电保护电路。所述放电保护电路包括开关，所述开关具有在所述开关的栅极与漏极之间的电容耦合件，其中所述电容耦合件促进电容耦合电流。所述放电保护电路另外包括栅极网络，所述栅极网络至少包括所述开关的所述栅极、栅极控制元件和连接到所述栅极和所述栅极控制元件的电阻器。此外，所述放电保护电路包括静电放电轨，所述静电放电轨连接到二极管，所述二极管耦合到所述栅极和所述电阻器，其中所述电容耦合件促进静电放电电流的至少一部分经由所述栅极网络下沉。
在所述放电保护电路的一个实施例中，所述栅极网络可以包括使所述电容耦合电流下沉的AC触发的静电放电保护元件。
在所述放电保护电路的一个实施例中，所述栅极网络可以包括使所述电容耦合电流下沉的DC触发的静电放电保护元件。
在一个实施例中，所述放电保护电路可以另外包括所述开关的源极侧的间接箝位。
在一个实施例中，所述放电保护电路的所述开关可以包括MOS装置。
在一个实施例中，所述放电保护电路的所述静电放电轨可以包括可由至少一个其它电路共用的共用轨。
在一个实施例中，所述放电保护电路的所述电容耦合件可以包括一个或多个电容器。
还公开了一种操作放电保护电路的方法。所述方法涉及：利用开关的电容耦合件产生电容耦合电流，所述开关配置有在所述开关的栅极与漏极之间的电容耦合件；以及经由栅极网络使静电放电电流的至少一部分下沉，所述栅极网络至少包括所述开关的所述栅极、栅极控制元件以及连接到所述栅极和所述栅极控制元件的电阻器，其中所述静电放电电流由连接到二极管的静电放电轨促进，所述二极管耦合到所述栅极和所述电阻器。
在所述方法的一个实施例中，所述栅极网络可以包括使所述电容耦合电流下沉的AC触发的静电放电保护元件。
在所述方法的一个实施例中，所述栅极网络可以包括使所述电容耦合电流下沉的DC触发的静电放电保护元件。
在所述方法的一个实施例中，可以利用所述开关的所述源极侧的间接箝位。
在所述方法的一个实施例中，所述开关可以包括MOS装置。
在所述方法的一个实施例中，所述静电放电轨可以包括可由至少一个其它电路共用的共用轨。
在所述方法的一个实施例中，所述电容耦合件可以包括一个或多个电容器。
还公开了一种放电保护系统。所述放电保护系统包括包含开关的电路，所述开关包括至少一个晶体管，其中所述开关包括在所述至少一个晶体管的栅极与漏极之间的电容耦合件，其中所述电容耦合件促进电容耦合电流。所述放电保护系统还包括栅极网络，所述栅极网络包括所述至少一个晶体管的所述栅极、栅极控制元件以及连接到所述栅极和所述栅极控制元件的电阻器。所述放电保护系统另外包括静电放电轨，所述静电放电轨连接到至少一个二极管，所述至少一个二极管耦合到所述栅极和所述电阻器，其中所述电容耦合件促进静电放电电流的至少一部分经由所述栅极网络下沉。
在所述放电保护系统的一个实施例中，所述栅极网络包括使所述电容耦合电流下沉的静电放电保护元件。
在所述放电保护系统的一个实施例中，所述至少一个晶体管的源极侧的间接箝位可以包括MOS装置。
在所述放电保护系统的一个实施例中，所述MOS装置可以包括高压(HV)MOS装置和低压(LV)MOS装置中的至少一个。
在所述放电保护系统的一个实施例中，所述MOS装置可以包括呈背靠背布置形式的多个MOS装置，所述多个MOS装置包括两个或更多个MOS装置。
在所述放电保护系统的一个实施例中，所述静电放电轨可以包括可由一个或多个其它电路共用的共用轨，并且所述电容耦合件可以包括一个或多个电容器。
附图说明
图1A描绘了具有栅极控制的高速HV开关电路的示意图。
图1B描绘了具有栅极控制的VCONN开关电路的示意图。
图1C描绘了具有栅极控制的JTAG(联合测试行动小组)开关电路的示意图。
图1D描绘了具有检测/终止和FRS(快速角色交换)配置的电路的示意图。
图1E描绘了包括开关的电路的示意图，所述开关具有两个引脚、两个静电放电二极管和两个静电放电轨。
图2A是C型连接器的示意图。
图2B示出了连接框到C型连接器引脚中的一些的功能，所述连接框到C型连接器引脚可以根据所公开的静电放电保护方法来保护。
图3A和图3B描绘了示出具有配置的开关电路的示意图，所述配置包括具有共用或专用静电放电轨的箝位二极管。
图4描绘了基于晶体管模型的电路的示意图，所述晶体管模型具有所示出的主要寄生部件。
图5A描绘了相应的三角形和星形模型以及相关联的转换方程的示意图。
图5B描绘了具有适当负载的简化晶体管模型的示意图。
图6A描绘了具有开关配置的电路的示意图，所述开关配置具有包括栅极二极管的静电放电保护件。
图6B描绘了具有开关配置的电路的示意图，所述开关配置具有不包括栅极二极管的静电放电保护件。
图7A描绘了具有背靠背开关配置的电路的示意图，所述背靠背开关配置具有在栅极网处的静电放电保护件并且包括栅极二极管。
图7B描绘了具有背靠背开关配置的电路的示意图，所述背靠背开关配置具有在栅极网处的静电放电保护件，所述栅极网不包括栅极二极管。
图8描绘了操作放电保护电路的方法的过程流程图。
在整个说明书中，类似附图标记可以用于标识类似元件。
具体实施方式
将容易理解的是，如本文中总体上描述的且在附图中示出的实施例的部件可以被布置和设计成各种不同的配置。因此，如附图中所示，以下各种实施例的详细说明并非旨在限制本公开的范围，而是仅在于表示各种实施例。虽然附图中呈现了实施例的各个方面，但除非特别指出，否则附图不一定按比例绘制。
在不脱离实施例的精神或特征的情况下，可以以其它特定形式实施所述实施例。所描述的实施例在所有方面都应被认为仅仅是说明性的，而不是限制性的。因此，本发明的范围由所附权利要求而非由此具体实施方式来指示。权利要求的等效含义和范围内的所有变化都将涵盖在其范围内。
在整个说明书中，对特征、优点或类似语言的提及并不意味着可以通过本发明实现的所有特征和优点都应该处于或处于本发明的任何单个实施例中。相反，提及特征和优点的语言应被理解成意味着结合实施例描述的特定特征、优点或特性包括在本发明的至少一个实施例中。因此，在整个说明书中，对特征和优点以及类似语言的论述可以或可以不指代同一实施例。
此外，本发明的所描述特征、优点和特性可以以任何适当的方式组合在一个或多个实施例中。鉴于本文中的描述，相关领域技术人员应认识到，可以在没有特定实施例的具体特征或优点中的一个或多个具体特征或优点的情况下实践本发明。在其它实例中，可以在某些实施例中认识到可能并不存在于本发明的所有实施例中的另外的特征和优点。
在整个本说明书中对“一个实施例(one embodiment)”、“一个实施例(anembodiment)”或类似语言的提及意味着结合所指示实施例描述的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，贯穿本说明书，短语“在一个实施例中(in oneembodiment)”、“在一个实施例中(in an embodiment)”和类似语言可以但不一定都指同一个实施例。
参考各种系统、方法和装置呈现了若干方面。这些系统、方法和装置在以下详细描述中进行描述，并且在附图中通过各种框、模块、部件、电路、步骤、操作、过程、算法、引擎、应用等示出(可以单独地或共同地称为“元素”)。这些元素可以使用电子硬件、计算机软件或其任意组合来实施。这种元素被实施为硬件还是软件取决于特定的应用和施加到整个系统上的设计约束。
所公开的解决方案为可能经受系统级应力和快速瞬变的开关(例如，高速开关、电源开关和保护开关)提供了ESD(静电放电)保护架构。如将在本文中更详细论述的，电容耦合件(例如，一个或多个电容器)可以位于开关的栅极与漏极之间，以便经由栅极网络(“栅极网”)使静电放电电流的一部分下沉，所述栅极网络包括如栅极控制电路、栅极控制电阻器、开关的栅极(例如，晶体管栅极)等元件连同如栅极负载等其它特征。注意，如本文所用的，首字母缩略词“ESD”和短语“静电放电(electrostatic discharge)”和“静电放电(Electrostatic Discharge)”可以彼此互换使用以指代相同的特征。
所公开的实施例对于快速静电放电事件(如例如IEC 61000-4-2)特别有效，因为与栅极网的耦合然后是最强的。栅极网可以包括使用AC(交流)触发或DC(直流)触发的静电放电保护元件来使通过使用上述一个或多个电容器而产生的电容耦合电流下沉。静电放电保护特征可能不会干扰栅极网的功能操作。如将在本文中更详细论述的，这种方法的一个重要益处在于，所公开的静电放电架构可以包括开关的源极侧的间接箝位(因为源极电压可能不上升超过栅极箝位电压减去阈值电压Vth)。这种方法的另一个益处在于，所公开的实施例可能不负载数据线(即，开关的漏极/源极侧)，并且因此可能不损害开关的(高)带宽性能。
图1A到1E描绘了一组示意图，其示出了具有专用静电放电二极管和轨箝位器的不同电路配置。取决于所采用的特定静电放电策略，轨箝位器可以被共用。此外，二极管连接器电阻器可以用于对轨箝位器进行预充电。注意，在图1A到1E中，相同或相似的部分或元件通常由相同的附图标记指示。
图1A描绘了HV(高速)开关电路102的示意图，所述HV开关电路102具有由栅极控制电路106促进的栅极控制。HV开关电路102包括连接到晶体管108(例如，NMOS晶体管)的输入引脚104，所述晶体管108又连接到输出引脚110和栅极控制电路106。注意，如本文所用的，术语“开关电路”也可以简称为“开关”。也就是说，术语“开关电路”与“开关”可以互换使用以指代相同的一般特征或元件。
图1B描绘了VCONN开关电路120的示意图，所述VCONN开关电路120具有由栅极控制电路106促进的栅极控制。VCONN开关电路120包括耦合到晶体管108的输入引脚124和输出引脚130。在开关电路120的配置中，栅极控制电路106也可以耦合到晶体管108。注意，输入引脚124可以被称为“CC1/CC2”输入引脚或者简称为CC1/CC2引脚，并且输出引脚124可以被称为“VCONN”输出引脚或者简称为VCONN引脚。
如本文所用的，“CC1/CC2”或简称“CC1”和“CC2”可以指USB C型连接器子系统的“配置信道(CC)”线。因此，CC1和CC2是通常用于USB C型解决方案的背景下的特定类型的引脚。CC1/CC2提供了一种配置信道，所述配置信道能够促进例如检测USB端口(例如，信源到信宿)、解析电缆朝向和扭转连接以建立USB数据总线路由、在两个或更多个附接端口之间建立数据角色、发现和配置例如USB C型电流模式或USB电力输送、配置VCONN以及发现和配置任选的替代性和附属模式。
图1C描绘了JTAG(联合测试行动小组)开关电路132的示意图，所述JTAG开关电路132具有由栅极控制电路106促进的栅极控制。JTAG开关电路132包括耦合到晶体管108的JTAG输入引脚134和CC1/CC2输出引脚140。栅极控制电路106耦合到晶体管108。注意，如本文所用的，JTAG是指“联合测试行动小组”(以编写其的联合测试行动小组命名)，其是在制造后验证设计和测试印刷电路板的行业标准。
图1D描绘了具有检测/终止和FRS(快速角色交换)配置的电路150的示意图。电路150包括耦合到晶体管156和晶体管158的CC1/CC2输入引脚152。晶体管156和晶体管158各自可以包括耦合到固定电压(V FIX)的相应栅极。晶体管158可以进一步连接到电阻器160，所述电阻器160又电连接到晶体管162和放大器164。晶体管162进一步连接到接地163。
注意，如本文所用的，术语FRS是指“快速角色交换”特征，所述特征在《USB电力输送规范(USB Power Delivery specification)(USB PD)》中定义，以通过允许无缝电力传输和意外断电后的持续系统操作来支持USB成为灵活、低压直流配电系统的目标。电路150的“检测/终止”方面可以涉及例如USB端口的检测和终止，而电路150的FRS方面可以支持如上文所论述的“快速角色交换”特征。
晶体管156还可以电耦合到子电路166，所述子电路166可以包括连接到开关169的电流源168，所述开关169又可以连接到电阻器170，所述电阻器170耦合到连接到接地173的开关171。在图1D所示的电路150中，晶体管156、158和162可以实施为例如NMOS晶体管或其它类型的MOS装置。
子电路166可以任选地包括运算放大器172以及缓冲器174和175。尽管未示出为直接连结到子电路166中的电流源168或170或任何其它特定电路元件，但是应当理解的是，运算放大器172以及缓冲器174和175可以根据需要电子地结合到子电路166中，并且出于这个原因示出为与其它元件“分离”。
图1E描绘了电路180的示意图，所述电路180包括具有两个引脚198和204、二极管184、188、194、196、202、206以及相应的第一静电放电轨185和第二静电放电轨187的开关。二极管184、188、194、196、202、206可以用作静电放电二极管。二极管184的输出连接到第一静电放电轨185和第一轨箝位器190。二极管184的输入耦合到电压源182。二极管194的输出可以耦合到静电放电轨185，并且二极管202的输出可以耦合到第二静电放电轨187。二极管188的输出可以耦合到第二轨箝位器210、第二静电放电轨187和二极管202的输出。二极管188的输入可以耦合到电压源186。
二极管196的输出可以连接到二极管194的输入、引脚198和晶体管200。类似地，二极管206的输出可以连接到晶体管200、二极管202的输入和引脚204。此外，二极管196的输入、二极管206的输入以及第一轨箝位器190和第二轨箝位器210可以进一步连接到接地192。
因此，图1A到1E描绘了可能需要至少某种形式的静电放电保护件的不同电路的概要。一般而言，在构成高压NMOS的漏极的所示晶体管(例如，如图1A到1C所示的晶体管108、图1D所示的晶体管156、158和162以及图1E所示的晶体管200)的连接器侧，将存在对接地的负静电放电保护件以及关于第一轨箝位器190或第二轨箝位器192的正静电放电保护件(例如，在一些配置中，所述负静电放电保护件和所述正静电放电保护件各自可以在专用或共用的ESD轨的背景下实施)。
例如，EDNMOS(增强型和耗尽型NMOS)晶体管的源极侧可以包括另一个引脚(例如，如在高速HV开关电路102、JTAG开关电路132或VCONN开关电路120中)。注意，“EDNMOS”是指一种类型的具有增强和耗尽模式的MOS装置。在这种情况下，漏极可以连接到引脚，并且可以取决于需要而由静电放电二极管保护(例如，负ESD和正ESD)。一些耐低压电路系统(例如，如USB C型RX/TX、CC检测/终止等)可以包括漏极连接到另一个电路的配置。因此，可以保护开关的栅极和栅极控制电路。这意味着可以使用快速箝位机构。开关的漏极和连接到其的任何东西也可以使用保护。
可能需要额外保护的引脚可以包括例如CC1和CC2引脚，如图1B所示的CC1/CC2引脚124、图1C所示的CC1/CC2引脚140和图1D所描绘的CC1/CC2引脚152。在一些情况下，VCONN开关、CC检测/终止部件、BMC(双相标记编码)和PHY(物理层)元件、FRS元件和JTAG开关可以直接连接到这些引脚。在电路103的一些配置中，可以使用例如源极跟随器EDNMOS晶体管来保护电路元件，以确保更高的信号被箝位到约Vgate-Vth(即，栅极电压到阈值电压)。
在一些情况下，SBU、DS+/-(高速引脚)也可能需要额外保护。在这些情况下，EDNMOS装置例如可以用作高速开关以耐受更高的电压。虽然在这种情况下漏极通常是安全的，但是源极和栅极可能使用另外的保护。
一般来说，为了提供跨各种不同的电路一致的条件，高压NMOS(例如，EDNMOS)可以用作保护元件，所述保护元件采用开关(例如，如VCONN、JTAG、SBU和数据开关)的形式或采用将漏极电压箝位到栅极电压减去Vth(即，阈值电压)的源极跟随器的形式。因为不同的引脚可能需要不同的电压电平和静电放电要求，所以各种电路架构可能需要一致的解决方案。本文中更详细论述的这种解决方案可以降低与静电放电保护装置相关的复杂性和风险。
图2A描绘了具有引脚的C型连接器220的示意图。任何C型连接器信号都可能发生快速瞬变。所述引脚中的一些引脚“可以”用于不同的功能。例如，Vbus(即，总线电压)可以以信宿模式或信源模式用于电力输送目的。CC1和CC2可以用作终止/检测引脚，并且VCONN可以用于电力输送(例如，电力输送引脚)。注意，“CC”是指C型连接器引脚，并且“CC1”是指第一C型连接器引脚，并且“CC2”是指第二C型连接器引脚。
图2B示出了连接框到C型连接器引脚中的一些的功能，所述连接框到C型连接器引脚可以根据所公开的ESD保护方法来保护。每个简单的框示出了用于所期望的功能的一个引脚/多个引脚。
例如，框232指示高速数据路径(例如，针对USB或针对DP Alt模式的TX)。框234指示USB 2.0接口，并且框236指示高速数据路径(例如，针对USB的RX或针对DP Alt模式的TX)。注意，“TX”表示“发射”，并且“RX”表示“接收”。框240表示接地电缆，并且框242指示电缆总线电力。框246表示辅助总线，并且框248指示插头配置检测能力VCONN、电缆电力和适用于USB-PD(USB电力输送)通信的CC。图2B所示的示例性连接器引脚架构230表明，如CC1/CC2和SBU(边带使用)、DS(数字信号)+/1(高速引脚)等引脚可能需要额外的静电放电保护件。
一般来说，为了确保所有条件相似，在下一阶段中，高压元件(如例如高压NMOS(EDNMOS))可以用作保护机制。这个保护特征可以以开关(例如，VCONN、JTAG、SBU和数据开关)的形式提供，或者以将漏极电压箝位到晶体管栅极电压减去Vth(例如，阈值电压)的源极跟随器的形式提供。因为不同引脚有不同的电压电平和静电放电要求，所以期望针对不同电路系统的解决方案。本文中公开的这种解决方案可以降低静电放电保护电路的复杂性，并且还可以被容易地实施。
图3A-3B描绘了示出具有相应电路配置的开关电路250和开关电路251的示意图，所述电路配置包括具有共用或专用静电放电轨的箝位二极管(例如，对于图1A和1B所示的情况)。注意，在图3A-3B中，相似或相同的部分或元件由相同的附图标记指示。图3A所示的电路250表示放电保护系统的第一例子，而图3B所示的电路251表示放电保护系统的第二例子。电路251提供电路配置，所述电路配置是电路250的变型。
在图3A所示的电路250中，输入引脚252耦合到晶体管254(例如，NMOS晶体管)，所述晶体管254又可以耦合到输出引脚256。晶体管254可以进一步连接到二极管264(DG)的输入，所述二极管264的输出接合静电放电轨265。电阻器262(Rgc)也连接到晶体管254和到二极管264的输入。电阻器262可以用作栅极控制电阻器。栅极控制电路260也可以耦合到电阻器262。还示出了关于电路250(以及图3B中的电路251)的接地端266。
在图3B所示的电路251中，可以提供另外的二极管267(DD)，所述二极管267的输入耦合到晶体管254和电路276(CKT)。二极管267的输出连接到二极管264的输出和静电放电轨281。二极管264可以用作关于晶体管254的栅极的栅极二极管。
图3A-3B表明，ESD保护件连接到开关的栅极网。这种ESD保护件可以是AC或DC ESD保护件。如图3A所示，电阻器262可以置于栅极控制电路260与栅极网(放置ESD保护件的地方)之间。电阻器262可以从晶体管254的栅极到栅极控制电路260(Rcg)串联地添加，以限制流向栅极控制电路260的电流。这可以增加Vg(安全)并减小箝位装置的尺寸。如图3A所示出的，连接到(预偏置的)静电放电轨265的二极管264也可以用作AC静电放电保护件(例如，轨箝位器)。
栅极网上的静电放电保护件可以被选择成使得在快速系统级静电放电事件下(如在IEC抗扰度标准61000-4-2中关于静电放电所找到的)，栅极网可以被箝位到源节点电路系统能够经受住静电放电事件的电压。如果使用预偏置静电放电轨进行实例化，则如图3A所示，可以使用源极网与预偏置静电放电轨265之间的二极管264。
此外，数据线(晶体管254的漏极/源极侧)上的静电放电保护件的尺寸可能被减小，这有助于改善整个电路的带宽性能。ESD瞬变模拟可以用于对数据线上的ESD保护件进行微调。此外，晶体管254的漏极(和源极)可以使用二极管(DD)(如图3B所示的二极管267)连接到静电放电轨281。可以添加二极管267以箝位晶体管254的漏极上的电压。除其它功能之外，二极管267通常作为漏极二极管(即，关于晶体管254的漏极)进行操作。
栅极也可以使用二极管267连接到静电放电轨281。二极管267可以被添加到电路251以箝位栅极上的电压。如图3B所示，二极管264(例如，栅极二极管)和二极管267(例如，漏极二极管)可以共用静电放电轨281。轨箝位器可以是专用的或共用的，这意味着静电放电轨281也可以是专用的或共用的，这取决于特定系统应用的要求或布局限制。此外，二极管264和267以及电阻器262的大小可以改变，并且可以取决于使用情况进行优化。另外，静电放电轨281是专用的还是共用的取决于布局的实际限制。
下表(1)示出了使用所公开的实施例的高速引脚/电路系统的可能条件。注意，在表(1)中，“DG”指“漏极到栅极”，“DD”指“漏极到漏极”，并且“RGC”指“栅极控制”电阻器。
图4描绘了基于晶体管模型的电路290的示意图，所述晶体管模型具有主要寄生部件。电路290可以被建模为包括与电阻器294(Rds)并联的电容器292(Cds)。电容器292和电阻器294可以连接到电压输入302(VD)并且在VS处连接到阻抗元件(Zin)300的输入。电容器296(Cdg)用作漏极到栅极电容器(即，关于晶体管297的漏极和栅极)，并且电容器298(Cgs)用作栅极到源极电容器(即，关于晶体管297的栅极和源极)。电容器296和298还可以连接到电阻器306(Rgc)和栅极负载308。
用作栅极控制电阻器的电阻器306还可以连接到栅极控制电路304。注意，“Cdg”可以指漏极到栅极电容器，“Cgs”可以指栅极到源极电容器，并且“Cds”可以指漏极到源极电容器。“Rgc”指栅极控制电阻器，并且“Rds”可以指漏极到源极电阻器。
当晶体管297较大时(如图4所示)，寄生效应也较大。“非常简单”的模型可以忽略晶体管297，并且处理“快速浪涌”事件中的寄生特征。两种情况是可能的-当开关为“关”时和当开关为“开”时。也就是说，当开关为“关”时(例如，对于高速开关情况或对于上电期间的浪涌事件)，电阻器294(Rds)较大。对于高速情况(其中Rds为约几欧姆)并且对于公共源极保护电路(其中Rds为约几十欧姆)，开关为“开”。
因此，图4所示的模型采用了晶体管297的栅极与漏极之间的寄生电容(图3A-3B所示的晶体管254也是如此)，并且由于由例如电容器292促进的直接电容耦合而为快速瞬态信号提供强静电放电性能。
图5A和图5B描绘了相应的三角形模型310和星形模型312以及相关联的转换方程314和转换方程316连同具有适当负载的简化晶体管模型320的示意图。考虑到电压V1＝VG、V2＝VS、V3＝VD，晶体管是“三角形阻抗模型”并且可以变为“星形阻抗”模型。
图5A-5B示出了考虑各种阻抗的简化模型。图5A和图5B中所示的模型表明，漏极处的任何ΔV(即，电压的变化)如何可以传递到例如图4中所示的晶体管297的栅极和源极并且在没有正确箝位的情况下可能损害晶体管。注意，在这些模型中，参数“V”可以指电压，参数“Z”可以指阻抗，并且参数“I”可以指电流。图4所示的电阻器294(Rgc)是前面论述的添加的电阻器(即，栅极控制电阻器)。考虑到：
V1＝VG、V2＝VS、V3＝VD
节点VD、VS、VG处的电压可以如下计算：
VS＝V0*ZIS/(ZS+ZIS)
VG＝V0*(ZIG||(Rcg+Zc)/(ZG+(ZIG||(Rcg+Zc)))
其中：
V0＝VD*(ZS+ZI)||(ZG+(ZIG||(ZC+Rcg))/(ZD+(ZS+ZI)||(ZG+(ZIG||(ZC+Rcg)))
IC＝VG*ZC/(ZC+Rcg)
这意味着，例如，当Rgc增加时，IC减小。这是可以用于保护栅极控制电路(如例如图4所示的栅极控制电路304以及图3A和3B所示的栅极控制电路260)的特征。上面的方程也表明Rcg的电阻越大越好。换句话说，高阻抗路径通常更好。尽管在一些情况下，这可能并非如此，因为对于高阻抗情况，晶体管的栅极处的电压将会增加。
如果在Vg＞Vg时存在“低阻抗”路径，则期望“安全”特征。类似的论点针对VD有效-也就是说，如果在VD＞VD时存在低阻抗路径，则也期望“安全”特征。注意，如果静电放电和浪涌事件期间最大电压限制为“开”并且处于节点之间，则阻抗可以用于计算多少电压将落在每个节点上以及电压是否将保持在安全范围内。如果阻抗过高，则应增加保护特征。
注意，术语“最大电压”可以指电气或电子装置、电路、部件或元件可以在其寿命期间以及在推荐的环境和使用参数下保持其特性的电压。例如，在测试中，所述最大电压可能低于最大可允许电压。术语“最大电压”也可以指可以施加到电气或电子装置、电路、部件或元件的绝对最大额定电压，超过所述绝对最大额定电压可能发生损坏(潜在的或以其它方式)。
图6A描绘了具有开关配置的电路400的示意图，所述开关配置具有包括栅极二极管的静电放电保护件。电路400可以包括耦合到电阻器406的栅极控制元件402，所述电阻器406又连接到二极管408和晶体管(如MOS装置412)的栅极。电路400可以在放电保护电路中实施。
二极管408可以进一步连接到电阻器422和ESD保护元件，所述ESD保护元件可以是DC或AC触发的ESD保护元件或子电路。二极管408因此可以连接到DC或AC触发的ESD保护元件420和任选的源极二极管410的输出，所述源极二极管410又可以连接到低压引脚427、MOS装置412的源极和静电放电元件418(即，所述静电放电元件418提供本文所描述的ESD解决方案)。电阻器422还可以连接到预偏置元件404。
因此，在图6A所示的配置中，二极管408可以从栅极网实施到预偏置网(即，从栅极控制元件402和电阻器406到电阻器422和预偏置元件404)。
MOS装置412的漏极可以连接到高压引脚424，并且也可以连接到另一个静电放电保护元件416。静电放电保护元件416、静电放电保护元件418和DC或AC触发的静电放电保护元件420可以进一步连接到接地426。
图6B描绘了具有开关配置的电路401的示意图，所述开关配置具有不包括栅极二极管的静电放电保护件。电路401可以在放电保护电路中实施。注意，在图6A、6B、7A和7B中，相同或相似的部件或元件通常由相同的附图标记指示。图6B所示的电路401是图6A所示的电路400的修改版本。在电路401中，包括在电路400中的关于栅极控制元件402的二极管408现在已经被移除，这意味着静电放电保护元件可以直接连接到栅极网。
图7A描绘了具有背靠背开关布置的电路430的示意图，所述背靠背开关布置具有在栅极网处的静电放电保护件并且包括二极管408(所述二极管408可以用作栅极二极管)。在电路430中，二极管408可以从栅极网连接到预偏置网(类似于图6A所示的布置)。图7A所示的电路430是先前示出的电路400和401的修改版本。
在图7A所示的配置中，电路430包括一组晶体管，所述一组晶体管包括通过其相应栅极彼此连接的MOS装置412和另一个MOS装置413。电路430可以在放电保护电路中实施。此外，MOS装置412和MOS装置413的栅极可以连接到二极管408。MOS装置413的源极可以连接到低压引脚427，并且MOS装置412的漏极可以连接到高压引脚424。注意，在一些实施例中，图7A所示的MOS装置412可以实施为高压(HV)MOS装置。MOS装置413可以是HV或低压(LV)MOS装置。在图7A所示的配置中，MOS装置被示为LV装置(但是在其它配置中可以被提供为HV装置)。
图7B描绘了具有背靠背开关配置(即，背靠背布置)的电路431的示意图，所述背靠背开关配置具有在栅极网处的不包括栅极二极管的静电放电保护件。也就是说，电路431不包括电路430中使用的二极管408。在电路431中，电阻器406可以连接到任选的源极二极管410和触发的静电放电保护元件420，所述触发的静电放电保护元件420可以被配置为AC触发的静电放电保护元件或DC触发的静电放电保护元件。因此，图7A和图7B示出了开关可以由呈背靠背布置形式的两个MOS装置412和413配置的情况。这种类型的配置可以在例如USB开关(例如，CC1/CC2)的背景下实施。电路431可以在放电保护电路中实施。
因此，图6A和图6B示出了开关电路配置(分别具有和不具有用于栅极网处的静电放电保护件的二极管)，并且图7A和图7B描绘了双开关电路配置(分别具有和不具有用于促进栅极网处的静电放电保护件的栅极二极管的背靠背布置或配置)。图6A-6B和7B-7B描绘了图3A和3B所示配置的替代性实施例。
图8描绘了操作放电保护电路的方法500的过程流程图。如在框502处所示出的，可以启动所述过程。然后，如在框504处所指示的，可以实施步骤或操作以利用开关的电容耦合件产生电容耦合电流，所述开关配置有在所述开关的栅极与漏极之间的电容耦合件。接下来，如在框506处所描绘的，可以实施步骤或操作以经由放电保护电路的栅极网络使静电放电电流的至少一部分(或全部)下沉。如先前所论述的，这种栅极网络可以至少包括开关的栅极、栅极控制元件以及连接到栅极和栅极控制元件的电阻器。此后，如在框510处所示出的，静电放电电流由放电保护电路中的静电放电轨促进，所述静电放电轨连接到二极管，所述二极管耦合到前述栅极和电阻器。所述放电保护电路可以与本文前面论述的放电保护电路相同或相似，并且可以在放电保护系统的背景下实施。
基于前述内容，可以理解的是，所公开的方法可以采用电容耦合件(例如，如图4所示的电容器292、296和296)，所述电容耦合件经由所公开的栅极网使静电放电电流的一部分(或全部)下沉。这种方法对于(如IEC 61000-4-2所指定的)快速静电放电事件特别有效，因为与栅极网的耦合然后是最强的。所公开的栅极网络以使电容耦合电流下沉的AC触发或DC触发的静电放电保护元件(例如，DC或AC触发的静电放电保护元件420)为特征。这种静电放电保护特征可能不干扰栅极网络的功能操作。
所公开的实施例的一个重要益处是开关的源极侧的间接箝位(因为源极可能不升高超过栅极网的箝位电压减去阈值电压Vth)。另一个益处是，这种方法可能不加载数据线，并且因此可能不损害开关的潜在的高带宽性能。
所公开的方法提供了一种能够保护连接到例如C型连接器(例如，“CC”引脚)的电路的解决方案。这种方法也可以用于保护电路电源免受浪涌损坏。二极管、电阻器和(AC和DC触发的)专用或共用箝位轨的组合可以促进以可以限制开关源极处的电压上升并且还可以允许开关的实际漏极和源极网上较小的静电放电保护件的方式实现静电放电保护的目标，所述静电放电保护件又可以促进更强大的带宽性能(例如，数据线上更小的电容)。
所公开的方法还可以避免栅极网处的过电压(例如，当使用DC保护时)，这可以提高部署有电路的IC芯片的整体鲁棒性并降低电过应力(EOS)的风险。此外，所公开的解决方案可以使用(HV)MOS开关装置的(寄生)电容，并且因此使面积相对有效(即，当然，与开关源极侧处的静电放电保护件可能需要的另外的面积相比，如果没有应用所公开的方法的话)。
由于与栅极网的直接电容耦合，所公开的方法还可以处理非常快的静电放电瞬态。这也降低了电过应力(EOS)的可能性。此外，所公开的方法可以箝位IC芯片的内部节点处的浪涌电压，并且还可以保护面向具有潜在高电压慢浪涌的引脚的电路。另外，所公开的方法可以降低对昂贵的外部TVS(瞬态电压抑制器)的需求或消除对外部TVS的需求。所公开的实施例可以完全集成并且占据非常小的面积。
尽管在本文中以特定的顺序或配置示出和描述了一种或多种方法以及一种或多种电路和一种或多种系统的元件的操作，但是可以改变方法、电路和系统的操作和元件的顺序，使得某些操作或元件可以以相反或不同的顺序或布置来执行，或者使得某些操作可以至少部分地与其它操作同时执行。在另一个实施例中，不同操作或元件的指令或子操作可以以间歇和/或交替的方式实施。
可替换的是，本发明的实施例和其元件可以以硬件或以包含硬件和软件元件的实施方案实施。在利用软件的实施例中，软件可以包括但不限于固件、驻留软件、微代码等。
尽管已经描述和示出了本发明的具体实施例，但是本发明不限于如此描述和示出的部件的具体形式或布置。本发明的范围将由在此所附权利要求和其等效物限定。

Claims (10)

1.一种放电保护电路，其特征在于，包括：
开关，所述开关具有在所述开关的栅极与漏极之间的电容耦合件，其中所述电容耦合件促进电容耦合电流；
二极管；
栅极网络，所述栅极网络至少包括所述开关的所述栅极、栅极控制元件和连接到所述栅极和所述栅极控制元件的电阻器，所述栅极控制元件耦合到所述开关的栅极，并且耦合到二极管的第一端；以及
静电放电轨，所述静电放电轨连接到二极管的第二端；
静电放电保护元件，其直接耦合在所述静电放电轨和接地之间；其中所述电容耦合被配置为经由所述二极管、所述静电放电轨和所述静电放电保护元件将静电放电电流的至少一部分汇到所述接地。
2.根据权利要求1所述的电路，其特征在于，所述栅极网络包括使所述电容耦合电流下沉的AC触发的静电放电保护元件。
3.根据权利要求1所述的电路，其特征在于，所述栅极网络包括使所述电容耦合电流下沉的DC触发的静电放电保护元件。
4.根据权利要求1所述的电路，其特征在于，进一步包括所述开关的源极侧的间接箝位。
5.根据权利要求1所述的电路，其特征在于，所述开关包括MOS装置。
6.根据权利要求1所述的电路，其特征在于，所述静电放电轨包括能由至少一个其它电路共用的共用轨。
7.根据权利要求1所述的电路，其特征在于，所述电容耦合件包括至少一个电容器。
8.一种操作放电保护电路的方法，其特征在于，包括：
利用开关的电容耦合件产生电容耦合电流，所述开关配置有在所述开关的栅极与漏极之间的所述电容耦合件，以及
通过静电放电轨和直接耦合在静电放电轨和地之间的静电放电保护元件，使静电放电电流的至少第一部分经由静电放电轨而沉入，所述静电放电轨耦合到所述栅极；和
使用直接耦合在静电放电轨和地之间的静电放电保护元件，通过耦合在静电放电轨和开关的源极侧之间的第二二极管，吸收第二部分静电放电电流。
9.一种放电保护系统，其特征在于，包括：
包括开关的电路，所述开关包括至少一个晶体管，其中所述开关包括在所述至少一个晶体管的栅极与漏极之间的电容耦合件，其中所述电容耦合件促进电容耦合电流；
二极管；
栅极网络，所述栅极网络至少包括所述至少一个晶体管的所述栅极、栅极控制元件和连接到所述栅极和所述栅极控制元件的电阻器所述栅极控制元件耦合到所述开关的栅极，并且耦合到二极管的第一端；以及
静电放电轨，所述静电放电轨连接到至少一个二极管的第二端；
静电放电保护元件，其直接耦合在所述静电放电轨和接地之间；其中所述电容耦合被配置为经由所述二极管、所述静电放电轨和所述静电放电保护元件将静电放电电流的至少一部分汇到所述接地。
10.根据权利要求9所述的系统，其特征在于，所述晶体管装置包括呈背靠背布置形式的多个MOS装置，其中所述多个MOS装置包括以背靠背布置方式配置的至少两个MOS装置。
CN201911051584.4A 2018-10-31 2019-10-30 放电保护电路和用于操作放电保护电路的方法 Active CN111130084B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/177,323 US11296499B2 (en) 2018-10-31 2018-10-31 Discharge protection circuit and method for operating a discharge protection circuit
US16/177,323 2018-10-31

Publications (2)

Publication Number Publication Date
CN111130084A CN111130084A (zh) 2020-05-08
CN111130084B true CN111130084B (zh) 2024-06-18

Family

ID=68281087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911051584.4A Active CN111130084B (zh) 2018-10-31 2019-10-30 放电保护电路和用于操作放电保护电路的方法

Country Status (3)

Country Link
US (1) US11296499B2 (zh)
EP (1) EP3648163A1 (zh)
CN (1) CN111130084B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3944317A1 (en) * 2020-07-21 2022-01-26 Nexperia B.V. An electrostatic discharge protection semiconductor structure and a method of manufacture
CN114579496B (zh) * 2020-11-30 2024-08-06 瑞昱半导体股份有限公司 具有usb供受电的电子装置
US11515878B1 (en) 2021-08-12 2022-11-29 Nxp Usa, Inc. Fast response level shifter for clamp gate control
CN114465029B (zh) * 2022-01-26 2024-06-21 广州朗国电子科技股份有限公司 一种可插拔网络模块接口电路及带网络功能的装置
US12159935B2 (en) * 2022-07-11 2024-12-03 GlobalFoundries Dresden Module One Limited Liability Company & KG Structures for a ferroelectric field-effect transistor and related methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719374A (en) * 1986-04-11 1988-01-12 Ampex Corporation Broadband electric field controlled switching circuit
CN104253126A (zh) * 2013-06-28 2014-12-31 瑞萨电子株式会社 Esd保护电路、半导体装置、车载电子装置和系统

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5646808A (en) 1994-08-05 1997-07-08 Kawasaki Steel Corporation Electrostatic breakdown protection circuit for a semiconductor integrated circuit device
US5808502A (en) * 1995-06-05 1998-09-15 Hewlett-Packard Co. Parallel micro-relay bus switch for computer network communication with reduced crosstalk and low on-resistance using charge pumps
US5838146A (en) 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US5909135A (en) 1996-12-19 1999-06-01 Texas Instruments Incorporated High-side MOSFET gate protection shunt circuit
US6738242B1 (en) 2002-03-07 2004-05-18 Pericom Semiconductor Corp. ESD-isolation circuit driving gate of bus-switch transistor during ESD pulse between two I/O pins
US6724592B1 (en) 2002-12-11 2004-04-20 Pericom Semiconductor Corp. Substrate-triggering of ESD-protection device
JP3825785B2 (ja) * 2004-03-25 2006-09-27 株式会社東芝 半導体装置
US8218275B2 (en) 2005-10-21 2012-07-10 Nxp B.V. ESD protection for pass-transistors in a voltage regulator
US7804669B2 (en) * 2007-04-19 2010-09-28 Qualcomm Incorporated Stacked ESD protection circuit having reduced trigger voltage
US7902604B2 (en) * 2009-02-09 2011-03-08 Alpha & Omega Semiconductor, Inc. Configuration of gate to drain (GD) clamp and ESD protection circuit for power device breakdown protection
US8493097B2 (en) 2011-08-16 2013-07-23 Nxp B.V. Current-sensing circuit
US9588171B2 (en) 2012-05-16 2017-03-07 Infineon Technologies Ag System and method for testing an integrated circuit
US9130553B2 (en) 2012-10-04 2015-09-08 Nxp B.V. Low/high voltage selector
US9716016B2 (en) 2012-12-20 2017-07-25 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge (ESD) clamp
US9620957B2 (en) 2013-03-12 2017-04-11 Taiwan Semiconductor Manufacturing Company Limited Electrostatic discharge (ESD) control circuit
FR3016999A1 (fr) 2014-01-30 2015-07-31 St Microelectronics Sa Dispositif electronique, en particulier pour la protection contre les decharges electrostatiques
JP6308925B2 (ja) 2014-09-29 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置
US9870939B2 (en) 2014-11-30 2018-01-16 Globalfoundries Singapore Pte. Ltd. RC-stacked MOSFET circuit for high voltage (HV) electrostatic discharge (ESD) protection
EP3107121B1 (en) 2015-06-16 2018-02-21 Nxp B.V. An electrostatic discharge power rail clamp circuit
EP3116026B1 (en) 2015-07-07 2021-02-17 Nxp B.V. Silicon controlled rectifier
EP3116027A1 (en) 2015-07-10 2017-01-11 Nxp B.V. An electrostatic discharge protection device comprising a silicon controlled rectifier
US9893516B2 (en) 2015-12-03 2018-02-13 Vanguard International Semiconductor Corporation ESD protection circuits
EP3484002B1 (en) 2016-07-26 2021-09-01 Huawei Technologies Co., Ltd. Electrostatic protection circuit
US10446539B2 (en) 2017-02-24 2019-10-15 Nxp B.V. Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
US10600776B2 (en) 2017-02-24 2020-03-24 Nxp B.V. Device and method for electrostatic discharge (ESD) protection
US10431578B2 (en) 2017-03-28 2019-10-01 Nxp B.V. Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
CN108695313B (zh) 2017-03-29 2023-03-21 意法半导体国际有限公司 使用遂穿场效应晶体管和碰撞电离mosfet器件的静电放电保护电路
US10367349B2 (en) 2017-03-31 2019-07-30 Nxp B.V. Electrostatic discharge (ESD) protection device and method for operating an ESD protection device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4719374A (en) * 1986-04-11 1988-01-12 Ampex Corporation Broadband electric field controlled switching circuit
CN104253126A (zh) * 2013-06-28 2014-12-31 瑞萨电子株式会社 Esd保护电路、半导体装置、车载电子装置和系统

Also Published As

Publication number Publication date
US11296499B2 (en) 2022-04-05
US20200136382A1 (en) 2020-04-30
EP3648163A1 (en) 2020-05-06
CN111130084A (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN111130084B (zh) 放电保护电路和用于操作放电保护电路的方法
US20220263309A1 (en) Usb type-c/pd controller having integrated vbus to cc short protection
CN102904235B (zh) 以太网络受电电路与其静电防护电路
US10990560B2 (en) USB type-C sideband signal interface circuit
US20070189495A1 (en) Over-voltage protection circuit
EP3855624A1 (en) Overvoltage protection circuit and device
JP2018526809A (ja) Ｕｓｂコントローラｅｓｄ保護装置及び方法
US9496712B1 (en) Electrostatic discharge protection device with power management
CN111949592B (zh) 一种适用于lvds的热插拔电路装置
WO2021147907A1 (zh) 充电端口防护装置及终端
US8335066B2 (en) Protection circuit and electronic device using the same
CN114747109B (zh) 一种esd保护电路
CN101989739B (zh) 保护电路
CN103532117A (zh) 一种usb静电保护装置和终端设备
US10998897B2 (en) Power switch over current protection system
CN106158850A (zh) 静电放电保护装置及多电源域集成电路
CN222691378U (zh) 一种保护电路、芯片及电子设备
TW202123613A (zh) 過電壓保護電路及其方法
US20240162718A1 (en) Negative Transient Voltage Suppression in a Wireless Communication Device
TWI810905B (zh) 過電壓保護裝置
CN105739663B (zh) Usb电源控制电路
CN104901347B (zh) 对电池充放电的芯片及免于过度充放电伤害的保护电路
TWI818657B (zh) 供電電路與具有該供電電路之電子裝置
KR102786096B1 (ko) Vbus 대 cc 단락 보호가 통합된 usb 타입-c/pd 컨트롤러
CN206833300U (zh) 一种静电保护的计算机端口

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant