CN111106164A - 一种NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法 - Google Patents
一种NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法 Download PDFInfo
- Publication number
- CN111106164A CN111106164A CN202010042610.3A CN202010042610A CN111106164A CN 111106164 A CN111106164 A CN 111106164A CN 202010042610 A CN202010042610 A CN 202010042610A CN 111106164 A CN111106164 A CN 111106164A
- Authority
- CN
- China
- Prior art keywords
- region
- layer
- width
- algan
- doping concentration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
- H10D30/6738—Schottky barrier electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/675—Group III-V materials, Group II-VI materials, Group IV-VI materials, selenium or tellurium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
- H10D64/231—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/64—Electrodes comprising a Schottky barrier to a semiconductor
Landscapes
- Bipolar Transistors (AREA)
Abstract
本发明提供一种NPN型横向SOI AlGaN/Si HBT器件结构,包括N型轻掺杂半绝缘单晶硅衬底,N型轻掺杂半绝缘单晶硅衬底表面形成有埋氧层,埋氧层表面从左至右形成有厚度相同而宽度不同的发射区、基区和集电区,发射区和集电区里从下至上淀积有SiON氧化层和N型掺杂AlGaN层,基区里生长有掺杂浓度从左至右由大到小渐变的P型重掺杂Si层,发射区、基区和集电区表面用金属硅化物对应生长有发射极、基极和集电极的电极引出层,相邻电极区域之间通过隔离氧化层绝缘隔离。本申请还提供一种前述器件结构制备方法。本申请能提高AlGaN层的界面特性和基区电子迁移率,减小基区渡越时间,提高器件频率使频率特性更加优良,同时金属硅化物层还能提高器件开关速度和截止频率。
Description
技术领域
本发明涉及半导体技术领域,具体涉及一种NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法。
背景技术
以硅(Si)和砷化镓(GaAs)为代表的传统半导体材料,其器件在抗辐射、高温、高压和高功率的要求下已逐渐不能满足现代电子技术的发展。宽禁带半导体GaN电子器件,可以应用在高温、高压、高频和恶劣的环境中,如雷达和无线通信的基站及卫星通信。
由于GaN的禁带宽度大、击穿电压高、电子饱和漂移速度高,具有优良的电学和光学特性以及良好的化学稳定性,使其在高频大功率、高温电子器件等方面倍受青睐。目前,据报道用于大功率通信和雷达的功率放大器的GaN HBT器件,其高温工作的温度可达到300℃,从而得到了国防、通信领域的广泛重视。
随着GaN器件技术的日渐成熟,越来越多的通信系统设备中会更多的使用GaNHBT,使系统的工作能力与可靠性都得到最大限度的提升:在军事方面,美国雷声公司正在研发基于GaN HBT的收发组件,以用于未来的军事雷达升级;在民用方面,GaN HBT对高频率和大功率的处理能力对于发展高级通信网络中的放大器和调制器以及其它关键器件都很重要。
随着HBT(Heterojunction Bipolar Transistor,异质结双极性晶体管)朝着更小特征尺寸、更高集成度方向发展,将传统的GaN/AlGaN/AlN材料与应变技术、SOI(SiliconOn Insulator,绝缘体上的硅)技术相结合,可进一步提升GaN基HBT的性能,扩展其应用范围。应变技术可以有效提高晶体管的迁移率,从而提高器件的性能,已成为高频/高性能半导体器件和集成电路重要的成熟技术和高速发展方向。应变技术按照应力引入方式主要可分为双轴应变和单轴应变,大尺寸CMOS器件主要使用双轴应变(体应变)技术与异质沟道,而对于小尺寸器件主要使用单轴应变技术。
本发明的发明人经过研究发现,小尺寸GaN/AlGaN/AlN HBT在太赫兹频段内具有比较优异的性能,并且与硅基工艺有兼容的潜力,所以从工艺技术的角度考虑,如何将应变技术和SOI技术同时引入到小尺寸GaN/AlGaN/AlN HBT的器件结构中,从而合理改变器件的能带结构与材料参数,进一步提高其高频特性;此外,由于电子的迁移率明显高于空穴迁移率,HBT大多选用NPN型,如果考虑利用现有的“应变技术”,利用AlGaN与Si晶格常数的差异,如何在Si基区之中引入单轴压应力,从而有效提高基区少数载流子电子的迁移率,同时使器件结构也相对简单,成为目前亟待解决的技术问题。
发明内容
针对现有如何将应变技术和SOI技术同时引入到小尺寸GaN/AlGaN/AlN HBT的器件结构中,来合理改变器件的能带结构与材料参数及进一步提高其高频特性,并如何在Si基区之中引入单轴压应力,来提高基区少数载流子电子迁移率的技术问题,本发明提供一种NPN型横向SOI AlGaN/Si HBT器件结构。
为了解决上述技术问题,本发明采用了如下的技术方案:
一种NPN型横向SOI AlGaN/Si HBT器件结构,包括N型轻掺杂半绝缘单晶硅衬底,所述N型轻掺杂半绝缘单晶硅衬底表面形成有埋氧层,所述埋氧层的表面从左至右形成有发射区、基区和集电区,所述发射区、基区和集电区三个区域的厚度相同而宽度不同,所述发射区和集电区区域里从下至上淀积有SiON氧化层和N型掺杂AlGaN层,所述基区区域里生长有P型重掺杂Si层,所述Si层从左至右包括掺杂浓度为N1宽度为W1的Si薄层1、掺杂浓度为N2宽度为W2的Si薄层2、……、掺杂浓度为Nn宽度为Wn的Si薄层n,每个薄层的宽度相等且满足N1>N2>...>Nn,所述发射区、基区和集电区的表面淀积有隔离氧化层,所述隔离氧化层在下方发射区、基区和集电区对应处形成有发射区、基区和集电区电极窗口,每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度,所述发射区、基区和集电区电极窗口内生长金属硅化物形成电极引出层。
进一步,所述埋氧层为200nm厚的SiO2埋氧层。
进一步,所述发射区、基区和集电区的厚度为30~50nm,所述发射区和集电区的宽度为100~200nm,所述基区的宽度为20~30nm。
进一步,所述SiON氧化层的厚度为5nm。
进一步,所述Si层从左至右包括掺杂浓度N1为1×1019cm-3的Si薄层1、掺杂浓度N2为1×1018cm-3的Si薄层2、掺杂浓度N3为1×1017cm-3的Si薄层3、掺杂浓度N4为1×1016cm-3的Si薄层4和掺杂浓度N5为1×1015cm-3的Si薄层5,所述基区的宽度为25nm,每个薄层的宽度为5nm。
进一步,所述隔离氧化层为SiO2氧化层。
本发明还提供一种前述NPN型横向SOI AlGaN/Si HBT器件结构制备方法,所述方法包括以下步骤:
S1、准备一个SOI结构,表面为未掺杂的本征硅,中间为埋氧层,衬底为N型轻掺杂半绝缘单晶硅,掺杂浓度为1×1015cm-3;
S2、在本征硅层内确定发射区宽度为WE,基区宽度为WB,集电区宽度为WC,之后分别刻蚀掉发射区和集电区区域内的本征硅层;
S3、在刻蚀掉的WE发射区和WC集电区区域,利用CVD生长一层SiON氧化层;
S4、继续在发射区和集电区刻蚀区域内的SiON氧化层表面,利用MOCVD生长AlGaN层,直至该AlGaN层的表面与中间剩余的硅基区的表面持平为止,并对生长的AlGaN区域进行第一次原位掺杂,掺杂杂质原子为磷或砷,掺杂浓度为1×1017cm-3,然后再刻蚀掉两个AlGaN区域之间的硅区域;
S5、在所刻蚀硅区域内的最左侧部分,仍然使用原位掺杂的方式先生长一层掺杂浓度为N1、宽度为W1的Si薄层1,然后在Si薄层1的右侧继续生长一层掺杂浓度为N2、宽度为W2并包裹住Si薄层1的Si薄层2,……,如此依次下去,在所刻蚀硅区域内的最右侧部分生长一层掺杂浓度为Nn、宽度为Wn并包裹住Si薄层n-1的Si薄层n,且满足W1=W2=W3=…Wn=WB/n,N1>N2>...>Nn,至此在刻蚀好的WB基区范围内,前述n个Si薄层共同形成了从左至右掺杂浓度由大到小渐变的P型重掺杂Si层,Si层的掺杂杂质为硼,在所述刻蚀硅区域内的最左侧部分,硼的掺杂浓度为1×1019cm-3;
S6、将WB基区范围内掺杂浓度渐变区域超过AlGaN层厚度的多余部分进行化学机械抛光处理,去除多余部分,使掺杂浓度渐变的Si区域与发射区和集电区的AlGaN区域具有相同的厚度;
S7、继续对发射区的AlGaN区域进行二次掺杂,二次掺杂杂质原子与步骤S4中第一次掺杂杂质原子相同,二次掺杂浓度为1×1019cm-3;
S8、继续在发射区、基区和集电区表面淀积一层隔离氧化层,在所述隔离氧化层内定义发射区、基区和集电区的电极窗口,所述发射区、基区和集电区的电极窗口与下方发射区、基区和集电区相对,且每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度,然后刻蚀每个电极窗口区域内的隔离氧化层;
S9、在每个刻蚀后的电极窗口区域内采用蒸镀方式生长金属硅化物形成电极引出层即电极接触层,至此器件制作完成。
进一步,所述步骤S5中n个Si薄层的掺杂浓度从左至右成等比数列由大到小渐变。
进一步,所述步骤S5中刻蚀好的WB基区宽度为25nm,所述P型重掺杂Si层从左至右包括掺杂浓度N1为1×1019cm-3、宽度为W1为5nm的Si薄层1,掺杂浓度N2为1×1018cm-3、宽度W2为5nm的Si薄层2,掺杂浓度N3为1×1017cm-3、宽度W3为5nm的Si薄层3,掺杂浓度N4为1×1016cm-3、宽度为W4为5nm的Si薄层4,以及掺杂浓度N5为1×1015cm-3、宽度W5为5nm的Si薄层5。
进一步,所述步骤S9中金属硅化物为TiSi2或CoSi2或NiSi2。
与现有技术相比,本发明提供的NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法,具有以下技术优点:
1、由于通常在埋氧层(BOX)之上所直接生长的AlGaN材料层的质量不是很高,界面缺陷密度较大,恶化了器件的电学特性,为此本申请提出了在埋氧层和AlGaN层之间加入一层极薄的SiON氧化层作为缓冲层,以提高在缓冲层上的AlGaN层的界面特性;SiON主要有三方面的优点:1)具有较高的介电常数,可减小埋氧层界面处的表面局部电场,提高器件的击穿电压;2)改善AlGaN/埋氧层的界面特性,可以大大减小界面处的泄漏电流;3)SiON中的氮元素对Si基区中重掺杂的硼离子有较好的阻挡作用,防止硼粒子在热退火处理中向埋氧层及埋氧层之下的Si衬底扩散;
2、发射区、基区和集电区的初始材料为Si,在Si层的两侧区域分别刻蚀出预定宽度的区域作为发射区和集电区区域,在两个刻蚀区域内首先利用选择性外延生长技术来生长极薄的SiON氧化层,用来改善AlGaN与掩埋层的界面态,然后继续填充AlGaN,因为AlGaN的晶格常数大于Si的晶格常数,这样在Si基区中会产生一个单轴压应力,与单轴张应力一样,也会大幅提高Si基区中电子的迁移率,减小基区渡越时间,提高器件的频率;由于发射区和集电区的AlGaN禁带宽度也很大,因而又可以提高器件的击穿电压;由于此时发射结和集电结具有相同的结面积,较之传统的垂直型(纵向)HBT结构,具有更小的集电结结面积,因此频率特性更加优良;另外,基区的Si可以采用选择性外延技术,每次以不同掺杂浓度分多次外延生长,从左至右每次的掺杂浓度不断减小,这样在基区从左至右就实现了浓度由高至低的浓度梯度,由此在基区内引入了一个由浓度梯度所导致的自建电场,进一步减小了基区渡越时间,提高了器件的频率特性;
3、在目前广泛应用的金属硅化物中,金属硅化物具有非常理想的材料物理特性如高导电性、高选择性、优良的热稳定性、更好的硅吸附性、好的工艺适应性以及很低的信号干扰性,因此利用极薄的金属硅化物层,可以分别与发射区、基区和集电区的半导体材料形成良好的肖特基接触,由此既保证了优良的接触界面特性,又可以提高器件开关速度和截止频率。
附图说明
图1是本发明提供的NPN型横向SOI AlGaN/Si HBT器件结构示意图。
图2a~2h是本发明提供的NPN型横向SOI AlGaN/Si HBT器件结构制备方法中各个流程阶段的截面结构示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解,下面结合具体图示,进一步阐述本发明。
在本发明的描述中,需要理解的是,术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。在本发明的描述中,除非另有说明,“多个”的含义是两个或两个以上。
请参考图1所示,本发明提供一种NPN型横向SOI AlGaN/Si HBT器件结构,包括N型轻掺杂半绝缘单晶硅衬底,所述N型轻掺杂半绝缘单晶硅衬底表面形成有埋氧层,所述埋氧层的表面从左至右形成有发射区、基区和集电区,所述发射区、基区和集电区三个区域的厚度相同而宽度不同,即三个区域具有相同的厚度和不同的宽度,所述发射区和集电区区域里从下至上淀积有SiON氧化层和N型掺杂AlGaN层,即所述发射区和集电区区域里的半导体材料为SiON氧化层和N型掺杂的GaN层,所述基区区域里生长有P型重掺杂Si层,所述Si层从左至右包括掺杂浓度为N1宽度为W1的Si薄层1、掺杂浓度为N2宽度为W2的Si薄层2、……、掺杂浓度为Nn宽度为Wn的Si薄层n,每个薄层的宽度相等且满足N1>N2>...>Nn,即在基区区域范围内,从左至右形成了掺杂浓度由大到小渐变的且材料为P型重掺杂Si层,所述发射区、基区和集电区的表面淀积有隔离氧化层,所述隔离氧化层在下方发射区、基区和集电区对应处形成有发射区、基区和集电区电极窗口,每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度,由此实现各个电极窗口之间以隔离氧化层作为绝缘介质隔离开来,所述发射区、基区和集电区电极窗口内生长金属硅化物形成电极引出层,即将金属硅化物作为发射极、基极和集电极的电极引出层。
作为具体实施例,所述埋氧层为200nm厚的SiO2埋氧层,由此可以减小衬底自加热效应。
作为具体实施例,所述发射区、基区和集电区的厚度为30~50nm,若该厚度过厚会导致后续制作工艺难度增大;所述发射区和集电区的宽度为100~200nm,所述基区的宽度为20~30nm,当基区宽度小于20nm,则基区中的电子以弹道输运的方式通过,容易发生速度过冲效应,此时基区的Ge组分渐变的方式就失效了,但是当基区宽度超过30nm时,基区的渡越时间会随之增大,频率性能降低;而发射区和集电区则要求有比较大的宽度,由此可以减小发射区的串联电阻及减小集电区的电容,器件的频率就会提高,因而工艺上发射区和集电区的典型宽度为100-200nm。
作为具体实施例,所述SiON氧化层的厚度为5nm,即在埋氧层和AlGaN层之间加入一层极薄的SiON氧化层作为缓冲层,由此可以提高在SiON氧化层上的AlGaN层的界面特性。
作为具体实施例,所述Si层从左至右包括掺杂浓度N1为1×1019cm-3的Si薄层1、掺杂浓度N2为1×1018cm-3的Si薄层2、掺杂浓度N3为1×1017cm-3的Si薄层3、掺杂浓度N4为1×1016cm-3的Si薄层4和掺杂浓度N5为1×1015cm-3的Si薄层5,即在所述基区区域内从左至右生长有5层Si,所述基区的宽度为25nm,按照前述生长过程中每个Si薄层宽度相等,则每个Si薄层的宽度为5nm,至此在基区区域范围内,从左至右形成了掺杂浓度由大到小的渐变区域或者掺杂浓度由高至低的浓度梯度,由此在基区区域内引入了一个由浓度梯度所导致的自建电场,即在基区中形成了有利于电子输运的加速电场,进一步减小了基区渡越时间,提高了器件的频率特性。
作为具体实施例,所述隔离氧化层为SiO2氧化层,通过该SiO2氧化层可实现各个电极区域之间以绝缘介质隔离。
本发明还提供一种前述NPN型横向SOI AlGaN/Si HBT器件结构制备方法,所述方法包括以下步骤:
S1、准备一个SOI结构,表面为未掺杂的本征硅,中间为埋氧层如SiO2,其厚度设定为200nm,以减小衬底自加热效应,衬底为N型轻掺杂半绝缘(001)晶面的单晶硅,掺杂浓度为1×1015cm-3,具体结构请参见图2a所示;至此,表面的本征硅层厚度可作为后续发射区、基区和集电区的厚度,通常在30~50nm,过厚会导致后续工艺难度增大;
S2、在本征硅层内确定发射区宽度为WE,基区宽度为WB,集电区宽度为WC,之后在SOI结构之上分别刻蚀掉发射区和集电区区域内的本征硅层,具体结构请参见图2b所示;
S3、在刻蚀掉的WE发射区和WC集电区区域,利用现有CVD(化学气相淀积)生长一层极薄(如5nm)的SiON氧化层,具体结构请参见图2c所示;
S4、继续在发射区和集电区刻蚀区域内的SiON氧化层表面,利用现有MOCVD(金属有机化学气相淀积)方法生长AlGaN层,直至该AlGaN层的表面与中间剩余的硅基区的表面持平为止,并对生长的AlGaN区域进行第一次原位(in-situ)掺杂,掺杂杂质原子为磷(P)或砷(As),掺杂浓度典型值为1×1017cm-3,然后再刻蚀(如采用现有的干法刻蚀或者等离子刻蚀方式)掉两个AlGaN区域之间的硅区域,具体结构请参见图2d所示;
S5、在所刻蚀硅区域内的最左侧部分,仍然使用原位掺杂的方式先生长一层掺杂浓度为N1、宽度为W1的Si薄层1,然后在Si薄层1的右侧继续生长一层掺杂浓度为N2、宽度为W2并包裹住Si薄层1的Si薄层2,……,如此依次下去,在所刻蚀硅区域内的最右侧部分生长一层掺杂浓度为Nn、宽度为Wn并包裹住Si薄层n-1的Si薄层n,且满足W1=W2=W3=…Wn=WB/n,N1>N2>...>Nn,至此在刻蚀好的WB基区范围内,前述n个Si薄层共同形成了从左至右掺杂浓度由大到小渐变的P型重掺杂Si层,具体结构请参见图2e所示,由此在基区中形成了有利于电子输运的加速电场;其中Si层的掺杂(即原位掺杂)杂质为硼,在所述刻蚀硅区域内的最左侧部分,硼的掺杂浓度为1×1019cm-3;
S6、将WB基区范围内掺杂浓度渐变区域超过AlGaN层厚度的多余部分进行化学机械抛光(CMP)处理,去除多余部分,使掺杂浓度渐变的Si区域与发射区和集电区的AlGaN区域具有相同的厚度,具体结构请参见图2f所示;
S7、为保证发射区有很高的掺杂浓度,继续对发射区的AlGaN区域进行二次掺杂,二次掺杂杂质原子与步骤S4中第一次掺杂杂质原子相同即为磷或砷,二次掺杂浓度为1×1019cm-3;
S8、继续在发射区、基区和集电区表面淀积一层隔离氧化层如SiO2氧化层,在所述隔离氧化层内定义发射区、基区和集电区的电极窗口,所述发射区、基区和集电区的电极窗口与下方发射区、基区和集电区相对,且每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度,即发射区的电极窗口与发射区相对且宽度小于发射区宽度,基区的电极窗口与基区相对且宽度小于基区宽度,集电区的电极窗口与集电区相对且宽度小于集电区宽度,然后刻蚀每个电极窗口区域内的隔离氧化层,最终保留相邻电极窗口之间的4个隔离氧化层,具体结构请参见图2g所示;
S9、在每个刻蚀后的电极窗口区域内采用蒸镀方式生长金属硅化物形成电极引出层即电极接触层,由此形成发射极、基极和集电极的电极引出层,至此器件制作完成,具体结构请参见图2h所示;其中,所述金属硅化物为TiSi2或CoSi2或NiSi2等。
作为具体实施例,所述步骤S5中n个Si薄层的掺杂浓度从左至右成等比数列由大到小渐变,由此在刻蚀好的WB基区范围内,从左至右形成了掺杂浓度由大到小的渐变区域。
作为具体实施例,所述步骤S5中刻蚀好的WB基区宽度值不应太大,其典型值一般在20~30nm,此时发射区和集电区的典型宽度值为100~200nm;作为一种具体实施方式,所述步骤S5中刻蚀好的WB基区宽度为25nm,按照前述生长方式从左至右生长有5层Si,具体所述P型重掺杂Si层从左至右包括掺杂浓度N1为1×1019cm-3、宽度为W1为5nm的Si薄层1,掺杂浓度N2为1×1018cm-3、宽度W2为5nm的Si薄层2,掺杂浓度N3为1×1017cm-3、宽度W3为5nm的Si薄层3,掺杂浓度N4为1×1016cm-3、宽度为W4为5nm的Si薄层4,以及掺杂浓度N5为1×1015cm-3、宽度W5为5nm的Si薄层5,由此每个Si薄层中掺杂浓度从左至右成等比数列由小到大渐变,且每个Si薄层的宽度相等。
与现有技术相比,本发明提供的NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法,具有以下技术优点:
1、由于通常在埋氧层(BOX)之上所直接生长的AlGaN材料层的质量不是很高,界面缺陷密度较大,恶化了器件的电学特性,为此本申请提出了在埋氧层和AlGaN层之间加入一层极薄的SiON氧化层作为缓冲层,以提高在缓冲层上的AlGaN层的界面特性;SiON主要有三方面的优点:1)具有较高的介电常数,可减小埋氧层界面处的表面局部电场,提高器件的击穿电压;2)改善AlGaN/埋氧层的界面特性,可以大大减小界面处的泄漏电流;3)SiON中的氮元素对Si基区中重掺杂的硼离子有较好的阻挡作用,防止硼粒子在热退火处理中向埋氧层及埋氧层之下的Si衬底扩散;
2、发射区、基区和集电区的初始材料为Si,在Si层的两侧区域分别刻蚀出预定宽度的区域作为发射区和集电区区域,在两个刻蚀区域内首先利用选择性外延生长技术来生长极薄的SiON氧化层,用来改善AlGaN与掩埋层的界面态,然后继续填充AlGaN,因为AlGaN的晶格常数大于Si的晶格常数,这样在Si基区中会产生一个单轴压应力,与单轴张应力一样,也会大幅提高Si基区中电子的迁移率,减小基区渡越时间,提高器件的频率;由于发射区和集电区的AlGaN禁带宽度也很大,因而又可以提高器件的击穿电压;由于此时发射结和集电结具有相同的结面积,较之传统的垂直型(纵向)HBT结构,具有更小的集电结结面积,因此频率特性更加优良;另外,基区的Si可以采用选择性外延技术,每次以不同掺杂浓度分多次外延生长,从左至右每次的掺杂浓度不断减小,这样在基区从左至右就实现了浓度由高至低的浓度梯度,由此在基区内引入了一个由浓度梯度所导致的自建电场,进一步减小了基区渡越时间,提高了器件的频率特性;
3、在目前广泛应用的金属硅化物中,金属硅化物具有非常理想的材料物理特性如高导电性、高选择性、优良的热稳定性、更好的硅吸附性、好的工艺适应性以及很低的信号干扰性,因此利用极薄的金属硅化物层,可以分别与发射区、基区和集电区的半导体材料形成良好的肖特基接触,由此既保证了优良的接触界面特性,又可以提高器件开关速度和截止频率。
最后说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的宗旨和范围,其均应涵盖在本发明的权利要求范围当中。
Claims (10)
1.一种NPN型横向SOI AlGaN/Si HBT器件结构,其特征在于,包括N型轻掺杂半绝缘单晶硅衬底,所述N型轻掺杂半绝缘单晶硅衬底表面形成有埋氧层,所述埋氧层的表面从左至右形成有发射区、基区和集电区,所述发射区、基区和集电区三个区域的厚度相同而宽度不同,所述发射区和集电区区域里从下至上淀积有SiON氧化层和N型掺杂AlGaN层,所述基区区域里生长有P型重掺杂Si层,所述Si层从左至右包括掺杂浓度为N1宽度为W1的Si薄层1、掺杂浓度为N2宽度为W2的Si薄层2、……、掺杂浓度为Nn宽度为Wn的Si薄层n,每个薄层的宽度相等且满足N1>N2>...>Nn,所述发射区、基区和集电区的表面淀积有隔离氧化层,所述隔离氧化层在下方发射区、基区和集电区对应处形成有发射区、基区和集电区电极窗口,每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度,所述发射区、基区和集电区电极窗口内生长金属硅化物形成电极引出层。
2.根据权利要求1所述的NPN型横向SOI AlGaN/Si HBT器件结构,其特征在于,所述埋氧层为200nm厚的SiO2埋氧层。
3.根据权利要求1所述的NPN型横向SOI AlGaN/Si HBT器件结构,其特征在于,所述发射区、基区和集电区的厚度为30~50nm,所述发射区和集电区的宽度为100~200nm,所述基区的宽度为20~30nm。
4.根据权利要求1所述的NPN型横向SOI AlGaN/Si HBT器件结构,其特征在于,所述SiON氧化层的厚度为5nm。
5.根据权利要求1所述的NPN型横向SOI AlGaN/Si HBT器件结构,其特征在于,所述Si层从左至右包括掺杂浓度N1为1×1019cm-3的Si薄层1、掺杂浓度N2为1×1018cm-3的Si薄层2、掺杂浓度N3为1×1017cm-3的Si薄层3、掺杂浓度N4为1×1016cm-3的Si薄层4和掺杂浓度N5为1×1015cm-3的Si薄层5,所述基区的宽度为25nm,每个薄层的宽度为5nm。
6.根据权利要求1所述的NPN型横向SOI AlGaN/Si HBT器件结构,其特征在于,所述隔离氧化层为SiO2氧化层。
7.一种根据权利要求1-6中任一项所述的NPN型横向SOI AlGaN/Si HBT器件结构制备方法,其特征在于,所述方法包括以下步骤:
S1、准备一个SOI结构,表面为未掺杂的本征硅,中间为埋氧层,衬底为N型轻掺杂半绝缘单晶硅,掺杂浓度为1×1015cm-3;
S2、在本征硅层内确定发射区宽度为WE,基区宽度为WB,集电区宽度为WC,之后分别刻蚀掉发射区和集电区区域内的本征硅层;
S3、在刻蚀掉的WE发射区和WC集电区区域,利用CVD生长一层SiON氧化层;
S4、继续在发射区和集电区刻蚀区域内的SiON氧化层表面,利用MOCVD生长AlGaN层,直至该AlGaN层的表面与中间剩余的硅基区的表面持平为止,并对生长的AlGaN区域进行第一次原位掺杂,掺杂杂质原子为磷或砷,掺杂浓度为1×1017cm-3,然后再刻蚀掉两个AlGaN区域之间的硅区域;
S5、在所刻蚀硅区域内的最左侧部分,仍然使用原位掺杂的方式先生长一层掺杂浓度为N1、宽度为W1的Si薄层1,然后在Si薄层1的右侧继续生长一层掺杂浓度为N2、宽度为W2并包裹住Si薄层1的Si薄层2,……,如此依次下去,在所刻蚀硅区域内的最右侧部分生长一层掺杂浓度为Nn、宽度为Wn并包裹住Si薄层n-1的Si薄层n,且满足W1=W2=W3=…Wn=WB/n,N1>N2>...>Nn,至此在刻蚀好的WB基区范围内,前述n个Si薄层共同形成了从左至右掺杂浓度由大到小渐变的P型重掺杂Si层,Si层的掺杂杂质为硼,在所述刻蚀硅区域内的最左侧部分,硼的掺杂浓度为1×1019cm-3;
S6、将WB基区范围内掺杂浓度渐变区域超过AlGaN层厚度的多余部分进行化学机械抛光处理,去除多余部分,使掺杂浓度渐变的Si区域与发射区和集电区的AlGaN区域具有相同的厚度;
S7、继续对发射区的AlGaN区域进行二次掺杂,二次掺杂杂质原子与步骤S4中第一次掺杂杂质原子相同,二次掺杂浓度为1×1019cm-3;
S8、继续在发射区、基区和集电区表面淀积一层隔离氧化层,在所述隔离氧化层内定义发射区、基区和集电区的电极窗口,所述发射区、基区和集电区的电极窗口与下方发射区、基区和集电区相对,且每个电极窗口的宽度小于下方对应发射区、基区和集电区宽度,然后刻蚀每个电极窗口区域内的隔离氧化层;
S9、在每个刻蚀后的电极窗口区域内采用蒸镀方式生长金属硅化物形成电极引出层即电极接触层,至此器件制作完成。
8.根据权利要求7所述的NPN型横向SOI AlGaN/Si HBT器件结构制备方法,其特征在于,所述步骤S5中n个Si薄层的掺杂浓度从左至右成等比数列由大到小渐变。
9.根据权利要求7所述的NPN型横向SOI AlGaN/Si HBT器件结构制备方法,其特征在于,所述步骤S5中刻蚀好的WB基区宽度为25nm,所述P型重掺杂Si层从左至右包括掺杂浓度N1为1×1019cm-3、宽度为W1为5nm的Si薄层1,掺杂浓度N2为1×1018cm-3、宽度W2为5nm的Si薄层2,掺杂浓度N3为1×1017cm-3、宽度W3为5nm的Si薄层3,掺杂浓度N4为1×1016cm-3、宽度为W4为5nm的Si薄层4,以及掺杂浓度N5为1×1015cm-3、宽度W5为5nm的Si薄层5。
10.根据权利要求7所述的NPN型横向SOI AlGaN/Si HBT器件结构制备方法,其特征在于,所述步骤S9中金属硅化物为TiSi2或CoSi2或NiSi2。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010042610.3A CN111106164A (zh) | 2020-01-15 | 2020-01-15 | 一种NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010042610.3A CN111106164A (zh) | 2020-01-15 | 2020-01-15 | 一种NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111106164A true CN111106164A (zh) | 2020-05-05 |
Family
ID=70427307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010042610.3A Pending CN111106164A (zh) | 2020-01-15 | 2020-01-15 | 一种NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111106164A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412287A (zh) * | 2011-11-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 锗硅hbt器件及其制造方法 |
CN103035689A (zh) * | 2012-05-23 | 2013-04-10 | 上海华虹Nec电子有限公司 | 锗硅hbt的集电区引出结构及其制造方法 |
US20150357447A1 (en) * | 2014-06-10 | 2015-12-10 | International Business Machines Corporation | Bipolar transistor with extrinsic base region and methods of fabrication |
US20190312126A1 (en) * | 2018-04-04 | 2019-10-10 | International Business Machines Corporation | Direct growth of lateral iii-v bipolar transistor on silicon substrate |
CN211743162U (zh) * | 2020-01-15 | 2020-10-23 | 中合博芯(重庆)半导体有限公司 | 一种NPN型横向SOI AlGaN/Si HBT器件结构 |
-
2020
- 2020-01-15 CN CN202010042610.3A patent/CN111106164A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102412287A (zh) * | 2011-11-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 锗硅hbt器件及其制造方法 |
CN103035689A (zh) * | 2012-05-23 | 2013-04-10 | 上海华虹Nec电子有限公司 | 锗硅hbt的集电区引出结构及其制造方法 |
US20150357447A1 (en) * | 2014-06-10 | 2015-12-10 | International Business Machines Corporation | Bipolar transistor with extrinsic base region and methods of fabrication |
US20190312126A1 (en) * | 2018-04-04 | 2019-10-10 | International Business Machines Corporation | Direct growth of lateral iii-v bipolar transistor on silicon substrate |
CN211743162U (zh) * | 2020-01-15 | 2020-10-23 | 中合博芯(重庆)半导体有限公司 | 一种NPN型横向SOI AlGaN/Si HBT器件结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6251738B1 (en) | Process for forming a silicon-germanium base of heterojunction bipolar transistor | |
US5006912A (en) | Heterojunction bipolar transistor with SiGe | |
CN108630748B (zh) | 全平面太赫兹复合应变Si/SiGe异质结双极晶体管及制备方法 | |
KR100817403B1 (ko) | 반도체 소자 구조 및 그 제조 방법 | |
CN110690277A (zh) | 一种台面型肖特基集电区NPN SiGe HBT器件及其制备方法 | |
EP3843159A1 (en) | Semiconductor device with a base link region and method therefor | |
US20100283084A1 (en) | Bipolar transistor and method for fabricating the same | |
US6410396B1 (en) | Silicon carbide: germanium (SiC:Ge) heterojunction bipolar transistor; a new semiconductor transistor for high-speed, high-power applications | |
CN110581167B (zh) | 一种台面型AlGaN/GaN异质结双极晶体管器件及其制备方法 | |
CN111081769B (zh) | NPN型肖特基集电区AlGaN/GaN HBT器件及其制备方法 | |
US6573539B2 (en) | Heterojunction bipolar transistor with silicon-germanium base | |
CN211743162U (zh) | 一种NPN型横向SOI AlGaN/Si HBT器件结构 | |
CN211182211U (zh) | 一种NPN型横向GaN/SiGe HBT器件结构 | |
JP2001068479A (ja) | ヘテロバイポーラトランジスタ及びその製造方法 | |
CN111129120A (zh) | 一种NPN型横向GaN/SiGe HBT器件结构及其制备方法 | |
CN110797402B (zh) | PNP型肖特基集电区AlGaN/GaN HBT器件及其制备方法 | |
CN117423618A (zh) | 具有非本征基极区的半导体装置及其制造方法 | |
Parvais et al. | Advanced transistors for high frequency applications | |
CN111106164A (zh) | 一种NPN型横向SOI AlGaN/Si HBT器件结构及其制备方法 | |
CN210110780U (zh) | PNP型肖特基集电区AlGaN/GaN HBT器件 | |
Kumar et al. | An Adaptable In (Ga) P/Ga (Sb) As/Ga (In) As HBT Technology on 300 mm Si for RF Applications | |
US11195940B2 (en) | High-voltage terahertz strained SiGe/InGaP heterojunction bipolar transistor and preparation method thereof | |
US20250081486A1 (en) | Utilization of sacrificial material for current electrode formation | |
US20240204086A1 (en) | Semiconductor device having an extrinsic base region with a monocrystalline region and method therefor | |
Collaert | Heterojunction bipolar transistors for sub-THz applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |