[go: up one dir, main page]

CN111092113B - 金氧半场效应晶体管的终端区结构及其制造方法 - Google Patents

金氧半场效应晶体管的终端区结构及其制造方法 Download PDF

Info

Publication number
CN111092113B
CN111092113B CN201811245314.2A CN201811245314A CN111092113B CN 111092113 B CN111092113 B CN 111092113B CN 201811245314 A CN201811245314 A CN 201811245314A CN 111092113 B CN111092113 B CN 111092113B
Authority
CN
China
Prior art keywords
layer
doped region
oxide layer
forming
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811245314.2A
Other languages
English (en)
Other versions
CN111092113A (zh
Inventor
张渊舜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Force Mos Technology Co ltd
Original Assignee
Force Mos Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Force Mos Technology Co ltd filed Critical Force Mos Technology Co ltd
Priority to CN201811245314.2A priority Critical patent/CN111092113B/zh
Publication of CN111092113A publication Critical patent/CN111092113A/zh
Application granted granted Critical
Publication of CN111092113B publication Critical patent/CN111092113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107Buried supplementary regions, e.g. buried guard rings 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/01Manufacture or treatment

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种金氧半场效应晶体管的终端区结构及其制造方法,其中的制造方法依序包含下列步骤:提供半导体衬底,半导体衬底包含衬底以及外延层,外延层形成于衬底上方;于外延层上形成掺杂区;于掺杂区形成多个沟渠环,沟渠环穿过掺杂区进入到外延层;形成栅极氧化层于各沟渠环内;以多晶硅沉积于栅极氧化层上方;进行多晶硅回蚀刻而于各沟渠环的二个侧壁形成自对准的二个岛状多晶硅区,二个岛状多晶硅区互不接触;形成绝缘氧化层于各沟渠环内,绝缘氧化层覆盖于二个岛状多晶硅区上方;以及覆盖金属层于掺杂区,并对金属层进行图形布建以形成不连续金属层。本发明的金氧半场效应晶体管的终端区结构具有中高压崩溃电压且不受沟渠环深度影响。

Description

金氧半场效应晶体管的终端区结构及其制造方法
技术领域
本发明涉及一种金氧半场效应晶体管的终端区结构及其制造方法,尤其涉及一种具有中高压保护环的金氧半场效应晶体管的终端区结构及其制造方法。
背景技术
金氧半场效应晶体管被广泛地应用于电力装置的开关组件,例如是电源供应器、整流器或低压马达控制器等等。现有的金氧半场效应晶体管多采取垂直结构的设计,例如沟渠式(trench)金氧半场效应晶体管,以提升组件密度。一般金氧半场效应晶体管会有主体区与终端区的设计,主体区设有晶体管组件,终端区位于主体区边缘而用以提高组件边缘的耐压能力。最常见的终端区设计方式,是利用井区形成多个保护环(guard ring),可降低终端区的电场迫使组件崩溃点发生在主体区。而为了不降低主体区的整体崩溃电压能力,较合适的方式是确保在终端区中的崩溃电压(其为侧向崩溃电压)大于主体区的崩溃电压(其为垂直崩溃电压)。
现有的由井区形成的保护环的终端区结构,其保护环深度(即井区深度)与崩溃电压成正比,增加保护环深度即可增加崩溃电压,然而在半导体制程中,井区深度越深,意味着就需要更高的热预算(thermal budge)来将杂质做趋入扩散,因此耐压与外延层厚度亦成正比。这样的制程,会使得实务上必须要选用更厚的外延层来制作产品,而这样的选择,会使产品的导通电阻增加,不利生产。
发明内容
有鉴于上述现有技术的问题,本发明的目的在于提供一种具有中高压崩溃电压且不受保护环深度影响的金氧半场效应晶体管的终端区结构及其制造方法。
为达上述目的,本发明提供一种金氧半场效应晶体管的终端区结构的制造方法,依序包含下列步骤:提供半导体衬底,半导体衬底包含衬底(substrate)以及外延层(epitaxial layer),外延层形成于衬底上方;于外延层上形成掺杂区;于掺杂区形成多个沟渠环,沟渠环穿过掺杂区进入到外延层;形成栅极氧化层于各沟渠环内;以多晶硅沉积于栅极氧化层上方;进行多晶硅回蚀刻而于各沟渠环的二个侧壁形成自对准的二个岛状多晶硅区,二个岛状多晶硅区互不接触;形成绝缘氧化层于各沟渠环内,绝缘氧化层覆盖于二个岛状多晶硅区上方;以及覆盖金属层于掺杂区,并对金属层进行图形布建以形成不连续金属层。
在一实施例中,于掺杂区形成沟渠环依序包含下列步骤:于掺杂区上方沉积硬掩模(hard mask);于硬掩模上形成图形化光阻(patterned photoresist);以图形化光阻于硬掩模进行沟渠环图形布建;以及进行干蚀刻,于掺杂区形成沟渠环。
在一实施例中,于掺杂区形成沟渠环之后,以及形成栅极氧化层于各沟渠环内之前还包含下列步骤:形成牺牲氧化层于各沟渠环内,再移除牺牲氧化层。
在一实施例中,在形成绝缘氧化层于各沟渠环内之后,以及在覆盖金属层于掺杂区之前还包含下列步骤:于绝缘氧化层上形成图形化光阻;以图形化光阻于金氧半场效应晶体管的主体区对暴露的绝缘氧化层进行蚀刻以形成接触窗,再移除图形化光阻;以及通过接触窗于主体区的掺杂区形成源极多晶硅区及重掺杂区。
在一实施例中,形成绝缘氧化层于各沟渠环内依序包含下列步骤:形成内层介电(Inter-Layer Dielectric, ILD)层于各沟渠环内;以及形成硼磷硅玻璃(Boro-Phospho-Silicate Glass,BPSG)层于内层介电层上。
在一实施例中,对金属层进行图形布建以形成不连续金属层依序包含下列步骤:于掺杂区上方沉积金属层;于金属层上方形成图形化光阻;以图形化光阻对金属层进行蚀刻并移除图形化光阻;以及形成不连续金属层。
本发明另提供一种金氧半场效应晶体管的终端区结构,包含半导体衬底、掺杂区、栅极氧化层、二个岛状多晶硅区、绝缘氧化层以及不连续金属层。半导体衬底包含衬底以及外延层,外延层形成于衬底上方。掺杂区形成于外延层上,掺杂区具有多个沟渠环,沟渠环穿过掺杂区进入到外延层。栅极氧化层形成于各沟渠环内。二个岛状多晶硅区形成于各沟渠环的二个侧壁的栅极氧化层上,二个岛状多晶硅区互不接触。绝缘氧化层覆盖于二个岛状多晶硅区上方。不连续金属层形成于掺杂区及沟渠环内的栅极氧化层及绝缘氧化层上方。
在一实施例中,二个岛状多晶硅区所使用的材料包含:多晶硅、金属、非晶硅或上述的组合,且其中栅极氧化层所使用的材料为氧化硅。
在一实施例中,绝缘氧化层包含内层介电层以及硼磷硅玻璃层。硼磷硅玻璃层形成于内层介电层上方。
附图说明
图1A至图1D依序为根据本发明的一实施例说明形成沟渠环的制程中各阶段的简化截面图。
图2A至图2B依序为根据本发明的一实施例说明形成与移除牺牲氧化层的制程中各阶段的简化截面图。
图3A至图3C依序为根据本发明的一实施例说明形成岛状多晶硅区的制程中各阶段的简化截面图。
图4A至图4C依序为根据本发明的一实施例说明形成绝缘氧化层、源极多晶硅区及重掺杂区的制程中各阶段的简化截面图。
图5A至图5C依序为根据本发明的一实施例说明形成不连续金属层的制程中各阶段的简化截面图。
标号说明
100:衬底
102:外延层
104:掺杂区
106:硬掩模
108:图形化光阻
110:沟渠环
112:牺牲氧化层
114:栅极氧化层
116:多晶硅
118:岛状多晶硅区
120:内层介电层
122:硼磷硅玻璃层
123:图形化光阻
124:源极多晶硅区
126:重掺杂区
128:金属层
130:图形化光阻
132:不连续金属层。
具体实施方式
在附图中,为了清楚起见,膜层、区域及/或结构组件的相对厚度及位置可能缩小或放大,且省略部分公知的组件。
图1A至图1D依序为根据本发明的一实施例说明形成沟渠环110的制程中各阶段的简化截面图,其中最左边为金氧半场效应晶体管的主体区边缘。如图1A所示,在此实施例中提供半导体衬底。半导体衬底可包含衬底100以及外延层102。衬底100由离子布植第一导电型重掺杂物于硅衬底所形成。外延层102外延成长于衬底100上方,并由离子布植第一导电型轻掺杂物所形成。举例而言,在一实施例中,第一导电型为N型,第二导电型为P型。在另一实施例中,第一导电型为P型,第二导电型为N型。接着,如图1B所示,进行毯覆式本体植入及驱入制程(drive-in)以沿着外延层102上先形成第二导电型掺杂区104,例如形成P型井区于外延层102上方,之后再于掺杂区104上方沉积硬掩模106。接着,如图1C所示,将光阻涂布于硬掩模106上方并使用光掩模进行曝光与显影以形成图形化光阻108。接着,如图1D所示,先以图形化光阻108为屏蔽对暴露的硬掩模106进行蚀刻后移除图形化光阻108,实现于硬掩模106进行沟渠环图形布建而定义出沟渠环的位置与范围,再以蚀刻后剩下的硬掩模106为屏蔽对暴露的掺杂区104及其下方的外延层102进行蚀刻(例如干蚀刻),进而于掺杂区104形成多个沟渠环110。沟渠环110位于终端区,彼此互相独立且均围绕主体区边缘。
图2A至图2B依序为根据本发明的一实施例说明形成与移除牺牲氧化层112的制程中各阶段的简化截面图。如图2A所示,以氧化方式形成牺牲氧化层112于各沟渠环110内。此时由于热效应影响使得掺杂区104扩散,增加掺杂区104的厚度。接着,如图2B所示,移除牺牲氧化层112及硬掩模106。
图3A至图3C依序为根据本发明的一实施例说明形成岛状多晶硅区118的制程中各阶段的简化截面图。如图3A所示,以氧化方式形成栅极氧化层114于掺杂区104上方并覆盖各沟渠环110。接着,如图3B所示,使用现有的多晶硅沉积技术,例如化学气相沉积(Chemical Vapor Deposition, CVD)、物理气相沉积(Physical Vapor Deposition, PVD)或其他适当的成膜制程于沟渠环110内栅极氧化层114上沉积多晶硅116并填补各沟渠环110。应注意的是,终端区的沟渠环110宽度较宽,约为主体区的沟渠的10倍宽,各沟渠环110并无法为多晶硅116所填满。接着,如图3C所示,使用现有的蚀刻制程,例如非等向性蚀刻、回蚀刻、干蚀刻等,蚀刻多晶硅116,亦因终端区的沟渠环110宽度较宽,进行多晶硅回蚀刻时将于各沟渠环110的二个侧壁形成自对准的二个岛状多晶硅区118,此二个岛状多晶硅区118互不接触。
图4A至图4C依序为根据本发明的一实施例说明形成绝缘氧化层、源极多晶硅区124及重掺杂区126的制程中各阶段的简化截面图。如图4A所示,以氧化方式形成绝缘氧化层于各沟渠环110内。在终端区结构中,绝缘氧化层用以覆盖二个岛状多晶硅区118,防止后续沉积的金属层(参见后面图5C所示的不连续金属层132)导致二个岛状多晶硅区118电连接形成等电位。在本实施例中,形成绝缘氧化层于各沟渠环110内依序包含下列步骤:形成内层介电层120于各沟渠环110内,以及形成硼磷硅玻璃层122于内层介电层120上。接着,如图4A所示,将光阻涂布于绝缘氧化层(内层介电层120及硼磷硅玻璃层122)上并使用光掩模进行曝光与显影以形成图形化光阻123。接着,如图4B所示,以图形化光阻123为屏蔽于金氧半场效应晶体管的主体区(图中最左边为金氧半场效应晶体管的主体区边缘)对暴露的绝缘氧化层(内层介电层120及硼磷硅玻璃层122)进行蚀刻形成接触窗,再移除图形化光阻123,然后以离子布植方式通过接触窗于主体区的掺杂区104形成第一导电型源极多晶硅区124,例如N型源极区。接着,如图4C所示,最后进行毯覆式本体植入及驱入制程以形成第二导电型重掺杂区126,例如P型重掺杂区。
图5A至图5C依序为根据本发明的一实施例说明形成不连续金属层132的制程中各阶段的简化截面图。如图5A所示,于掺杂区104上方沉积金属层128。接着,如图5B所示,将光阻涂布于金属层128上方并使用光掩模进行曝光与显影以形成图形化光阻130。接着,如图5C所示,以图形化光阻130为屏蔽对金属层128进行蚀刻并移除图形化光阻130,最后形成不连续金属层132。不连续金属层132用以感应金氧半场效应晶体管的终端区结构的侧向电位,提升金氧半场效应晶体管的终端区结构侧向的崩溃电压。
如图5C所示,本实施例的金氧半场效应晶体管的终端区结构,包含半导体衬底、掺杂区104、栅极氧化层114、二个岛状多晶硅区118、绝缘氧化层以及不连续金属层132。半导体衬底包含衬底100以及外延层102,外延层102形成于衬底100上方。掺杂区104形成于半导体衬底上,更具体来说,掺杂区104是形成于外延层102上。掺杂区104具有多个沟渠环110。栅极氧化层114形成于各沟渠环110内。二个岛状多晶硅区118形成于各沟渠环110的二个侧壁的栅极氧化层114上,二个岛状多晶硅区118互不接触。绝缘氧化层覆盖于二个岛状多晶硅区118上方,更具体来说,绝缘氧化层包含内层介电层120以及硼磷硅玻璃层122,硼磷硅玻璃层122形成于内层介电层120上方。不连续金属层132形成于掺杂区及沟渠环110内的栅极氧化层114及绝缘氧化层上方。
在一实施例中,二个岛状多晶硅区所使用的材料包含多晶硅、金属、非晶硅或上述的组合,且其中栅极氧化层所使用的材料为氧化硅。
下面表1与表2分别为本发明与现有的终端区结构在相同外延层条件下的保护环深度与崩溃电压的仿真结果。如表1所示,本发明的终端区结构的崩溃电压已与保护环深度无关,使得组件设计更有弹性,且在各沟渠环内不互相接触的二个岛状多晶硅区及不连续金属层的作用下,侧向崩溃电压得以感应,再以分压形式使得总和侧向崩溃电压得以提高,使组件崩溃点发生在主体区。如表2所示,现有的终端区结构的崩溃电压与保护环深度成正比,保护环深度越深就需要越高的热预算来将杂质做趋入扩散,且需要越厚的外延层容纳保护环而导致导通电阻增加。
表1
Figure SMS_1
表2
Figure SMS_2
本发明的终端区结构特别适用于沟渠式金氧半场效应晶体管的终端区结构,其可在主体区形成沟渠时同时形成终端区的沟渠环,因此可轻易整合而于主体区与终端区采用同一个三层光掩模制程(包含形成有图形化光阻108、123与130),缩短制程时间,降低产品的成本。而且,相较于传统井区式保护环,本发明的终端区结构使用沟渠式保护环(故称为沟渠环),可以缩短保护环的长度,进而缩小芯片面积,在特性上对于组件可降低崩溃电压与保护环深度的敏感度,进一步提升良率及稳定性。
上述的目的在于解释,各种特定细节是为了提供对于本发明的彻底理解。本领域技术人员应可实施本发明,而无需其中某些特定细节。在其他实施例中,现有的结构及装置并未显示于方块图中。在附图组件之间可能包含中间结构。所述的组件可能包含额外的输入和输出,其并未详细描绘于附图中。
若文中有组件A连接(或耦接)至组件B,组件A可能直接连接(或耦接)至组件B,亦或是经组件C间接地连接(或耦接)至组件B。若说明书载明组件、特征、结构、程序或特性A会导致组件、特征、结构、程序或特性B,其表示A至少为B的一部分原因,亦或是表示有其他组件、特征、结构、程序或特性协助造成B。在说明书中所提到的“可能”一词,其组件、特征、程序或特性不受限于说明书中;说明书中所提到的数量不受限于“一”或“一个”等词。
本发明无论就目的、手段及功效,在在均显示其迥异于现有技术的特征,为一大突破。惟须注意,上述实施例仅为例示性说明本发明的原理及其功效,而非用于限制本发明的范围。虽然在这里已阐明与解释特定实施例与所揭露的应用,实施例并不意图局限于精确解释,任何本领域技术人员均可在不违背本发明的技术原理及精神下,对实施例作修改与变化。也应当了解,在不背离本发明所揭露的精神与范畴下,本发明所揭露于此的组件与其的各种修正、变更、对于本领域技术人员为显而易见的加以排列的延伸、操作、方法的细节,以及在此所揭露的装置与方法将不被局限,且应包含于权利要求所界定的范围内。

Claims (9)

1.一种金氧半场效应晶体管的终端区结构的制造方法,其特征在于依序包含下列步骤:
提供半导体衬底,所述半导体衬底包含衬底以及外延层,所述外延层形成于所述衬底上方;
于所述外延层上形成掺杂区;
于所述掺杂区形成多个沟渠环,所述多个沟渠环穿过所述掺杂区进入到所述外延层;
形成栅极氧化层于各所述沟渠环内;
以多晶硅沉积于所述栅极氧化层上方;
进行多晶硅回蚀刻而于各所述沟渠环的二个侧壁形成自对准的二个岛状多晶硅区,所述二个岛状多晶硅区互不接触;
形成绝缘氧化层于各所述沟渠环内,所述绝缘氧化层覆盖于所述二个岛状多晶硅区上方;以及
覆盖金属层于所述掺杂区,并对所述金属层进行图形布建以形成不连续金属层。
2.如权利要求1所述的金氧半场效应晶体管的终端区结构的制造方法,其中于所述掺杂区形成所述多个沟渠环依序包含下列步骤:
于所述掺杂区上方沉积硬掩模;
于所述硬掩模上形成图形化光阻;
以所述图形化光阻于所述硬掩模进行沟渠环图形布建;以及
进行干蚀刻,于所述掺杂区形成所述多个沟渠环。
3.如权利要求1所述的金氧半场效应晶体管的终端区结构的制造方法,其中于所述掺杂区形成所述多个沟渠环之后,以及形成所述栅极氧化层于各所述沟渠环内之前还包含下列步骤:
形成牺牲氧化层于各所述沟渠环内,再移除所述牺牲氧化层。
4.如权利要求1所述的金氧半场效应晶体管的终端区结构的制造方法,其中在形成所述绝缘氧化层于各所述沟渠环内之后,以及在覆盖所述金属层于所述掺杂区之前还包含下列步骤:
于所述绝缘氧化层上形成图形化光阻;
以所述图形化光阻于所述金氧半场效应晶体管的主体区对暴露的所述绝缘氧化层进行蚀刻形成接触窗,再移除所述图形化光阻;以及
通过所述接触窗于所述主体区的所述掺杂区形成源极多晶硅区及重掺杂区。
5.如权利要求1所述的金氧半场效应晶体管的终端区结构的制造方法,其中形成所述绝缘氧化层于各所述沟渠环内依序包含下列步骤:
形成内层介电层于各所述沟渠环内;以及
形成硼磷硅玻璃层于所述内层介电层上。
6.如权利要求1所述的金氧半场效应晶体管的终端区结构的制造方法,其中对所述金属层进行图形布建以形成所述不连续金属层依序包含下列步骤:
于所述掺杂区上方沉积所述金属层;
于所述金属层上方形成图形化光阻;
以所述图形化光阻对所述金属层进行蚀刻并移除图形化光阻;以及
形成所述不连续金属层。
7.一种金氧半场效应晶体管的终端区结构,其特征在于包含:
半导体衬底,包含衬底以及外延层,所述外延层形成于所述衬底上方;
掺杂区,形成于所述外延层上,所述掺杂区具有多个沟渠环,所述多个沟渠环穿过所述掺杂区进入到所述外延层;
栅极氧化层,形成于各所述沟渠环内;
二个岛状多晶硅区,形成于各所述沟渠环的二个侧壁的所述栅极氧化层上,所述二个岛状多晶硅区互不接触;
绝缘氧化层,覆盖于所述二个岛状多晶硅区上方;以及
不连续金属层,形成于所述掺杂区及所述沟渠环内的所述栅极氧化层及所述绝缘氧化层上方。
8.如权利要求7所述的金氧半场效应晶体管的终端区结构,其中所述二个岛状多晶硅区所使用的材料包含:多晶硅、金属、非晶硅或上述的组合,且其中所述栅极氧化层所使用的材料为氧化硅。
9.如权利要求7所述的金氧半场效应晶体管的终端区结构,其中所述绝缘氧化层包含:
内层介电层;以及
硼磷硅玻璃层,形成于所述内层介电层上方。
CN201811245314.2A 2018-10-24 2018-10-24 金氧半场效应晶体管的终端区结构及其制造方法 Active CN111092113B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811245314.2A CN111092113B (zh) 2018-10-24 2018-10-24 金氧半场效应晶体管的终端区结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811245314.2A CN111092113B (zh) 2018-10-24 2018-10-24 金氧半场效应晶体管的终端区结构及其制造方法

Publications (2)

Publication Number Publication Date
CN111092113A CN111092113A (zh) 2020-05-01
CN111092113B true CN111092113B (zh) 2023-06-02

Family

ID=70392244

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811245314.2A Active CN111092113B (zh) 2018-10-24 2018-10-24 金氧半场效应晶体管的终端区结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111092113B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304006A (zh) * 2007-05-09 2008-11-12 半导体元件工业有限责任公司 半导体元件及其制造方法
CN103180958A (zh) * 2010-10-21 2013-06-26 威世通用半导体公司 用于高压应用的具有改善终端结构的沟槽dmos器件
CN105226020A (zh) * 2014-06-26 2016-01-06 英飞凌科技股份有限公司 含功率晶体管单元和横向晶体管的半导体器件及制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI497602B (zh) * 2011-02-15 2015-08-21 Tzu Hsiung Chen 溝渠式蕭基二極體及其製作方法
TWI422043B (zh) * 2011-04-15 2014-01-01 Pfc Device Corp 直立式金氧半整流二極體及其製作方法
TWI576920B (zh) * 2015-11-20 2017-04-01 敦南科技股份有限公司 二極體元件及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101304006A (zh) * 2007-05-09 2008-11-12 半导体元件工业有限责任公司 半导体元件及其制造方法
CN103180958A (zh) * 2010-10-21 2013-06-26 威世通用半导体公司 用于高压应用的具有改善终端结构的沟槽dmos器件
CN105226020A (zh) * 2014-06-26 2016-01-06 英飞凌科技股份有限公司 含功率晶体管单元和横向晶体管的半导体器件及制造方法

Also Published As

Publication number Publication date
CN111092113A (zh) 2020-05-01

Similar Documents

Publication Publication Date Title
US9153666B1 (en) LDMOS with corrugated drift region
US9761696B2 (en) Self-aligned trench MOSFET and method of manufacture
US8097512B2 (en) MOSFET having a JFET embedded as a body diode
US9054133B2 (en) High voltage trench transistor
TWI484567B (zh) 半導體結構與其製造方法
TWI407564B (zh) 具有溝槽底部多晶矽結構之功率半導體及其製造方法
US7544558B2 (en) Method for integrating DMOS into sub-micron CMOS process
TWI570917B (zh) 溝槽式功率金氧半場效電晶體與其製造方法
TW201306179A (zh) 橫向電晶體及其製作方法
TWI515893B (zh) 垂直式功率金氧半場效電晶體與其形成方法
US10784337B2 (en) MOSFET and a method for manufacturing the same
CN101290936A (zh) 半导体器件及其制造方法
TWI686903B (zh) 斷閘極金氧半場效電晶體的閘極結構及其製造方法
US20140299932A1 (en) Semiconductor Device Including a Gate Trench and a Source Trench
TWI681458B (zh) 金氧半場效應電晶體之終端區結構及其製造方法
CN110957357B (zh) 屏蔽栅极式金氧半场效应晶体管的制造方法
CN108400168B (zh) Ldmos器件及其制造方法
TWI517411B (zh) 半導體裝置、功率金屬氧化物半導體場效電晶體裝置及其製作方法
CN105513971A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
CN105428241A (zh) 具有屏蔽栅的沟槽栅功率器件的制造方法
TWI750375B (zh) 溝槽閘極金氧半場效電晶體及其製造方法
CN111092113B (zh) 金氧半场效应晶体管的终端区结构及其制造方法
CN111509044A (zh) 半导体结构及其形成方法
CN106033727A (zh) 场效应晶体管的制作方法
CN103594348A (zh) 具有低密勒电容的半导体元件的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20221207

Address after: No. 555, Siyuan Road, Xinzhuang District, Xinbei City, Taiwan, China, China (24th floor)

Applicant after: Force Mos Technology Co.,Ltd.

Address before: China Taiwan New Taipei City three District Road No. 13 Building 111-5 Xing

Applicant before: Heding Technology Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant