CN111081291A - 一种非易失性存储器供电电路及其方法 - Google Patents

Abstract

本发明公开了一种非易失性存储器供电电路，集成于具有非易失性存储器的集成芯片中，包括电源输入端及电源输出端，电源输入端与集成芯片的电源引脚电连接，用于输入第一电压，电源输出端用于为非易失性存储器供电。非易失性存储器供电电路还包括电压检测模块、开关控制模块及电压恢复模块，电压检测模块用于检测第一电压是否在预设电压范围内。开关控制模块用于在第一电压在预设电压范围内时导通，使得电源输入端提供第一电压至电源输出端。电压恢复模块用于在第一电压不在预设电压范围内时提供第二电压至电源输出端。本发明还提供了一种非易失性存储器供电方法。如此，可简化设计，节约成本。

Description

一种非易失性存储器供电电路及其方法

技术领域

本发明涉及电源供电领域，尤其涉及一种非易失性存储器供电电路及其方法。

背景技术

非易失性存储器(Non-Volatile Memory，NVM)被广泛的用在集成电路芯片中，众所周知，对非易失性存储器进行数据的读取、写入或擦除时需要外部提供电源，尤其是在数据的写入和擦除时需要在一定的电压范围内，电压太高会造成NVM记忆体损伤，电压太低会造成数据写入不充分，两种情况都会降低NVM的数据存储可靠性。

现有的技术解决方案有内置电荷泵电路和外置电源引脚两种方案。其中内置电荷泵电路方案由于电荷泵结构相对较为复杂，难于设计而且占用较大芯片面积，具有一定的风险和额外成本。而外置电源引脚方案会引入额外的封装引脚和额外的外置电源，从而降低产品的竞争力。

发明内容

鉴于此，有必要提供一种非易失性存储器供电电路及其方法，通过集成芯片已有的电源引脚和内部电源，为集成芯片中非易失性存储器提供数据的读取、写入和擦除时所需要的电压，简化设计，节约成本。

本发明为达上述目的所提出的技术方案如下：

一种非易失性存储器供电电路，集成于具有非易失性存储器的集成芯片中，所述非易失性存储器供电电路包括电源输入端及电源输出端，所述电源输入端与所述集成芯片的电源引脚电连接，用于输入第一电压，所述电源输出端与所述非易失性存储器电连接，用于为所述非易失性存储器供电，所述非易失性存储器供电电路还包括电压检测模块、开关控制模块及电压恢复模块，所述电压检测模块的一端与所述电源输入端电连接，所述电压检测模块的另一端与所述开关控制模块及所述电压恢复模块电连接，所述开关控制模块电连接于所述电源输入端及所述电源输出端之间，所述电压恢复模块还与所述电源输出端电连接，所述电压检测模块用于检测所述第一电压是否在一预设电压范围内，并根据检测结果输出控制信号至所述开关控制模块及所述电压恢复模块；

当所述第一电压在所述预设电压范围内时，所述电压检测模块输出第一电平的控制信号，以控制所述开关控制模块导通，使得所述电源输入端提供所述第一电压至所述电源输出端；

当所述第一电压不在所述预设电压范围内时，所述电压检测模块输出第二电平的控制信号，以控制所述电压恢复模块通过所述集成芯片的内部电源提供第二电压至所述电源输出端。

进一步地，所述电压检测模块包括与非门、第一比较器、第二比较器及第一电阻至第四电阻，所述第一电阻的一端与所述电源输入端电连接，所述第一电阻的另一端与所述第二电阻的一端电连接，所述第一电阻与所述第二电阻之间形成第一节点，所述第二电阻的另一端接地，所述第三电阻的一端与所述电源输入端电连接，所述第三电阻的另一端与所述第四电阻的一端电连接，所述第三电阻与所述第四电阻之间形成第二节点，所述第四电阻的另一端接地，所述第一比较器的反相输入端与所述第一节点电连接，所述第二比较器的反相输入端与所述第二节点电连接，所述第一比较器的同相输入端与所述第二比较器的同相输入端均电连接至一参考电压，所述第一比较器的输出端及所述第二比较器的输出端分别与所述与非门的第一输入端及第二输入端电连接，所述与非门的输出端与所述开关控制模块及所述电压恢复模块电连接。

进一步地，所述开关控制模块包括第五电阻、第一电流源及第一电子开关至第四电子开关，所述第一电子开关的第一端与所述与非门的输出端电连接，所述第一电子开关的第二端接地，所述第一电子开关的第三端与所述第二电子开关的第一端电连接，所述第二电子开关的第一端还与所述第三电子开关的第一端电连接，所述第二电子开关的第二端接地，所述第二电子开关的第三端与所述第二电子开关的第一端电连接，所述第二电子开关的第三端还与所述第一电流源的一端电连接，所述第一电流源的另一端电连接至所述集成芯片的内部电源，所述第三电子开关的第二端接地，所述第三电子开关的第三端通过所述第五电阻电连接至所述电源输入端，所述第三电子开关的第三端还与所述第四电子开关的第一端电连接，所述第四电子开关的第二端与所述电源输入端电连接，所述第四电子开关的第三端与所述电源输出端电连接。

进一步地，所述电压恢复模块包括非门、第二电流源、二极管及第五电子开关至第七电子开关，所述非门的输入端与所述与非门的输出端电连接，所述非门的输出端与所述第五电子开关的第一端电连接，所述第五电子开关的第二端接地，所述第五电子开关的第三端与所述第六电子开关的第一端电连接，所述第六电子开关的第一端还与所述第七电子开关的第一端电连接，所述第六电子开关的第二端接地，所述第六电子开关的第三端与所述第六电子开关的第一端电连接，所述第六电子开关的第三端还与所述第二电流源的一端电连接，所述第二电流源的另一端电连接至所述集成芯片的内部电源，所述第七电子开关的第二端接地，所述第七电子开关的第三端与所述电源输出端电连接，所述二极管的阳极与所述集成芯片的内部电源电连接，所述二极管的阴极与所述电源输出端电连接。

进一步地，所述第一电子开关至第三电子开关及第五电子开关至第七电子开关均为N沟道场效应管，所述第一电子开关至第三电子开关及第五电子开关至第七电子开关的第一端、第二端、第三端分别对应于N沟道场效应管的栅极、源极、漏极，所述第四电子开关为P沟道场效应管，所述第四电子开关的第一端、第二端、第三端分别对应于P沟道场效应管的栅极、源极、漏极。

进一步地，所述第一电平的控制信号为低电平的控制信号，所述第二电平的控制信号为高电平的控制信号。

进一步地，所述预设电压范围为所述非易失性存储器写入或擦除数据时所需的电压范围。

一种非易失性存储器供电方法，包括以下步骤：

通过集成芯片的电源引脚提供一第一电压；

检测所述第一电压是否在一预设电压范围内，并根据检测结果输出控制信号；

当所述第一电压在所述预设电压范围内时，输出第一电平的控制信号，以控制所述第一电压为非易失性存储器供电；

当所述第一电压不在所述预设电压范围内时，输出第二电平的控制信号，以控制所述集成芯片的内部电源提供第二电压，以为非易失性存储器供电。

进一步地，所述预设电压范围为所述非易失性存储器写入或擦除数据时所需的电压范围。

进一步地，所述第一电平的控制信号为低电平的控制信号，所述第二电平的控制信号为高电平的控制信号。

上述非易失性存储器供电电路及其方法通过电压检测模块检测集成芯片电源引脚提供至电源输入端的第一电压是否在预设电压范围内，并通过开关控制模块在检测结果为所述第一电压在所述预设电压范围内时导通，以提供所述第一电压至电源输出端，以实现所述非易失性存储器写入或擦除数据的功能。还通过电压恢复模块在检测结果为所述第一电压不在所述预设电压范围内时利用集成芯片内部电源提供第二电压至电源输出端，以实现所述非易失性存储器的数据读取功能。如此一来，可通过集成芯片已有的电源引脚，且无需额外的电源电路，即可为集成芯片中非易失性存储器提供数据的读取、写入及擦除时所需要的电压，极大地简化设计，节约成本。

附图说明

图1是本发明非易失性存储器供电电路的一较佳实施方式的方框图。

图2是本发明非易失性存储器供电电路的一较佳实施方式的电路连接图。

图3是本发明非易失性存储器供电方法的流程图。

主要元件符号说明

非易失性存储器供电电路 100

电源输入端 10

电压检测模块 20

开关控制模块 30

电压恢复模块 40

电源输出端 50

节点 P1、P2

电流源 IBIAS1、IBIAS2

电容 C1

电阻 R1-R5

二极管 D1

电子开关 Q1-Q7

比较器 COMP1、COMP2

非门 INV1

与非门 NAND1

如下具体实施方式将结合上述附图进一步说明本发明。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面结合附图和具体实施例对本发明作进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参考图1，本发明提供一种非易失性存储器供电电路100。所述非易失性存储器供电电路100包括电源输入端10、电压检测模块20、开关控制模块30、电压恢复模块40及电源输出端50。在本实施方式中，所述非易失性存储器供电电路100集成于集成芯片中，以为内置于集成电路中的非易失性存储器(图未示)供电。

在本实施方式中，所述电源输入端10与集成电路的电源引脚(图未示)电连接。所述电压检测模块20的一端与所述电源输入端10电连接，所述电压检测模块20的另一端与所述开关控制模块30及所述电压恢复模块40电连接。所述开关控制模块30电连接于所述电源输入端10及所述电源输出端50之间。所述电压恢复模块40还与所述电源输出端50电连接。所述电源输出端50与所述非易失性存储器电连接。

所述电源输入端10用于输入第一电压。所述电压检测模块20用于检测所述第一电压是否在一预设电压范围内，并根据检测结果输出控制信号至所述开关控制模块30及所述电压恢复模块40。在本实施方式中，所述预设电压范围为所述非易失性存储器写入或擦除数据时所需的电压范围。

当所述第一电压在所述预设电压范围内时，所述电压检测模块20输出第一电平的控制信号，以控制所述开关控制模块30导通，从而使得所述电源输入端10提供所述第一电压至所述电源输出端50。如此可实现所述非易失性存储器写入或擦除数据的功能。

当所述第一电压不在所述预设电压范围内时，所述电压检测模块20输出第二电平的控制信号，以控制所述电压恢复模块40通过所述集成芯片的内部电源提供第二电压至所述电源输出端50，此时所述电源输出端50输出的第二电压与所述电源输入端10输入的第一电压无关。如此可实现所述非易失性存储器读取数据的功能。

本实施方式中，所述第一电平的控制信号为低电平的控制信号，所述第二电平的控制信号为高电平的控制信号。

如此一来，利用集成芯片已有的电源引脚，且无需额外的电源电路，即可为集成芯片中非易失性存储器提供数据的读取、写入及擦除时所需要的电压，极大地简化设计，节约成本。

请同时参考图2，图2为本发明的一较佳实施方式的电路连接图。本实施方式中，所述电源输入端10与集成电路的电源引脚点连接，输入第一电压VPP。所述电压检测模块20包括四个电阻R1-R4、两个比较器COMP1-COMP2及与非门NAND1。所述电阻R1的一端与所述电源输入端10电连接，所述电阻R1的另一端与所述电阻R2的一端电连接，且所述电阻R1与所述电阻R2之间形成节点P1。所述电阻R2的另一端接地。所述电阻R3的一端与所述电源输入端10电连接，所述电阻R3的另一端与所述电阻R4的一端电连接，且所述电阻R3与所述电阻R4之间形成节点P2。所述电阻R4的另一端接地。所述比较器COMP1的反相输入端与所述节点P1电连接。所述比较器COMP2的反相输入端与所述节点P2电连接。所述比较器COMP1的同相输入端与所述比较器COMP2的同相输入端均电连接至参考电压VREF，本实施方式中，所述参考电压VREF由集成芯片的内部电源VDD产生。所述比较器COMP1的输出端及所述比较器COMP2的输出端分别与所述与非门NAND1的第一输入端及第二输入端电连接。所述与非门NAND1的输出端与所述开关控制模块30及所述电压恢复模块40电连接。

所述开关控制模块30包括电阻R5、电流源IBIAS1及四个电子开关Q1-Q4。所述电子开关Q1的第一端与所述与非门NAND1的输出端电连接，所述电子开关Q1的第二端接地，所述电子开关Q1的第三端与所述电子开关Q2的第一端电连接。所述电子开关Q2的第一端还与所述电子开关Q3的第一端电连接，所述电子开关Q2的第二端接地，所述电子开关Q2的第三端与所述电子开关Q2的第一端电连接，所述电子开关Q2的第三端还与所述电流源IBIAS1的一端电连接。所述电流源IBIAS1的另一端电连接至集成芯片的内部电源VDD。所述电子开关Q3的第二端接地，所述电子开关Q3的第三端通过所述电阻R5电连接至所述电源输入端10，所述电子开关Q3的第三端还与所述电子开关Q4的第一端电连接。所述电子开关Q4的第二端与所述电源输入端10电连接，所述电子开关Q4的第三端与所述电源输出端50电连接。

所述电压恢复模块40包括非门INV1、电流源IBIAS2、二极管D1、电容C1及三个电子开关Q5-Q7。所述非门INV1的输入端与所述与非门NAND1的输出端电连接，所述非门INV1的输出端与所述电子开关Q5的第一端电连接。所述电子开关Q5的第二端接地，所述电子开关Q5的第三端与所述电子开关Q6的第一端电连接。所述电子开关Q6的第一端还与所述电子开关Q7的第一端电连接，所述电子开关Q6的第二端接地，所述电子开关Q6的第三端与所述电子开关Q6的第一端电连接，所述电子开关Q6的第三端还与所述电流源IBIAS2的一端电连接。所述电流源IBIAS2的另一端电连接至所述集成芯片的内部电源VDD。所述电子开关Q7的第二端接地，所述电子开关Q7的第三端与所述电源输出端50电连接。所述二极管D1的阳极与所述集成芯片的内部电源VDD电连接，所述二极管D1的阴极与所述电源输出端50电连接。所述电容C1的一端与所述电源输出端50电连接，所述电容C1的另一端接地。

工作时，所述电阻R1及所述电阻R2对所述电源输出端10输入的第一电压APP进行分压，使得所述比较器COMP1的反相输入端的电压为V_R1，其中，

同理，所述电阻R3及所述电阻R4对所述电源输出端10输入的第一电压APP进行分压，使得所述比较器COMP2的反相输入端的电压为V_R2，其中，

当所述电源输出端10输入的第一电压VPP满足公式：

时，所述与非门NAND1将输出低电平的控制信号。此时，所述电子开关Q1截止，所述电流源IBIAS1产生的基准电流Iref经过所述电子开关Q2产生所述电子开关Q2和电子开关Q3的偏置电压，具体而言，所述电子开关Q2与所述电子开关Q3组成电流镜电路，以将流经所述电子开关Q2的电流镜像到所述电子开关Q3上，该电流通过R3产生偏置电压，从而控制所述电子开关Q4导通。如此一来，所述输出端50的输出电压将等于所述电源输入端10的输入的第一电压VPP，从而实现所述非易失性存储器写入或擦除数据的功能。

当所述电源输出端10输入的第一电压VPP不满足所述公式(1)时，所述与非门NAND1将输出高电平的控制信号。此时所述电子开关Q1导通，所述电流源IBIAS1产生的电流经过所述电子开关Q2，并被所述电子开关Q1下拉到地，所述电子开关Q3无法镜像所述电子开关Q2的电流，所述电阻R3上没有电流流过，无法产生电子开关Q4开通所需要的电压，所述电子开关Q4将截止，此时所述电源输出端50的输出电压将与所述电源输入端10输入的第一电压VPP无关。与此同时，所述电子开关Q5截止，所述电流源IBIAS2产生的基准电流经过所述电子开关Q6产生所述电子开关Q6和电子开关Q7的偏置电压，具体而言，所述电子开关Q6与所述电子开关Q7组成电流镜电路，以将流经所述电子开关Q6的电流镜像到所述电子开关Q7上，从而提供一个对所述电源输出端50的下拉电流，当所述电源输出端50的电压被拉到一定值时，所述二极管D1正向导通，从而将所述电源输出端50的输出电压钳位在比所述集成芯片的内部电源VDD的电压值略低的第二电压。所述电容C1为滤波电容，用于稳定所述电源输出端的输出电压。如此，可实现所述非易失性存储器读取数据的功能。

在本实施方式中，所述电阻R5与所述电流源IBIAS1产生的基准电流Iref用于设置所述电子开关Q4的开通电压VON，其中VON＝R5*Iref。

在本实施方式中，所述电子开关Q1-Q3及电子开关Q5-Q7均为N沟道场效应管，所述电子开关Q1-Q3及电子开关Q5-Q7的第一端、第二端、第三端分别对应于N沟道场效应管的栅极、源极、漏极。所述电子开关Q4为P沟道场效应管，所述电子开关Q4的第一端、第二端、第三端分别对应于P沟道场效应管的栅极、源极、漏极。

请参考图3，本发明还提出了上述非易失性存储器供电电路的供电方法，包括如下步骤；

S1、所述电源输入端10通过集成芯片的电源引脚提供一第一电压。

S2、所述电压检测模块20检测所述第一电压是否在一预设电压范围内，并根据检测结果输出控制信号至所述开关控制模块30及所述电压恢复模块40，若是，则进入步骤S3，否则进入步骤S4。

在本实施方式中，所述预设电压范围为所述非易失性存储器写入或擦除数据时所需的电压范围。

S3、所述电压检测模块20输出第一电平的控制信号，以控制所述开关控制模块30导通，所述电源输入端10提供所述第一电压至所述电源输出端50，以为所述非易失性存储器供电。

本实施方式中，所述第一电平的控制信号为低电平的控制信号。

S4、所述电压检测模块20输出第二电平的控制信号，以控制所述电压恢复模块40通过所述集成芯片的内部电源提供第二电压至所述电源输出端50，以为所述非易失性存储器供电。

本实施方式中，所述第二电平的控制信号为高电平的控制信号。

上述非易失性存储器供电电路及其方法通过电压检测模块20检测集成芯片电源引脚的输入的第一电压是否在在所述非易失性存储器写入或擦除数据时所需的电压范围内，并通过开关控制模块30在检测结果为所述第一电压在所述非易失性存储器写入或擦除数据时所需的电压范围内时导通，以使得所述第一电压直接为所述非易失性存储器供电，还通过电压恢复模块40在检测结果为所述第一电压不在所述非易失性存储器写入或擦除数据时所需的电压范围内时利用集成芯片内部低压电源输出第二电压，以为所述非易失性存储器供电。如此一来，本发明通过集成芯片已有的电源引脚，且无需额外的电源电路，即可为集成芯片中非易失性存储器提供数据的读取、写入及擦除时所需要的电压，极大地简化设计，节约成本。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种非易失性存储器供电电路，集成于具有非易失性存储器的集成芯片中，所述非易失性存储器供电电路包括电源输入端及电源输出端，所述电源输入端与所述集成芯片的电源引脚电连接，用于输入第一电压，所述电源输出端与所述非易失性存储器电连接，用于为所述非易失性存储器供电，其特征在于，所述非易失性存储器供电电路还包括电压检测模块、开关控制模块及电压恢复模块，所述电压检测模块的一端与所述电源输入端电连接，所述电压检测模块的另一端与所述开关控制模块及所述电压恢复模块电连接，所述开关控制模块电连接于所述电源输入端及所述电源输出端之间，所述电压恢复模块还与所述电源输出端电连接，所述电压检测模块用于检测所述第一电压是否在一预设电压范围内，并根据检测结果输出控制信号至所述开关控制模块及所述电压恢复模块；

当所述第一电压在所述预设电压范围内时，所述电压检测模块输出第一电平的控制信号，以控制所述开关控制模块导通，使得所述电源输入端提供所述第一电压至所述电源输出端；

当所述第一电压不在所述预设电压范围内时，所述电压检测模块输出第二电平的控制信号，以控制所述电压恢复模块通过所述集成芯片的内部电源提供第二电压至所述电源输出端。

2.根据权利要求1所述的非易失性存储器供电电路，其特征在于，所述电压检测模块包括与非门、第一比较器、第二比较器及第一电阻至第四电阻，所述第一电阻的一端与所述电源输入端电连接，所述第一电阻的另一端与所述第二电阻的一端电连接，所述第一电阻与所述第二电阻之间形成第一节点，所述第二电阻的另一端接地，所述第三电阻的一端与所述电源输入端电连接，所述第三电阻的另一端与所述第四电阻的一端电连接，所述第三电阻与所述第四电阻之间形成第二节点，所述第四电阻的另一端接地，所述第一比较器的反相输入端与所述第一节点电连接，所述第二比较器的反相输入端与所述第二节点电连接，所述第一比较器的同相输入端与所述第二比较器的同相输入端均电连接至一参考电压，所述第一比较器的输出端及所述第二比较器的输出端分别与所述与非门的第一输入端及第二输入端电连接，所述与非门的输出端与所述开关控制模块及所述电压恢复模块电连接。

3.根据权利要求2所述的非易失性存储器供电电路，其特征在于，所述开关控制模块包括第五电阻、第一电流源及第一电子开关至第四电子开关，所述第一电子开关的第一端与所述与非门的输出端电连接，所述第一电子开关的第二端接地，所述第一电子开关的第三端与所述第二电子开关的第一端电连接，所述第二电子开关的第一端还与所述第三电子开关的第一端电连接，所述第二电子开关的第二端接地，所述第二电子开关的第三端与所述第二电子开关的第一端电连接，所述第二电子开关的第三端还与所述第一电流源的一端电连接，所述第一电流源的另一端电连接至所述集成芯片的内部电源，所述第三电子开关的第二端接地，所述第三电子开关的第三端通过所述第五电阻电连接至所述电源输入端，所述第三电子开关的第三端还与所述第四电子开关的第一端电连接，所述第四电子开关的第二端与所述电源输入端电连接，所述第四电子开关的第三端与所述电源输出端电连接。

4.根据权利要求3所述的非易失性存储器供电电路，其特征在于，所述电压恢复模块包括非门、第二电流源、二极管及第五电子开关至第七电子开关，所述非门的输入端与所述与非门的输出端电连接，所述非门的输出端与所述第五电子开关的第一端电连接，所述第五电子开关的第二端接地，所述第五电子开关的第三端与所述第六电子开关的第一端电连接，所述第六电子开关的第一端还与所述第七电子开关的第一端电连接，所述第六电子开关的第二端接地，所述第六电子开关的第三端与所述第六电子开关的第一端电连接，所述第六电子开关的第三端还与所述第二电流源的一端电连接，所述第二电流源的另一端电连接至所述集成芯片的内部电源，所述第七电子开关的第二端接地，所述第七电子开关的第三端与所述电源输出端电连接，所述二极管的阳极与所述集成芯片的内部电源电连接，所述二极管的阴极与所述电源输出端电连接。

5.根据权利要求4所述的非易失性存储器供电电路，其特征在于，所述第一电子开关至第三电子开关及第五电子开关至第七电子开关均为N沟道场效应管，所述第一电子开关至第三电子开关及第五电子开关至第七电子开关的第一端、第二端、第三端分别对应于N沟道场效应管的栅极、源极、漏极，所述第四电子开关为P沟道场效应管，所述第四电子开关的第一端、第二端、第三端分别对应于P沟道场效应管的栅极、源极、漏极。

6.根据权利要求1所述的非易失性存储器供电电路，其特征在于，所述第一电平的控制信号为低电平的控制信号，所述第二电平的控制信号为高电平的控制信号。

7.根据权利要求1所述的非易失性存储器供电电路，其特征在于，所述预设电压范围为所述非易失性存储器写入或擦除数据时所需的电压范围。

8.一种非易失性存储器供电方法，其特征在于，包括以下步骤：

通过集成芯片的电源引脚提供一第一电压；

检测所述第一电压是否在一预设电压范围内，并根据检测结果输出控制信号；

当所述第一电压在所述预设电压范围内时，输出第一电平的控制信号，以控制所述第一电压为非易失性存储器供电；

当所述第一电压不在所述预设电压范围内时，输出第二电平的控制信号，以控制所述集成芯片的内部电源提供第二电压，以为非易失性存储器供电。

9.根据权利要求8所述的非易失性存储器供电方法，其特征在于，所述预设电压范围为所述非易失性存储器写入或擦除数据时所需的电压范围。

10.根据权利要求8所述的非易失性存储器供电方法，其特征在于，所述第一电平的控制信号为低电平的控制信号，所述第二电平的控制信号为高电平的控制信号。

Images