CN111048561A - 一种分层式像素补偿电路 - Google Patents
一种分层式像素补偿电路 Download PDFInfo
- Publication number
- CN111048561A CN111048561A CN201911281361.7A CN201911281361A CN111048561A CN 111048561 A CN111048561 A CN 111048561A CN 201911281361 A CN201911281361 A CN 201911281361A CN 111048561 A CN111048561 A CN 111048561A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- layer
- compensation circuit
- transistor area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 claims abstract description 77
- 239000010408 film Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 21
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 11
- 239000003990 capacitor Substances 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 229920001621 AMOLED Polymers 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 80
- 230000000694 effects Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 208000032005 Spinocerebellar ataxia with axonal neuropathy type 2 Diseases 0.000 description 3
- 208000033361 autosomal recessive with axonal neuropathy 2 spinocerebellar ataxia Diseases 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000036632 reaction speed Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种分层式像素补偿电路，包括基板上设置的下层薄膜晶体管区、上层薄膜晶体管区、所述上层薄膜晶体管区与下层薄膜晶体管区之间还设置有绝缘层，上层薄膜晶体管区的电极与下层薄膜晶体管区的电极通过穿过绝缘层的连接线连接，上层薄膜晶体管区还图案化有机发光二极管，上层薄膜晶体管区域的薄膜晶体管与下层薄膜晶体管区的薄膜晶体管连接成有机发光二极管的补偿电路；区别于现有技术，上述技术方案通过设计基板上不同的下层薄膜晶体管区和上层薄膜晶体管区，最终通过在竖直方向上缩小像素补偿电路的多个薄膜晶体管所占用的面积，使得单个像素的占用面积减小，最终提高屏幕的解析度。
Description
技术领域
本发明涉及像素补偿电路的设计，尤其涉及一种上下分层的新型像素补偿电路设计。
背景技术
当今，随着科技水平的不断提升，人们对显示器画面的要求也在提高，即对高解析度的需求增大，例如VR，AR，MR等显示器的解析度高达2000PPI以上。对于OLED面板来说，面内2T1C Pixel电路会受到Vth漂移的影响导致面板发光亮度不均匀，需要补偿电路提升面板显示效果，而为了达到更好地补偿效果，补偿电路会有多个TFT，可能会有4T，5T，6T…，这样TFT过多会使Pixel所占面积增大，进而导致面板容纳的Pixel数量减少，即解析度变低，无法满足高解析度的要求。
如今对面板的显示品质需求水平越来越高，提高显示器的解析度尤为重要。我们知道对于OLED面板来说，由于制程和老化的影响，如产生Vth漂移，会对面板显示效果产生极大的影响，为了消除这一影响，OLED面板的Pixel电路通常会增加TFT做补偿电路，且通常补偿效果越好，TFT会越多，这样会导致Pixel所占面积过大，降低解析度；如将Pixel补偿电路中Driving TFT替换成电子迁移率更高的LTPS TFT，即LTPO(Low TemperaturePolycrystalline Oxide，即低温多晶氧化物)结构，可减小TFT尺寸，增大解析度，同时将电路做分层处理，原本6T1C的Pixel电路可分为上下两层，上层3个Oxide TFT，下层3个LTPSTFT，进一步减小Pixel面积，增大解析度，同时实用LTPO可以兼具LTPS电子迁移率高与IGZO漏电流小的优势。
因此，如何提高OLED面板的解析度，制造一种补偿效果良好，并具有超高解析度的OLED面板是一项重要的课题。
发明内容
因此，需要提供一种新的分层式的像素补偿电路，达到减小TFT排布面积，提高面板解析度的技术效果。
为实现上述目的，发明人提供了一种分层式像素补偿电路，包括基板上设置的下层薄膜晶体管区、上层薄膜晶体管区、所述上层薄膜晶体管区与下层薄膜晶体管区之间还设置有绝缘层，上层薄膜晶体管区的电极与下层薄膜晶体管区的电极通过穿过绝缘层的连接线连接，上层薄膜晶体管区还图案化有机发光二极管，上层薄膜晶体管区域的薄膜晶体管与下层薄膜晶体管区的薄膜晶体管连接成有机发光二极管的补偿电路；
所述下层薄膜晶体管区包括薄膜晶体管T1、T2、T4以及电容C；上层薄膜晶体管区包括T3、T5、T6；所述T1的源极与Vdata连接，栅极接第一扫描信号，漏极与T2的源极和电容C的一端连接；所述T2的栅极与第三扫描信号连接，T2的漏极与T4的漏极连接；
所述T4的栅极还通过第一上下层接线与T3的漏极连接，所述T3的栅极与第一扫描信号连接，所述T3的源极与T5的漏极连接，T5的栅极与第二扫描信号连接，T5的源极与片上电压VDD连接，T3的源极还通过第二上下层连接线与T4的源极连接；所述T2的漏极还通过第三上下层连接线与T6的漏极和发光像素的正极连接，T6的栅极与第一扫描信号连接，V6的源极与参考电压Vref连接。
进一步地，所述下层薄膜晶体管为多晶硅薄膜晶体管，下层薄膜晶体管区包括多晶硅有源层，多晶硅有源层与金属电极连接，所述多晶硅有源层上包覆有阻隔层，所述阻隔层上设置有第一栅极层，所述多晶硅有源层、金属电极及第一栅极层被图案化为若干多晶硅薄膜晶体管，
所述上层薄膜晶体管区包括氧化物有源层，上层薄膜晶体管区图案化有氧化物薄膜晶体管及AMOLED像素；
还包括连接线，所述多晶硅薄膜晶体管通过连接线与氧化物薄膜晶体管连接成像素补偿电路。
具体地，所述阻隔层及第一栅极层上还包覆有介质层，介质层设置在绝缘层下方。
可选地，所述介质层为氢化非晶氮化硅。
具体地，所述阻隔层为氧化硅或氧化铝薄膜。
具体地，所述绝缘层上述还设置有平坦层，所述平坦层为有机绝缘材料薄膜。
具体地，所述绝缘层为氧化硅薄膜。
具体地，所述像素为LTPO像素。
可选地，所述基板为玻璃基板。
区别于现有技术，上述技术方案通过设计基板上不同的下层薄膜晶体管区和上层薄膜晶体管区，最终通过在竖直方向上缩小像素补偿电路的多个薄膜晶体管所占用的面积，使得单个像素的占用面积减小，最终提高屏幕的解析度。
附图说明
图1为具体实施方式所述的现有技术的像素补偿电路；
图2为具体实施方式所述的分层式像素补偿电路；
图3为具体实施方式所述异制程像素补偿电路结构图；
图4为具体实施方式所述的Reset阶段工作状态示意图；
图5为具体实施方式所述的补偿阶段工作状态示意图；
图6为具体实施方式所述的保持阶段工作状态示意图；
图7为具体实施方式所述的发光阶段工作状态示意图。
具体实施方式
为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。
请参阅图1，传统的6T1C补偿电路如图1所示，虽然补偿效果很好，但是Pixel占面积较大，解析度较低；为提高PPI，发明一种LTPO补偿电路架构如图2所示，LTPO可理解为LTPS+Oxide，上层包括三个Oxide TFT和一个有机发光二极管，下层包括三个LTPS TFT和两个电容，用虚线将电路架构分为上层与下层两个部分来减少Pixel占面积；TFT的分层示意图如图3所示，为了方便说明，只显示两个TFT的层别示意图，分别为上层Oxide TFT和下层LTPS TFT。
一种分层式AMOLED像素补偿电路，如图3所示，在像素补偿电路中，包括基板buffer上设置的下层薄膜晶体管区、上层薄膜晶体管区、所述上层薄膜晶体管区与下层薄膜晶体管区之间还设置有绝缘层(Insulator 1)，绝缘层可以采用氧化硅材质的薄膜。上层薄膜晶体管区的电极与下层薄膜晶体管区的电极通过穿过绝缘层的连接线100连接，上层薄膜晶体管区还图案化有机发光二极管(图中未示出)，上层薄膜晶体管区域的薄膜晶体管与下层薄膜晶体管区的薄膜晶体管连接成有机发光二极管的补偿电路。通过在像素补偿电路中设计上下区的薄膜晶体管，下层的薄膜晶体管根据像素补偿电路的实际连接关系可以有不同的图案化选择，制作完成后的下层薄膜晶体管上用绝缘层全覆盖，防止漏电等情况的发生，再在绝缘层上方设置上层的薄膜晶体管及相关的有机发光二极管，即AMOLED像素，通过在上下层设计薄膜晶体管，能够减少相对与单层像素补偿电路平铺设置所需要的面积，从而提高像素补偿电路所需要的面积。
其他一些方面，LTPS制程工艺中需要将非晶硅(a-si)进行镭射光照射，a-si吸收镭射的能量后，转变为多晶硅结构(poly-si)，此处理过程是在600℃环境下完成。而metal-oxide半导体的特性较不稳定，易受高温和光照，水，氧气的破坏而导致TFT失效。所以LTPS制程中镭射光以及高温环境会对metal-oxide半导体造成破坏，所以在一些进一步的实施例中，请参考图1，下层薄膜晶体管为多晶硅薄膜晶体管，下层薄膜晶体管区包括多晶硅有源层(p-si)，多晶硅有源层与金属电极连接，所述多晶硅有源层上包覆有阻隔层(Insulator 2)，用于进行栅极绝缘，所述阻隔层上设置有第一栅极层，所述多晶硅有源层、金属电极及第一栅极层被图案化为若干多晶硅薄膜晶体管，可选的实施例中，阻隔层用于隔绝栅极金属以及金属电极，材质可以采用氧化硅或氧化铝薄膜。
所述上层薄膜晶体管区包括氧化物有源层，有源层的介质可以选用氧化物半导体，如IGZO等。在这实施例中，所述第一栅极层上还设置有介质层，介质层设置在绝缘层下方，所述介质层用于隔离上下层薄膜晶体管，材质可以选为氢化非晶氮化硅，如a-SiNx:H。包介质层覆在上诉阻隔层及第一栅极层上。而在绝缘层的上方图案化有氧化物薄膜晶体管及AMOLED像素；绝缘层上方的薄膜晶体管是采用Oxide制程的氧化物晶体管，还包括连接线，所述多晶硅薄膜晶体管通过连接线与氧化物薄膜晶体管连接成像素补偿电路。
通过上述方案，在下层设置LTPS薄膜晶体管，能够兼容LTPS制程和Oxide制程，并且能够在AMOLED像素补偿电路之中，兼容LTPS制程的高分辨率、反应速度快、高亮度、高开口率等优点，同时还能够提高电子迁移率，减小面积。
在图3所示的其他一些进一步的实施例中，所述绝缘层上述还设置有平坦层(Insulator 3)，从图中我们可以看到平坦层设置于绝缘层之上，用于给上层薄膜晶体管层提供一个平整的上表面，用于所述平坦层为有机绝缘材料薄膜。
下面基于分层的像素电路的主要构思，提供一些像素补偿电路的制作实例，下层薄膜晶体管区包括薄膜晶体管T1、T2、T4以及电容C；上层薄膜晶体管区包括T3、T5、T6；所述T1的源极与Vdata连接，栅极接第一扫描信号，漏极与T2的源极和电容C的一端连接；所述T2的栅极与第三扫描信号连接，T2的漏极与T4的漏极连接；
所述T4的栅极还通过第一上下层接线与T3的漏极连接，所述T3的栅极与第一扫描信号连接，所述T3的源极与T5的漏极连接，T5的栅极与第二扫描信号连接，T5的源极与片上电压VDD连接，T3的源极还通过第二上下层连接线与T4的源极连接；所述T2的漏极还通过第三上下层连接线与T6的漏极和发光像素的正极连接，T6的栅极与第一扫描信号连接，V6的源极与参考电压Vref连接。
该种像素补偿电路的外围接线及工作原理与现有技术类似，介绍如下：
如图4所示，第一阶段Vref阶段，Scan1和Scan2输入高电压，T5和T3打开，VG＝VDD，T6打开，VS＝Vref，此时T4打开，T1打开，data写入，VA＝Vdata。
如图5所示，第二阶段补偿阶段，Scan1输入高电压，Scan2输入低电压，T1与T6打开，VA＝Vdata，VS＝Vref，，T3打开，G点电压由VDD下降到Vref+VTH时T4关闭，即VG＝Vref+VTH。
如图6所示，第三阶段保持电压阶段，Scan1,Scan2,Scan3都写入低电压，TFT关闭，由于电容的保持电压作用，G点S点A点均保持在原来的电压，即VG＝Vref+VTH，VS＝Vref，VA＝Vdata。
如图7所示，第四阶段发光阶段，VS＝VOLED，Scan3输入高电压，T2打开，VA＝VOLED，A点电压由Vdata变化到VOLED，通过电容使G点电压变为Vref+VTH+VOLED-Vdata，即VG＝Vref+VTH+VOLED-Vdata，那么VGS＝VG-VS＝Vref+VTH-Vdata，代入饱和区电流公式IOLED＝1/2μnCOXW/L(VGS-VTH)2得到IOLED＝1/2μnCOXW/L(Vref-Vdata)]2(注μn为场效应迁移率，COX为单位面积的绝缘层电容；W/L为TFT沟道宽度比长度)。
从OLED发光电流公式可以了解OLED电流只与Vdata，Vref有关，其他参数相对固定，补偿效果较好；采用LTPO在兼具高电子迁移率的同时节省功耗；分层架构可使Pixel所占面缩小，进一步提高解析度，因此达到了我们的设计目的通过上述设计，本发明能够使用更小的像素面积达到补偿效果，并且能够最终提高面板的解析度。
需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。
Claims (9)
1.一种分层式像素补偿电路，其特征在于，包括基板上设置的下层薄膜晶体管区、上层薄膜晶体管区、所述上层薄膜晶体管区与下层薄膜晶体管区之间还设置有绝缘层，上层薄膜晶体管区的电极与下层薄膜晶体管区的电极通过穿过绝缘层的连接线连接，上层薄膜晶体管区还图案化有机发光二极管，上层薄膜晶体管区域的薄膜晶体管与下层薄膜晶体管区的薄膜晶体管连接成有机发光二极管的补偿电路；
所述下层薄膜晶体管区包括薄膜晶体管T1、T2、T4以及电容C；上层薄膜晶体管区包括T3、T5、T6；所述T1的源极与Vdata连接，栅极接第一扫描信号，漏极与T2的源极和电容C的一端连接；所述T2的栅极与第三扫描信号连接，T2的漏极与T4的漏极连接；
所述T4的栅极还通过第一上下层接线与T3的漏极连接，所述T3的栅极与第一扫描信号连接，所述T3的源极与T5的漏极连接，T5的栅极与第二扫描信号连接，T5的源极与片上电压VDD连接，T3的源极还通过第二上下层连接线与T4的源极连接；所述T2的漏极还通过第三上下层连接线与T6的漏极和发光像素的正极连接，T6的栅极与第一扫描信号连接，V6的源极与参考电压Vref连接。
2.根据权利要求1所述的分层式像素补偿电路，其特征在于，所述下层薄膜晶体管为多晶硅薄膜晶体管，下层薄膜晶体管区包括多晶硅有源层，多晶硅有源层与金属电极连接，所述多晶硅有源层上包覆有阻隔层，所述阻隔层上设置有第一栅极层，所述多晶硅有源层、金属电极及第一栅极层被图案化为若干多晶硅薄膜晶体管，
所述上层薄膜晶体管区包括氧化物有源层，上层薄膜晶体管区图案化有氧化物薄膜晶体管及AMOLED像素；
还包括连接线，所述多晶硅薄膜晶体管通过连接线与氧化物薄膜晶体管连接成像素补偿电路。
3.根据权利要求2所述的分层式像素补偿电路，其特征在于，所述阻隔层及第一栅极层上还包覆有介质层，介质层设置在绝缘层下方。
4.根据权利要求3所述的分层式像素补偿电路，其特征在于，所述介质层为氢化非晶氮化硅。
5.根据权利要求2所述的分层式像素补偿电路，其特征在于，所述阻隔层为氧化硅或氧化铝薄膜。
6.根据权利要求1所述的分层式像素补偿电路，其特征在于，所述绝缘层上述还设置有平坦层，所述平坦层为有机绝缘材料薄膜。
7.根据权利要求1所述的分层式像素补偿电路，其特征在于，所述绝缘层为氧化硅薄膜。
8.根据权利要求1所述的分层式像素补偿电路，其特征在于，所述像素为LTPO像素。
9.根据权利要求1所述的分层式像素补偿电路，其特征在于，所述基板为玻璃基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911281361.7A CN111048561A (zh) | 2019-12-13 | 2019-12-13 | 一种分层式像素补偿电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911281361.7A CN111048561A (zh) | 2019-12-13 | 2019-12-13 | 一种分层式像素补偿电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111048561A true CN111048561A (zh) | 2020-04-21 |
Family
ID=70236133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911281361.7A Withdrawn CN111048561A (zh) | 2019-12-13 | 2019-12-13 | 一种分层式像素补偿电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111048561A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112331148A (zh) * | 2020-10-23 | 2021-02-05 | 福建华佳彩有限公司 | 一种像素补偿电路及驱动方法 |
| CN112382233A (zh) * | 2020-11-19 | 2021-02-19 | 福建华佳彩有限公司 | 一种内部补偿电路及其控制方法 |
| US12211425B2 (en) | 2021-08-26 | 2025-01-28 | Beijing Boe Technology Development Co., Ltd. | Thin film transistor display baseplate, display panel and display apparatus |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050264228A1 (en) * | 2004-05-25 | 2005-12-01 | Keum-Nam Kim | Organic electro luminescent display panel and fabricating method thereof |
| CN103474025A (zh) * | 2013-09-06 | 2013-12-25 | 京东方科技集团股份有限公司 | 一种像素电路及显示器 |
| CN103686181A (zh) * | 2013-12-13 | 2014-03-26 | 洪雪荣 | 一种屏幕显示信息的编码方法和编码系统 |
| US20170162643A1 (en) * | 2015-06-11 | 2017-06-08 | Boe Technology Group Co., Ltd. | Oled display, display device and manufacturing method thereof |
| CN210926020U (zh) * | 2019-12-13 | 2020-07-03 | 福建华佳彩有限公司 | 一种分层式像素补偿电路 |
-
2019
- 2019-12-13 CN CN201911281361.7A patent/CN111048561A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050264228A1 (en) * | 2004-05-25 | 2005-12-01 | Keum-Nam Kim | Organic electro luminescent display panel and fabricating method thereof |
| CN103474025A (zh) * | 2013-09-06 | 2013-12-25 | 京东方科技集团股份有限公司 | 一种像素电路及显示器 |
| CN103686181A (zh) * | 2013-12-13 | 2014-03-26 | 洪雪荣 | 一种屏幕显示信息的编码方法和编码系统 |
| US20170162643A1 (en) * | 2015-06-11 | 2017-06-08 | Boe Technology Group Co., Ltd. | Oled display, display device and manufacturing method thereof |
| CN210926020U (zh) * | 2019-12-13 | 2020-07-03 | 福建华佳彩有限公司 | 一种分层式像素补偿电路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112331148A (zh) * | 2020-10-23 | 2021-02-05 | 福建华佳彩有限公司 | 一种像素补偿电路及驱动方法 |
| CN112382233A (zh) * | 2020-11-19 | 2021-02-19 | 福建华佳彩有限公司 | 一种内部补偿电路及其控制方法 |
| US12211425B2 (en) | 2021-08-26 | 2025-01-28 | Beijing Boe Technology Development Co., Ltd. | Thin film transistor display baseplate, display panel and display apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7171738B2 (ja) | 金属酸化物スイッチを含み小型蓄電コンデンサを備えた薄膜トランジスタ | |
| KR102330860B1 (ko) | 유기발광 표시장치와 그 구동방법 | |
| US9876065B2 (en) | Organic light emitting display having fourth insulating layer fully covers a contact hole | |
| KR20150080355A (ko) | 유기 발광 디스플레이 장치와 이의 제조 방법 | |
| CN111369943A (zh) | 一种分层式像素补偿电路 | |
| CN101271920B (zh) | 像素电路、显示设备以及显示设备的制造方法 | |
| US11563067B2 (en) | Display device with improved aperture ratio and transmissivity | |
| CN111048561A (zh) | 一种分层式像素补偿电路 | |
| WO2021227623A9 (zh) | 像素单元、显示基板及显示装置 | |
| JP2017120376A (ja) | 表示装置および表示装置の製造方法 | |
| CN210926020U (zh) | 一种分层式像素补偿电路 | |
| CN212990650U (zh) | 一种分层式像素补偿电路 | |
| CN210805180U (zh) | 一种像素补偿电路 | |
| CN210777794U (zh) | 一种像素补偿电路 | |
| CN210805181U (zh) | 分层式amoled像素补偿电路 | |
| CN214123468U (zh) | 一种内部补偿电路 | |
| CN110808007A (zh) | 一种像素补偿电路 | |
| JP2004341513A (ja) | 表示装置 | |
| CN213277407U (zh) | 一种双层的像素补偿电路 | |
| CN212934115U (zh) | 一种多层像素补偿电路 | |
| KR20210085736A (ko) | 표시장치 | |
| US20240194152A1 (en) | Thin film transistors for circuits for use in display devices | |
| CN107275408B (zh) | 薄膜晶体管及其制造方法、驱动电路和显示装置 | |
| CN110827758A (zh) | 分层式amoled像素补偿电路 | |
| CN112382233A (zh) | 一种内部补偿电路及其控制方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200421 |