[go: up one dir, main page]

CN111033618A - 具有虚拟页面大小的存储器 - Google Patents

具有虚拟页面大小的存储器 Download PDF

Info

Publication number
CN111033618A
CN111033618A CN201880053973.8A CN201880053973A CN111033618A CN 111033618 A CN111033618 A CN 111033618A CN 201880053973 A CN201880053973 A CN 201880053973A CN 111033618 A CN111033618 A CN 111033618A
Authority
CN
China
Prior art keywords
memory
memory cells
page size
command
memory array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880053973.8A
Other languages
English (en)
Other versions
CN111033618B (zh
Inventor
迪安·D·甘斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Priority to CN202410707997.8A priority Critical patent/CN118585467A/zh
Publication of CN111033618A publication Critical patent/CN111033618A/zh
Application granted granted Critical
Publication of CN111033618B publication Critical patent/CN111033618B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/10—Address translation
    • G06F12/1009—Address translation using page tables, e.g. page table structures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0662—Virtualisation aspects
    • G06F3/0665—Virtualisation aspects at area level, e.g. provisioning of virtual or logical volumes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2253—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2273—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/65—Details of virtual memory and virtual address translation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G11C11/225—Auxiliary circuits
    • G11C11/2293—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2245—Memory devices with an internal cache buffer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Memory System (AREA)

Abstract

本发明描述用于具有虚拟页面大小的存储器的方法、系统及装置。可在按特定用途或应用定制的部分或页面大小中存取存储器单元。可定义表示阵列的标称页面大小中的存储器单元的子组或超组的可变页面大小。例如，可使用到存储器阵列的命令存取与存储器阵列的页面大小相关联的存储器单元。每一命令可含有基于所述存储器阵列的所述页面大小的特定寻址方案且可激活所述阵列内的一或多组存储器单元。可基于所述存储器阵列的所述页面大小而修改所述寻址方案。在激活所要组存储器单元之后，可存取一或多个个别经激活单元。

Description

具有虚拟页面大小的存储器
交叉参考
本专利申请案要求Gans在2017年8月23日申请的标题为“具有虚拟页面大小的存储器(Memory With Virtual Page Size)”的第15/684,773号美国专利申请案的优先权，所述申请案让与其受让人且以引用方式明确并入本文中。
背景技术
下文大体上涉及操作存储器阵列且更具体来说涉及具有虚拟页面大小的存储器。
存储器装置广泛用于将信息存储在各种电子装置(例如计算机、无线通信装置、相机、数字显示器等等)中。通过对存储器装置的不同状态进行编程而存储信息。例如，二进制装置具有两个状态，通常由逻辑“1”或逻辑“0”表示。在其它系统中，可存储两个以上状态。为了存取存储信息，电子装置的组件可读取或感测存储器装置中的存储状态。为了存储信息，电子装置的组件可在存储器装置中写入状态或对状态进行编程。
存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻性RAM(RRAM)、快闪存储器、相变存储器(PCM)等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，FeRAM)即使在不存在外部电源的情况下仍可长时间维持其存储逻辑状态。易失性存储器装置(例如，DRAM)可随时间丢失其存储状态，除非其通过外部电源周期性地刷新。FeRAM可使用与易失性存储器类似的装置架构，但可由于使用铁电电容器作为存储装置而具有非易失性性质。因此，相较于其它非易失性及易失性存储器装置，FeRAM装置可具有改善的性能。
改善存储器装置通常可包含增加存储器单元密度、增加读取/写入速度、增加可靠性、增加数据保持、降低功率消耗或降低制造成本及其它度量。静态存储器页面大小可限制灵活性或将允许此类度量得以改善的可能操作特性。
附图说明
图1说明根据本发明的实例的支持具有虚拟页面大小的特征及操作的实例性存储器装置。
图2说明根据本发明的实例的支持具有虚拟页面大小的特征及操作的实例性存储器装置。
图3说明使用根据本发明的实例操作的存储器装置的磁滞曲线的非线性电性质的实例。
图4说明用于操作根据本发明的实例的支持具有虚拟页面大小的特征及操作的存储器装置的时序图。
图5说明用于操作根据本发明的实例的支持具有虚拟页面大小的特征及操作的存储器装置的时序图。
图6说明根据本发明的实例的支持具有虚拟页面大小的特征及操作的实例性存储器装置。
图7说明根据本发明的实例的支持具有虚拟页面大小的特征及操作的实例性存储器装置。
图8说明根据本发明的实例的支持具有虚拟页面大小的特征及操作的实例性存储器装置。
图9是说明用于操作根据本发明的实例的支持虚拟页面大小的存储器装置的方法或若干方法的流程图。
图10是说明用于操作根据本发明的实例的支持虚拟页面大小的存储器装置的方法或若干方法的流程图。
具体实施方式
可定义表示阵列的标称页面大小的存储器单元的子组或超组的可变页面大小。因此，可在按特定用途或应用定制的部分或页面大小中存取存储器单元。可变页面大小可允许资源(包含电力、时间、处理能力等等)的更有效使用，因为可避免单元的不必要激活或对单元的不必要存取。
举例来说，存储器阵列可由多个存储体构成，其中每一存储体含有若干存储器区段。每一存储器区段可具有存储器单元阵列及一组感测组件(例如，感测放大器)以读取存储器单元或对存储器单元进行编程。为了存取一或多个存储器单元，可首先确定与存储器阵列相关联的页面大小。可激活与页面相关联的一或多组存储器单元。由于页面大小可变动，因此有源存储器单元的组数可变动。
可基于页面大小而确定用于存取一或多个存储器单元的寻址方案。存储器控制器可(例如)首先确定与存储器阵列的第一组存储器单元相关联的页面大小且随后使用所述页面大小来激活第二组存储器单元。与第一组存储器单元相关联的经确定页面大小可(例如)对应于存储器单元行中的至少一者及存储器单元列中的至少一者。一旦已激活第二组单元，存储器控制器便可存取一或多个有源单元。因此，可至少部分基于存储器阵列的页面大小而存取经存取单元。替代地，例如，存储器控制器可首先识别对应于第一页面大小的第一组存储器单元且随后激活第一页面大小的子组。一旦已激活单元子组，存储器控制器便可存取一或多个有源存储器单元。
本文中描述的虚拟页面大小操作可提供数个益处。例如，可在与固定页面存取操作类似的时间段中存取一或多个存储器单元。可在与固定操作内的存储器单元类似的时间段中动态地存取定位在大量页面大小内的存储器单元。因此，如果期望增加特定操作的页面大小，那么可不牺牲存取一或多个存储器单元所需的时间。
在一些实例中，可在使含有存储器阵列的装置通电之后确定页面大小。在其它实例中，可通过接收命令而改变页面大小。例如，软件应用程序可基于各种因素而确定优选页面大小且接着指示存储器阵列使用此页面大小。
下文在存储器阵列的背景中进一步描述上文介绍的本发明的特征。接着描述支持虚拟页面大小的存储器阵列以及其操作的特定实例。通过与虚拟页面大小架构相关的设备图、系统图及流程图进一步说明且参考所述设备图、系统图及流程图描述本发明的这些及其它特征。本发明可涉及任何非易失性存储器。虽然参考铁电电容器论述一些实例，但本发明不限于铁电存储器。例如，本发明可涉及交叉点存储器、电阻性存储器、基于硫族化物的存储器、磁性存储器、快闪存储器、薄膜存储器及其它存储器类型。
图1说明根据本发明的各个实施例的实例性存储器阵列100。存储器阵列100也可被称为电子存储器设备。存储器阵列100包含可编程以存储不同状态的存储器单元105。每一存储器单元105可为可编程的以存储表示为逻辑0及逻辑1的两个状态。在一些情况中，存储器单元105经配置以存储两个以上逻辑状态。存储器单元105可存储表示电容器中的可编程状态的电荷；例如，带电电容器及不带电电容器可分别表示两个逻辑状态。DRAM架构可普遍使用此设计，且所采用电容器可包含具有线性或顺电电极化性质的电介质材料作为绝缘体。相比之下，铁电存储器单元可包含具有铁电体作为绝缘材料的电容器。铁电电容器的电荷的不同水平可表示不同逻辑状态。铁电材料具有非线性极化性质；下文论述铁电存储器单元105的一些细节及优点。
可通过激活或选择存取线110及数字线115而对存储器单元105执行例如读取及写入的操作。存取线110也可被称为字线110，且位线115也可被称为数字线115。对字线及位线或其类似物的引用是可互换的而不失理解或操作。激活或选择字线110或数字线115可包含将电压施加到相应线。字线110及数字线115可由导电材料(例如金属(例如，铜(Cu)、铝(Al)、金(Au)、钨(W)等)、金属合金、碳、导电掺杂半导体或其它导电材料、合金、化合物等等)制成。根据图1的实例，存储器单元105的每一行经连接到单个字线110，且存储器单元105的每一列经连接到单个数字线115。通过激活一条字线110及一条数字线115(例如，将电压施加到字线110或数字线115)，可存取在其相交点处的单个存储器单元105。存取存储器单元105可包含读取或写入存储器单元105。字线110及数字线115的相交点可被称为存储器单元地址。
存储器阵列100可表示存储器阵列、存储体或特定组存储器单元(例如，存储器页面)。存储器阵列可被分成若干存储器页面以改善单个存储器组件(例如芯片)内的存取操作的时序。存储器页面可为跨多个存储器组件(例如，芯片)的多个行及列。存储体、存储器区段或存储器页面可为2D存储器阵列或3D存储器阵列(例如，存储器阵列100可为2D或3D)的部分。可同时在特定存储器页面内执行单个读取或写入操作。
每一存储器阵列可被划分成若干存储器页面，其中每一页面具有其自己的一组感测组件125。例如，存储体可被划分成32个单独存储器页面。通过将存储体划分成若干页面，相较于非分段存储体，存储器页面内的每一位线115的总长度减小。这些较短位线115可改善存储器阵列的操作速度。
在一些架构中，单元(例如，电容器)的逻辑存储装置可通过选择组件而与数字线电隔离。字线110可经连接到选择组件且可控制选择组件。例如，选择组件可为晶体管且字线110可经连接到晶体管的栅极。激活字线110导致存储器单元105的电容器与其对应数字线115之间的电连接或闭路。接着可存取数字线以读取或写入存储器单元105。
可以多个方式存取定位在存储器页面内的一或多个存储器单元105。例如，可首先确定与存储器阵列100的第一组存储器单元相关联的页面大小。与第一组存储器单元相关联的经确定页面大小可对应于存储器单元行中的至少一者及存储器单元列中的至少一者。在确定页面大小之后，可将页面大小的指示发送到存储器阵列100以激活第二组存储器单元。接着可存取一或多个存储器单元(例如，存储器单元105)。替代地，例如，可将第一命令发送到存储器阵列100以识别第一组存储器单元。所述组中的第一数量个存储器单元—例如，存储器单元的至少一个物理行及存储器单元的至少一个物理列—可对应于存储器阵列100的标称页面大小。随后，可将第二命令发送到存储器阵列100以激活所述组存储器单元的子组(例如，第二组存储器单元)。定位在所述子组内的第二数量个存储器单元可对应于存储器阵列100的内部页面大小。可通过发送存取命令(其可包含至少部分基于第二命令的寻址方案)而存取存储器单元的子组。在一些实例中，可将第三命令发送到存储器阵列100以激活所述组存储器单元的子组的子组(例如，第三组存储器单元)。定位在所述组的子组的子组内的第三数量个存储器单元可少于第二数量个存储器单元。接着可存取一或多个存储器单元(例如，存储器单元105)。
可通过可分别与多个行存取线及多个列存取线通信的行解码器120及列解码器130控制存取存储器单元105。例如，行解码器120可从存储器控制器140接收行地址且基于经接收行地址而激活适当字线110。类似地，列解码器130从存储器控制器140接收列地址且激活适当数字线115。例如，存储器阵列100可包含标记为WL_1到WL_M的多个字线110及标记为DL_1到DL_N的多个数字线115，其中M及N取决于阵列大小。因此，通过激活字线110及数字线115(例如，WL_2及DL_3)，可存取在其相交点处的存储器单元105。
接着，可通过感测组件125感测所述行内的一些或全部存储器单元105以确定存储器单元105的存储状态。经检测逻辑状态可经锁存或存储在缓冲器(其可为列解码器130的部分)中。这个过程可被称为打开存储器页面。存储器页面的数据接着可经重复存取(例如，经发送到处理器)而不必每次激活字线110及感测组件125。这可改善存储器阵列100的存取时间。接着可通过列解码器130输出存储器页面中含有的数据作为输出135。例如，可将列地址发送到列解码器130以选择逻辑值中的一者或子集以输出到总线。这个列地址可为用于选择子集逻辑值的二进制位的字符串。由于页面大小可动态地改变，因此列地址中的位数也可改变。例如，如果页面大小加倍，那么现可用的子集加倍，且列地址中的位数可增加。
在存取之后，可通过感测组件125读取或感测存储器单元105以确定存储器单元105的存储状态。例如，在存取存储器单元105之后，存储器单元105的铁电电容器可放电到其对应数字线115上。使铁电电容器放电可起因于加偏压于或施加电压到铁电电容器。放电可引起数字线115的电压的改变，感测组件125可比较所述电压与参考电压(未展示)以便确定存储器单元105的存储状态。例如，如果数字线115具有高于参考电压的电压，那么感测组件125可确定存储器单元105中的存储状态是逻辑1且反之亦然。感测组件125可包含各种晶体管或放大器以便检测且放大信号差异(其可被称为锁存)。接着可通过列解码器130输出存储器单元105的经检测逻辑状态作为输出135。在一些情况中，感测组件125可为列解码器130或行解码器120的部分。或，感测组件125可经连接到列解码器130或行解码器120或与列解码器130或行解码器120电子通信。
可通过类似地激活相关字线110及数字线115而设置或写入存储器单元105—即，可将逻辑值存储在存储器单元105中。列解码器130或行解码器120可接受要写入到存储器单元105的数据(例如，输入/输出135)。可通过跨铁电电容器施加电压而写入铁电存储器单元105。下文更详细论述这个过程。
在一些实例中，存储器页面大小是可配置的。存储器阵列100可表示存储器阵列的第一组存储器单元。这可被称为第一页面大小。页面大小可对应于一或多个特定存储器单元的预定行地址或列地址。例如，16Gb的第一页面大小可对应于行地址或列地址的第一子集，而32Gb的第一页面大小可对应于行地址或列地址的第二子集。行地址或列地址的第一子集及第二子集可不含有存储器单元的相同行或列或可含有存储器单元的相同行或列中的一些或全部。第一页面的页面大小可经确定且经发送到存储器阵列100以激活第二组存储器单元—第二页面大小。随后，可接着存取第二页面的至少一个存储器单元。另外或替代地，例如，第一页面可被称为标称页面，且单元(或表示单元的位)的数量可被称为标称页面大小。可识别或激活构成标称页面的存储器单元的子组。这个存储器单元子组可被称为内部页面或虚拟页面，且单元(或表示单元的位)的数量可被称为内部页面大小或虚拟页面大小。接着可存取内部页面的一或多个存储器单元。
在一些存储器架构中，存取存储器单元105可使存储逻辑状态降级或损毁且可执行重写或刷新操作以将原始逻辑状态传回到存储器单元105。例如，在DRAM中，电容器可在感测操作期间部分或完全放电，从而损坏存储逻辑状态。因此，可在感测操作之后重写逻辑状态。另外，激活单个字线110可导致行中的全部存储器单元放电；因此，可需要重写行中的若干或全部存储器单元105。
一些存储器架构(包含DRAM)可随时间丢失其存储状态，除非其通过外部电源周期性地刷新。例如，带电电容器可通过泄漏电流而随时间变成不带电，从而导致存储信息的损耗。这些所谓的易失性存储器装置的刷新率可相对高(例如，对于DRAM阵列，每秒数十个刷新操作)，这可导致显著功率消耗。使用越来越大的存储器阵列，增加的功率消耗可抑制存储器阵列的部署或操作(例如，电力供应、热生成、材料限制等)，尤其对于依赖于有限电源(例如电池)的移动装置。如本文中论述，非易失性单元(包含铁电存储器单元105)可具有可导致相对于其它存储器架构改善的性能的有益性质。这可包含支持或允许本文中描述的虚拟页面大小技术。
存储器控制器140可通过各种组件(例如，行解码器120、列解码器130及感测组件125)控制存储器单元105的操作(例如，读取、写入、重写、刷新、放电等)。在一些情况中，行解码器120、列解码器130及感测组件125中的一或多者可与存储器控制器140共置。存储器控制器140可生成行地址信号及列地址信号以便激活所要字线110及数字线115。存储器控制器140也可生成且控制在存储器阵列100的操作期间使用的各种电压或电流。例如，其可在存取一或多个存储器单元105之后将放电电压施加到字线110或数字线115。一般来说，本文中论述的经施加电压或电流的振幅、形状或持续时间可经调整或变动且对于在操作存储器阵列100中论述的各种操作可为不同的。此外，可同时存取存储器阵列100内的一个、多个或全部存储器单元105；例如，可在其中将全部存储器单元105或存储器单元105的群组设置为单个逻辑状态的重置操作期间同时存取存储器阵列100的多个或全部单元。
图2说明根据本发明的各个实施例的实例电路200。电路200包含存储器单元105-a、字线110-a、数字线115-a及感测组件125-a，其可分别为如参考图1描述的存储器单元105、字线110、数字线115及感测组件125的实例。电路200可支持虚拟页面大小技术；例如，具有与参考图1描述的组件类似的组件的存储器阵列可支持虚拟页面大小操作。
存储器单元105-a可包含逻辑存储组件，例如具有第一板(单元板230)及第二板(单元底部215)的电容器205。单元板230及单元底部215可通过定位在它们之间的铁电材料电容耦合。可在不改变存储器单元105-a的操作的情况下翻转单元板230及单元底部215的定向。电路200还包含选择组件220及参考线225。可经由板线210存取单元板230且可经由数字线115-a存取单元底部215。如上文描述，可通过对电容器205充电或放电而存储各种状态。
可通过操作在电路200中表示的各种元件而读取或感测电容器205的存储状态。电容器205可与数字线115-a电子通信。例如，当去激活选择组件220时，电容器205可与数字线115-a隔离，且当激活选择组件220时，电容器205可经连接到数字线115-a。激活选择组件220可被称为选择存储器单元105-a。在一些情况中，选择组件220是晶体管且其操作是通过将电压施加到晶体管栅极而受控，其中电压幅度大于晶体管的阈值幅度。字线110-a可激活选择组件220；例如，将施加到字线110-a的电压施加到连接电容器205与数字线115-a的晶体管栅极。
在其它实例中，可切换选择组件220及电容器205的位置，使得选择组件220经连接在板线210与单元板230之间且使得电容器205介于数字线115-a与选择组件220的其它端子之间。在这个实施例中，选择组件220可通过电容器205而保持与数字线115-a电子通信。这个配置可与用于读取及写入操作的替代时序及偏压相关联。
由于电容器205的板之间的铁电材料且如下文更详细论述，电容器205可在连接到数字线115-a之后不放电。在一个方案中，为了感测由铁电电容器205存储的逻辑状态，可加偏压于字线110-a以选择存储器单元105-a且可将电压施加到板线210。在一些情况中，数字线115-a经虚拟接地且接着在加偏压于板线210及字线110-a之前与虚拟接地隔离(其可被称为“浮动”)。加偏压于板线210可导致跨电容器205的电压差(例如，板线210电压减去数字线115-a电压)。电压差可产生电容器205上的存储电荷的改变，其中存储电荷的改变的幅度可取决于电容器205的初始状态—例如，初始状态是存储逻辑1还是逻辑0。这可基于存储在电容器205上的电荷而引起数字线115-a的电压的改变。通过变动到单元板230的电压而对存储器单元105-a进行的操作可被称为“移动单元板”。
数字线115-a的电压的改变可取决于其本质电容。即，随着电荷流动通过数字线115-a，一些有限电荷可经存储在数字线115-a中且所得电压取决于本质电容。本质电容可取决于数字线115-a的物理特性，包含尺寸。数字线115-a可连接许多存储器单元105，因此数字线115-a可具有导致不可忽略电容(例如，大约数微微法拉(pF))的长度。接着可通过感测组件125-a比较数字线115-a的所得电压与参考(例如，参考线225的电压)以便确定存储器单元105-a中的存储逻辑状态。可使用其它感测过程。
感测组件125-a可包含各种晶体管或放大器以检测且放大信号差异(其可被称为锁存)。感测组件125-a可包含接收且比较数字线115-a的电压与参考线225的电压(其可为参考电压)的感测放大器。可基于比较将感测放大器输出驱动到更高(例如，正)或更低(例如，负或接地)供应电压。例如，如果数字线115-a具有高于参考线225的电压，那么可将感测放大器输出驱动到正供应电压。在一些情况中，感测放大器可将数字线115-a另外驱动到供应电压。感测组件125-a可接着锁存感测放大器的输出及/或数字线115-a的电压，其可用于确定存储器单元105-a中的存储状态(例如，逻辑1)。替代地，如果数字线115-a具有低于参考线225的电压，那么可将感测放大器输出驱动到负或接地电压。感测组件125-a可类似地锁存感测放大器输出以确定存储器单元105-a中的存储状态(例如，逻辑0)。接着可(例如)通过列解码器130输出存储器单元105-a的经锁存逻辑状态作为参考图1的输出135。
为了写入存储器单元105-a，可跨电容器205施加电压。可使用各种方法。在一个实例中，可通过字线110-a激活选择组件220以便将电容器205电连接到数字线115-a。可通过(通过板线210)控制单元板230的电压及(通过数字线115-a)控制单元底部215的电压而跨电容器205施加电压。为了写入逻辑0，可使单元板230取高(即，可将正电压施加到板线210)，且可使单元底部215取低(例如，虚拟接地或将负电压施加到数字线115-a)。执行相反过程以写入逻辑1，其中使单元板230取低且使单元底部215取高。
图3说明使用根据本发明的各个实施例操作的铁电存储器单元的磁滞曲线300-a及300-b的非线性电性质的实例。铁电存储器单元的非线性性质可支持本文中描述的虚拟页面大小技术。磁滞曲线300-a及300-b分别说明实例铁电存储器单元写入及读取过程。磁滞曲线300-a及300-b描绘依据电压差V而变化的存储在铁电电容器(例如，图2的电容器205)上的电荷Q。
铁电材料以自发电极化为特征，即，其在不存在电场的情况下维持非零电极化。实例铁电材料包含钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸锆铅(PZT)及钽酸铋锶(SBT)。本文中描述的铁电电容器可包含这些或其它铁电材料。铁电电容器内的电极化导致铁电材料的表面处的静电荷且通过电容器端子而吸引相反电荷。因此，电荷经存储在铁电材料与电容器端子的界面处。由于可在不存在外部施加电场的情况下维持电极化达相对长时间甚至无限期，因此相较于(例如)DRAM阵列中采用的电容器，电荷泄漏可显著减少。这可减少如上文对于一些DRAM架构描述的执行刷新操作的需要。
可从电容器的单个端子的视角理解磁滞曲线300-a及300-b。举例来说，如果铁电材料具有负极化，那么正电荷累积在端子处。同样地，如果铁电材料具有正极化，那么负电荷累积在端子处。另外，应理解，磁滞曲线300-a及300-b中的电压表示跨电容器的电压差且是指向性的。例如，可通过将正电压施加到所讨论端子(例如，单元板230)且将第二端子(例如，单元底部215)维持于接地(或近似零伏特(0V))而实现正电压。可通过将所讨论端子维持于接地且将正电压施加到第二端子—即，可施加正电压以使所讨论端子负极化而施加负电压。类似地，可将两个正电压、两个负电压或正电压及负电压的任何组合施加到适当电容器端子以生成磁滞曲线300-a及300-b中展示的电压差。
例如，如磁滞曲线300-a中描绘，铁电材料可维持具有零电压差的正或负极化，从而导致两个可能带电状态：电荷状态305及电荷状态310。根据图3的实例，电荷状态305表示逻辑0且电荷状态310表示逻辑1。在一些实例中，可反转相应电荷状态的逻辑值以适应用于操作存储器单元的其它方案。
可通过跨经存取存储器单元的电容器施加电压而从存储器单元读取逻辑0或1。为了存取存储器单元，可确定与存储器阵列(例如，参考图1的存储器阵列100)的第一组存储器单元相关联的页面大小。在确定与第一组存储器单元相关联的页面大小之后，可将页面大小的指示发送到存储器阵列。这个指示可包含基于页面大小的对应于特定存储器单元的预定行地址或列地址。例如，不同页面大小可对应于存储器单元的不同行或列。发送页面大小的指示可激活第二组存储器单元。一旦激活第二组存储器单元，便可存取所述第二组内的至少一个存储器单元。
在存取至少一个存储器单元之后，可跨经存取存储器单元的电容器施加电压。作为响应，存储电荷Q改变且改变的程度取决于初始电荷状态—即，最终存储电荷(Q)取决于最初是存储电荷状态305-b还是310-b。例如，磁滞曲线300-b说明两个可能存储电荷状态305-b及310-b。可如参考图2论述般跨电容器施加电压335。在其它情况中，可将固定电压施加到单元板且虽然被描绘为正电压，但电压335可为负的。响应于电压335，电荷状态305-b可沿着路径340。同样地，如果最初存储电荷状态310-b，那么其沿着路径345。电荷状态305-c及电荷状态310-c的最终位置取决于数个因素，包含特定感测方案及电路。
在一些情况中，最终电荷可取决于连接到存储器单元的数字线的本质电容。例如，如果电容器电连接到数字线且施加电压335，那么数字线的电压可由于其本质电容而升高。因此，在感测组件处测量的电压可不等于电压335且代替地可取决于数字线的电压。因此，最终电荷状态305-c及310-c在磁滞曲线300-b上的位置可取决于数字线的电容且可通过负载线分析而确定—即，电荷状态305-c及310-c可相对于数字线电容定义。因此，电容器的电压(电压350或电压355)可不同且可取决于电容器的初始状态。
通过比较数字线电压与参考电压，可确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压350或电压355)之间的差—即，(电压335-电压350)或(电压335-电压355)。可生成参考电压使得其幅度介于两个可能数字线电压的两个可能电压之间以便确定存储逻辑状态—即，数字线电压是高于还是低于参考电压。例如，参考电压可为两个数量((电压335-电压350)及(电压335-电压355))的平均值。在通过感测组件比较之后，可确定经感测数字线电压高于或低于参考电压，且可确定铁电存储器单元的存储逻辑值(即，逻辑0或1)。
替代地，例如，可通过凭借施加电压而控制铁电材料的电极化及因此电容器端子上的电荷来将逻辑0或1写入到经存取存储器单元。为了将逻辑0或逻辑1写入到存储器单元，例如，可首先存取存储器单元。与在读取操作中存取存储器单元类似，可首先确定与存储器阵列(例如，参考图1的存储器阵列100)的第一组存储器单元相关联的页面大小。在确定与第一组存储器单元相关联的页面大小之后，可将页面大小的指示发送到存储器阵列。如上文论述，这个指示可包含基于页面大小的对应于特定存储器单元的预定行地址或列地址。例如，不同页面大小可对应于存储器单元的不同行或列。发送页面大小的指示可激活第二组存储器单元。一旦激活第二组存储器单元，便可存取所述第二组内的至少一个存储器单元。
接着可通过以下动作而实行写入操作：跨电容器施加净正电压315，从而导致电荷累积直到达到电荷状态305-a。在移除电压315之后，电荷状态305-a可沿着路径320直到其达到点零电压处的电荷状态305。类似地，可通过施加净负电荷325(其导致电荷状态310-a)而将电荷状态310写入到至少一个经存取存储器单元。在移除负电压325之后，电荷状态310-a可沿着路径330直到其达到零电压处的电荷状态310。电荷状态305-a及310-a也可被称为剩余极化(Pr)值，即，在移除外部偏压(例如，电压)之后保留的极化(或电荷)。矫顽电压是在其处电荷(或极化)为零的电压。
替代地，例如，可通过首先发送识别存储器阵列(例如，参考图1的存储器阵列100)的一组存储器单元的第一命令而从经存取存储器单元读取逻辑0或1。第一命令可经配置以识别存储器单元的至少一个物理行及存储器单元的至少一个物理列。所述组的第一数量个存储器单元可对应于所述阵列的标称页面大小。换句话说，例如，至少一个物理行及至少一个物理列可对应于存储器阵列的标称页面大小。随后，例如，可发送第二命令以激活所述组存储器单元的子组。所述子组中的第二数量个存储器单元可对应于存储器阵列的内部页面大小。一旦激活内部页面，便可存取至少一个有源存储器单元。
在存取至少一个存储器单元之后，可跨经存取存储器单元的电容器施加电压。作为响应，存储电荷Q改变且改变的程度取决于初始电荷状态—即，最终存储电荷(Q)取决于最初是存储电荷状态305-b还是310-b。例如，磁滞曲线300-b说明两个可能存储电荷状态305-b及310-b。可如参考图2论述般跨电容器施加电压335。在其它情况中，可将固定电压施加到单元板且虽然被描绘为正电压，但电压335可为负的。响应于电压335，电荷状态305-b可沿着路径340。同样地，如果最初存储电荷状态310-b，那么其沿着路径345。电荷状态305-c及电荷状态310-c的最终位置取决于数个因素，包含特定感测方案及电路。
在一些情况中，最终电荷可取决于连接到存储器单元的数字线的本质电容。例如，如果电容器电连接到数字线且施加电压335，那么数字线的电压可由于其本质电容而升高。因此，在感测组件处测量的电压可不等于电压335且代替地可取决于数字线的电压。因此，最终电荷状态305-c及310-c在磁滞曲线300-b上的位置可取决于数字线的电容且可通过负载线分析而确定—即，电荷状态305-c及310-c可相对于数字线电容定义。因此，电容器的电压(电压350或电压355)可不同且可取决于电容器的初始状态。
通过比较数字线电压与参考电压，可确定电容器的初始状态。数字线电压可为电压335与跨电容器的最终电压(电压350或电压355)之间的差—即，(电压335-电压350)或(电压335-电压355)。可生成参考电压使得其幅度介于两个可能数字线电压的两个可能电压之间以便确定存储逻辑值—即，数字线电压是高于还是低于参考电压。例如，参考电压可为两个数量((电压335-电压350)及(电压335-电压355))的平均值。在通过感测组件比较之后，可确定经感测数字线电压高于或低于参考电压，且可确定铁电存储器单元的存储逻辑值(即，逻辑0或1)。
替代地，例如，可通过凭借施加电压来控制铁电材料的电极化及因此电容器端子上的电荷而将逻辑0或1写入到经存取存储器单元。为了将逻辑0或逻辑1写入到存储器单元，例如，可首先存取存储器单元。与在读取操作中存取存储器单元类似，可发送识别存储器阵列(例如，参考图1的存储器阵列100)的一组存储器单元的第一命令。所述组的第一数量个存储器单元可对应于所述阵列的标称页面大小。随后，例如，可发送第二命令以激活所述组存储器单元的子组。所述子组中的第二数量个存储器单元可对应于存储器阵列的内部页面大小。一旦激活内部页面，便可存取至少一个有源存储器单元。
接着可(例如)通过以下动作而实行写入操作：跨电容器施加净正电压315，从而导致电荷累积直到达到电荷状态305-a。在移除电压315之后，电荷状态305-a可沿着路径320直到其达到零电压下的电荷状态305。类似地，可通过施加净负电荷325而将电荷状态310写入到至少一个经存取存储器单元，这导致电荷状态310-a。在移除负电压325之后，电荷状态310-a可沿着路径330直到其达到零电压下的电荷状态310。
如上文论述，读取不使用铁电电容器的存储器单元可使存储逻辑状态降级或损毁。然而，铁电存储器单元可在读取操作之后维持初始逻辑状态。例如，如果存储电荷状态305-b，那么电荷状态可在读取操作期间且在移除电压335之后沿着路径340到电荷状态305-c，电荷状态可通过在相反方向上沿着路径340返回到初始电荷状态305-b。
图4说明用于操作根据本发明的实施例的支持虚拟页面大小的存储器装置的实例时序图400。时序图400可包含系统时钟402、地址404、命令406、数据选通408及数据屏蔽410。时序图400可从参考图2的操作电路200得到，且以下论述是在图1到图3中描绘的组件的背景中。
如上文论述，可通过首先确定与存储器阵列的第一组存储器单元相关联的页面大小而存取一或多个存储器单元。例如，可响应于接收使用特定页面大小的命令而确定页面大小。可将页面大小的指示发送到存储器阵列以激活第二组存储器单元。接着，在发送页面大小的指示之后，可存取所述第二组中的至少一个存储器单元。前述步骤可与系统时钟402的时序对准。
系统时钟402可包含时钟间隔412、时钟间隔414、时钟间隔416、时钟间隔418、时钟间隔420及时钟间隔422。例如，在时钟间隔412期间，可将命令440传输到存储器阵列(例如，参考图1的存储器阵列100)。命令440(其可被称为“ACT”)可为特定页面大小的指示。例如，页面大小可响应于接收特定命令(未描绘)而确定且可激活第二组存储器单元。第二组存储器单元可由地址424指示。地址424(例如)可包含可对应于特定页面大小(例如，512个字节)的多个列地址。
在时钟间隔414期间，可将命令442传输到存储器阵列。命令442(例如)可为任何有效命令，且可被称为“VALID”。命令442可由地址426(其可包含对应于特定页面大小的多个列地址)指示。
在时钟间隔416期间，可将命令444及命令446传输到存储器阵列。命令444可为读取命令，其可促进读取由命令440激活的至少一个存储器单元。另外，命令446可为发送命令444与其中可读取至少一个存储器单元的时间之间的时钟循环的延迟(例如，延时)。命令444可被称为“READ”且命令446可被称为“CAS2”。两个命令可由地址428指示。
在时钟间隔418期间，与时钟间隔414类似，可将命令442传输到存储器阵列。如先前论述，命令442可为任何有效命令(例如，“VALID”)。命令442可由地址430(其可包含对应于特定页面大小的多个列地址)指示。
在时钟间隔420期间，可将命令444及命令446再次传输到存储器阵列。命令444可再次是读取命令(例如，“READ”)且命令446可再次为延迟(例如，“CAS2”)。这些命令分别可促进读取由命令440激活的至少一个存储器单元及可为时钟循环的延迟。两个命令可由地址432指示。
在命令446之后，可从至少一个经存取存储器单元传送数据。可在发送页面大小的指示(例如，命令440)之后传送数据。数据传送可由时钟间隔422期间的数据选通454表示。另外，例如，这个传送可与命令442(如先前论述，其可为任何有效命令(例如，“VALID”))同时发生。可屏蔽数据选通445，如由数据屏蔽456指示。
行地址到列地址延迟436可在地址424、地址426及地址428的至少一部分期间发生。行地址到列地址延迟436可为在发出“ACT”命令(例如，命令440)与关于行地址的读取或写入命令(例如，命令444)之间耗费的时钟间隔数。类似地，列地址到列地址延迟438在地址428、地址430及地址432的至少一部分期间发生。列地址到列地址延迟438可为在发出“ACT”命令(例如，命令440)与关于列地址的读取或写入命令(例如，命令444)之间的时钟间隔数。列地址到列地址延迟438可触发读取延时448，其可表示将列地址呈现给存储器阵列的时间与对应数据可用时之间的延迟。数据输出时间450可表示其中对应于列地址的数据可用的时间。
图5说明用于操作根据本发明的实施例的支持虚拟页面大小的存储器装置的实例性时序图500。时序图500可包含系统时钟505、地址510、命令515、数据选通520及数据屏蔽525。时序图500可从参考图2的操作电路200得到，且以下论述是在图1到图3中描绘的组件的背景中。
如上文论述，可通过首先发送识别存储器阵列的一组存储器单元的第一命令而存取特定存储器单元。所述组中的第一数量个存储器单元可对应于存储器阵列的标称页面大小。随后，例如，可发送第二命令以激活所述组存储器单元的子组。所述子组中的第二数量个存储器单元可对应于存储器阵列的内部页面大小。接着，可存取所述子组中的至少一个存储器单元。前述步骤可与系统时钟505的时序对准。
系统时钟505可包含时钟间隔530、时钟间隔535及时钟间隔540。例如，在时钟间隔530期间，可将命令565、命令570、命令575及命令580传输到存储器阵列。命令565可为识别存储器阵列的一组存储器单元的第一命令且可被称为“ACT1”。命令565可为存储器阵列的标称页面大小的指示。随后，例如，命令570可为经发送以激活所述组存储器单元的子组的第二命令。命令570可被称为“ACT2”且可为存储器阵列的内部页面大小的指示。标称页面大小及内部页面大小(例如)可响应于接收特定命令(未描绘)而确定且可由地址545的全部或部分指示。地址545(例如)可包含可对应于特定页面大小(例如，512个字节)的多个列地址。
命令575及命令585也可包含在时钟间隔530中。命令575可为读取命令，其可促进读取由命令570激活的至少一个存储器单元。命令575可被称为“READ”。另外，命令580可为发送命令575与其中可读取至少一个存储器单元的时间之间的时钟循环的延迟(例如，延时)。命令580可被称为“CAS”。
在时钟间隔535期间，可将命令585传输到存储器阵列。命令585可为任何有效命令，且可被称为“VALID”。命令585可由地址555(其可包含对应于特定页面大小的多个列地址)指示。在命令585的至少一部分的同时，可从至少一个经存取存储器单元传送数据。可(例如)作为命令570的结果传送数据。数据传送可由时钟间隔535的至少一部分期间的数据选通596表示。另外，例如，可屏蔽数据选通596的至少一部分，如由数据屏蔽598指示。
时钟间隔540(如同时钟间隔530)可包含命令565、命令570、命令575及命令580。命令565可为识别存储器阵列的一组存储器单元的第一命令。随后，例如，命令570可为经发送以激活所述组存储器单元的子组的第二命令。在发送命令570之后，命令575可为意在促进读取由命令565及命令570激活的至少一个存储器单元的读取操作。另外，命令580可为发送命令575与其中可读取至少一个存储器单元的时间之间的时钟循环的延迟(例如，延时)。可重复这些命令以进一步从存储器阵列的一或多个经存取存储器单元读取数据。
列到列地址延迟550在时钟间隔535及时钟间隔540的至少一部分期间发生。列到列地址延迟550可为在发出有源命令(例如，命令440)与关于列地址的读取或写入命令(例如，命令444)之间所耗费的时钟循环数。类似地，行到行地址延迟590在时钟间隔535及时钟间隔540的至少一部分期间发生。行到行地址延迟590可为在发出有源命令(例如，命令440)与关于行地址的读取或写入命令(例如，命令444)之间所耗费的时钟循环数。列到列地址延迟550可触发读取延时592，其可表示将列地址呈现给存储器阵列的时间与对应数据可用时之间的延迟。数据输出594可表示对应于列地址的数据可用的时间。
图6展示根据本发明的实施例的支持虚拟页面大小技术的存储器阵列605的框图600。存储器阵列605可被称为电子存储器设备，且可为如参考图1描述的存储器阵列100的组件的实例。存储器阵列605可由电路(例如，电路200)支持，所述电路可支持虚拟页面大小技术；例如，具有与参考图1描述的组件类似的组件的存储器阵列可支持虚拟页面大小操作。
存储器阵列605可包含一或多个存储器单元610、存储器控制器615、字线620、板线625、参考组件630、感测组件635、数字线640及锁存器645。存储器单元610可表示(例如)如参考图1描述的第一组存储器单元、第二组存储器单元或第三组存储器单元。这些组件可彼此电子通信且可执行本文中描述的一或多个功能。在一些情况中，存储器控制器615可包含偏压组件650及时序组件655。
存储器控制器615可与字线620、数字线640、感测组件635及板线625(其可为参考图1及图2描述的字线110、数字线115、感测组件125及板线210的实例)电子通信。存储器阵列605还可包含参考组件630及锁存器645。存储器阵列605的组件可彼此电子通信且可执行参考图1到图4描述的功能的一些或全部。在一些情况中，参考组件630、感测组件635及锁存器645可为存储器控制器615的组件。
在一些实例中，数字线640可与感测组件635及铁电存储器单元610的铁电电容器电子通信。铁电存储器单元610可使用逻辑状态(例如，第一或第二逻辑状态)写入。字线620可与存储器控制器615及铁电存储器单元610的选择组件电子通信。板线625可与存储器控制器615及铁电存储器单元610的铁电电容器的板电子通信。感测组件635可与存储器控制器615、数字线640、锁存器645及参考线660电子通信。参考组件630可与存储器控制器615及参考线660电子通信。感测控制线665可与感测组件635及存储器控制器615电子通信。除上文未列举的组件之外，这些组件也可经由其它组件、连接或总线与其它组件(在存储器阵列605内部及外部两者)电子通信。
存储器控制器615可经配置以通过将电压施加到字线620、板线625或数字线640而激活所述各种节点。例如，偏压组件650可经配置以施加电压以操作存储器单元610以读取或写入存储器单元610，如上文描述。在一些情况中，存储器控制器615可包含行解码器、列解码器或两者，如参考图1描述。这可使存储器控制器615能够存取一或多个存储器单元105。偏压组件650还可将电压提供到参考组件630以便生成用于感测组件635的参考信号。另外，偏压组件650可提供用于操作感测组件635的电压。
在一些情况中，存储器控制器615可使用时序组件655执行其操作。例如，时序组件655可控制各种字线选择或板偏压的时序(包含用于切换及电压施加的时序)以执行本文中论述的存储器功能(例如读取及写入)。在一些情况中，时序组件655可控制偏压组件650的操作。
参考组件630可包含各种组件以生成用于感测组件635的参考信号。参考组件630可包含经配置以产生参考信号的电路。在一些情况中，参考组件630可使用其它铁电存储器单元105实施。感测组件635可比较(通过数字线640)来自存储器单元610的信号与来自参考组件630的参考信号。在确定逻辑状态之后，感测组件可接着将输出存储在锁存器645中，其中可根据电子装置(存储器阵列605是其部分)的操作使用所述输出。感测组件635可包含与锁存器及铁电存储器单元电子通信的感测放大器。
存储器控制器615可经配置以确定与存储器阵列的第一组存储器单元相关联的页面大小。例如，存储器控制器可从另一装置或组件接收页面大小的指示。存储器控制器可发送页面大小的指示以激活第二组存储器单元。例如，偏压组件650可将电压提供到字线、位线或板线以激活或存取第二组存储器单元。在发送页面大小的指示之后，存储器控制器615可与感测组件635组合读取与页面大小相关联的第二组存储器单元中的一或多个存储器单元。第二组单元可为页面大小的整数倍。
另外或替代地，存储器控制器615可发送第一命令以识别存储器阵列的一组存储器单元且发送激活所述组存储器单元的子组的第二命令。这可包含将命令发送到行及列解码器(未展示)。或可包含经由偏压组件650而将电压提供到字线、位线或板线以激活各种存储器单元。存储器控制器615可与感测组件635组合存取所述子组中的至少一个存储器单元。
存储器控制器615或其各种子组件中的至少一些可在硬件、由处理器执行的软件、固件或其任何组合中实施。如果在由处理器执行的软件中实施，那么存储器控制器615(或其各种子组件中的至少一些)的功能可由通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本发明中描述的功能的其任何组合执行。
存储器控制器615或其各种子组件中的至少一些可物理定位在各种位置处，包含经分布使得功能的部分由一或多个物理装置在不同物理位置处实施。在一些实例中，存储器控制器615或其各种子组件中的至少一些可为根据本发明的各个实施例的单独及相异组件。在其它实例中，存储器控制器615或其各种子组件中的至少一些可与一或多个其它硬件组件(包含(但不限于)根据本发明的各个实施例的I/O组件、收发器、网络服务器、另一计算装置、本发明中描述的一或多个其它组件或其组合)组合。
图7展示根据本发明的实施例的支持虚拟页面大小技术的存储器控制器715的框图700。存储器控制器715可为参考图6描述的存储器控制器615的实例。存储器控制器715可包含偏压组件720、时序组件725、页面大小确定器730、页面大小指示符735、存储器单元管理器740、命令识别符745、命令激活器750及命令管理器755。这些模块中的每一者可彼此直接或间接(例如，经由一或多个总线)通信。
存储器控制器715可操作以确定与存储器阵列(例如，参考图1的存储器阵列100)的第一组存储器单元相关联的页面大小。存储器控制器715可将页面大小的指示发送到存储器阵列以激活第二组存储器单元。另外，例如，在发送页面大小的指示之后，存储器控制器715可存取第二组存储器单元中的至少一个存储器单元。另外或替代地，存储器控制器715可操作以发送识别一组存储器单元的第一命令，其中所述组中的第一数量个存储器单元可对应于存储器阵列的标称页面大小。存储器控制器715可接着发送激活所述组存储器单元的子组的第二命令，且所述子组中的第二数量个存储器单元可对应于存储器阵列的内部页面大小。存储器控制器715可存取所述组存储器单元的子组中的至少一个存储器单元。
在一些情况中，存储器控制器715可与一组行存取线及一组列存取线电子通信，其中存储器控制器715可操作以确定与存储器阵列的第一组存储器单元相关联的页面大小。在一些情况中，存储器控制器715可经配置以激活多个开关中的至少一个开关以使用多个感测组件中的感测组件存取行存取线及列存取线中的每一者。在一些情况中，存储器控制器715可为可操作的以基于发送页面大小的指示而存取存储器单元行中的至少一者。替代地，例如，存储器控制器715可与所述组行存取线及所述组列存取线电子通信且可操作以发送识别存储器阵列的一组存储器单元的第一命令。
存储器控制器715可与主机(例如，处理器或系统控制器，例如图8中说明的系统存储器控制器860)电子通信。例如，存储器控制器715可为可操作的以接收使用页面大小的命令，其中可响应于接收所述命令而确定与第一组存储器单元相关联的页面大小。主机可将命令提供到存储器控制器715。存储器控制器715可从与存储器控制器715电子通信的主机接收使用页面大小的命令。
存储器控制器715可进一步包含页面大小确定器730。页面大小确定器730可确定与存储器阵列的第一组存储器单元相关联的页面大小。在一些情况中，存储器控制器715可与一组行存取线及一组列存取线电子通信，其中存储器控制器715可为可操作的以经由页面大小确定器730确定与存储器阵列的第一组存储器单元相关联的页面大小。
另外，例如，存储器控制器715可包含页面大小指示符735。页面大小指示符735可将页面大小的指示发送到存储器阵列以激活第二组存储器单元。页面大小指示符735还可发送页面大小的指示以激活第二组存储器单元。
存储器控制器715可进一步包含存储器单元管理器740。存储器单元管理器740可为可操作的以在发送页面大小的指示之后存取第二组存储器单元中的至少一个存储器单元。另外，例如，存储器单元管理器740可基于页面大小而对第二组存储器单元中的至少一个存储器单元进行编程且还可在发送页面大小的指示之后读取与页面大小相关联的第二组存储器单元中的每一存储器单元。另外或替代地，存储器单元管理器740可基于激活而读取第二组存储器单元中的每一存储器单元且可存取所述组存储器单元的子组中的至少一个存储器单元。此外，例如，存储器单元管理器740可基于存储器阵列的内部页面大小而对子组中的至少一个存储器单元进行编程且还可存取所述组存储器单元的子组中的至少一个存储器单元。
此外，例如，存储器控制器715可包含命令识别符745。命令识别符745可发送识别存储器阵列的一组存储器单元的第一命令。所述组存储器单元中的第一数量个存储器单元可对应于存储器阵列的标称页面大小。在一些情况中，例如，存储器控制器715可与一组行存取线及一组列存取线电子通信，其中存储器控制器可为可操作的以经由命令识别符745发送识别存储器阵列的一组存储器单元的第一命令。
存储器控制器715还可包含命令激活器750。命令激活器750可发送激活所述组存储器单元的子组的第二命令。所述子组中的第二数量个存储器单元可对应于存储器阵列的内部页面大小。命令激活器750还可发送激活所述组存储器单元的子组的第二子组的第三命令，其中第二子组可少于第二数量个存储器单元的第三数量个存储器单元。
类似地，例如，存储器控制器715可包含命令管理器755。命令管理器755可接收使用可与第一组存储器单元相关联的页面大小的命令。命令管理器755可从与存储器阵列电子通信(例如，耦合)的主机接收使用页面大小的命令且还可接收标称页面大小的指示。命令管理器755可接收响应于接收到存储器阵列的页面大小的指示而发送的第一命令。命令管理器755可进一步接收存取子组中的特定存储器单元的请求，其中第二命令可响应于接收到请求而发送。
另外或替代地，本文中描述的方法及设备的实例可包含：用于确定与存储器阵列的第一组存储器单元相关联的页面大小的构件；用于将所述页面大小的指示发送到所述存储器阵列以激活第二组存储器单元的构件；及用于在发送所述页面大小的所述指示之后存取所述第二组存储器单元中的至少一个存储器单元的构件。在如本文中描述的方法及设备的一些实例中，所述第一组存储器单元可为所述第二组存储器单元的子组。
本文中描述的方法及设备的额外实例可进一步包含用于至少部分基于所述页面大小而对所述第二组存储器单元中的所述至少一个存储器单元进行编程的过程、特征、构件或指令，及用于接收使用所述页面大小的命令的过程、特征、构件或指令，其中可响应于接收所述命令而确定与所述第一组存储器单元相关联的所述页面大小。另外，本文中描述的方法及设备的实例可进一步包含用于从可与所述存储器阵列耦合的主机接收使用所述页面大小的所述命令的过程、特征、构件或指令。
此外，本文中描述一种用于操作存储器阵列的设备。所述设备可包含：用于发送识别存储器阵列的一组存储器单元的第一命令的构件，其中所述组存储器单元中的第一数量个存储器单元对应于所述存储器阵列的标称页面大小；用于发送激活所述组存储器单元的子组的第二命令的构件，其中所述子组中的第二数量个存储器单元对应于所述存储器阵列的内部页面大小；及用于存取所述组存储器单元的所述子组中的至少一个存储器单元的构件。所描述的方法及设备的额外实例可进一步包含用于至少部分基于所述存储器阵列的所述内部页面大小而对所述子组中的至少一个存储器单元进行编程的过程、特征、构件或指令。
另外，本文中描述的方法及设备的实例可包含用于发送激活所述组存储器单元的所述子组的第二子组的第三命令的过程、特征、构件或指令，其中所述第二子组含有可少于所述第二数量个存储器单元的第三数量个存储器单元。本文中描述的方法及设备的进一步实例可包含用于接收所述标称页面大小的指示的过程、特征、构件或指令，其中可响应于接收所述指示而发送所述第一命令。本文中描述的方法及设备的一些实例可进一步包含用于接收存取所述子组中的特定存储器单元的请求的过程、特征、构件或指令，其中可响应于接收所述请求而发送所述第二命令。
图8展示包含根据本发明的实施例的支持具有虚拟页面大小的存储器的装置805的系统800的图。装置805可为如上文参考图1描述的存储器阵列100的组件的实例或包含所述组件。装置805可包含用于双向语音及数据通信的组件，包含用于传输及接收通信的组件，包含存储器控制器815、存储器单元820、基本输入/输出系统(BIOS)组件825、处理器830、I/O控制器835、外围组件840、第二装置855及系统存储器控制器860。这些组件可经由一或多个总线(例如，总线810)电子通信。
存储器控制器815可操作如本文中描述的一或多个存储器单元。具体来说，存储器控制器815可经配置以支持具有虚拟页面大小的存储器。在一些情况中，存储器控制器815可包含行解码器、列解码器或两者，如参考图1描述。
存储器单元820可存储如本文中描述的信息(例如，呈逻辑状态的形式)。存储器单元820可表示(例如)第一组存储器单元、第二组存储器单元或第三组存储器单元(例如，如参考图4及5描述)。另外，例如，存储器单元820可与存储器控制器815电子通信。存储器单元820及存储器控制器815可经定位在第二装置855内。第二装置855可(例如)由系统存储器控制器860管理。
BIOS组件825可为包含操作为固件的BIOS的软件组件，其可初始化且运行各种硬件组件。BIOS组件825还可管理处理器与各种其它组件(例如，外围组件、输入/输出控制组件等)之间的数据流。BIOS组件825可包含存储在只读存储器(ROM)、快闪存储器或任何其它非易失性存储器中的程序或软件。
处理器830可包含智能硬件装置(例如，通用处理器、DSP、中央处理单元(CPU)、微控制器、ASIC、FPGA、可编程逻辑装置、离散门或晶体管逻辑组件、离散硬件组件或其任何组合)。在一些情况中，处理器830可经配置以使用存储器控制器操作存储器阵列。在其它情况中，存储器控制器可经整合到处理器830中。处理器830可经配置以执行存储在存储器中的计算机可读指令以执行各种功能(例如，支持具有虚拟页面大小的存储器的功能或任务)。
I/O控制器835可管理装置805的输入及输出信号。I/O控制器835还可管理未整合到装置805中的外围装置。在一些情况中，I/O控制器835可表示到外部外围装置的物理连接或端口。在一些情况中，I/O控制器835可利用操作系统，例如
Figure BDA0002387718460000201
Figure BDA0002387718460000202
或另一已知操作系统。在其它情况中，I/O控制器835可表示以下者或与以下者互动：调制解调器、键盘、鼠标、触摸屏幕或类似装置。在一些情况中，I/O控制器835可被实施为处理器的部分。在一些情况中，使用者可经由I/O控制器835或经由受I/O控制器835控制的硬件组件与装置805互动。
外围组件840可包含任何输入或输出装置，或用于此类装置的接口。实例可包含磁盘控制器、声音控制器、图形控制器、以太网控制器、调制解调器、通用串行总线(USB)控制器、串行或并行端口或外围卡槽(例如外围组件互连件(PCI)或加速图形端口(AGP)槽)。
输入845可表示将输入提供到装置805或其组件的装置805外部的装置或信号。这可包含用户接口或与其它装置或其它装置之间的接口。在一些情况中，输入845可由I/O控制器835管理，且可经由外围组件840与装置805互动。
输出850还可表示装置805外部的经配置以从装置805或任何其组件接收输出的装置或信号。输出850的实例可包含显示器、音频扬声器、打印装置、另一处理器或印刷电路板等。在一些情况中，输出850可为经由(若干)外围组件840与装置805对接的外围元件。在一些实例中，输出850可由I/O控制器835管理。
系统存储器控制器860可为主机或可为主机与存储器控制器815之间的接口。主机可为控制或引导存储器控制器815及对应存储器阵列是其部分的装置的操作的组件或装置。主机可为计算机、移动装置等等的组件。或装置805可被称为主机。
装置805的组件可包含经设计以实行其功能的电路。这可包含各种电路元件，(例如)导电线、晶体管、电容器、电感器、电阻器、放大器或经配置以实行本文中描述的功能的其它有源或无源元件。装置805可为计算机、服务器、膝上型计算机、笔记型计算机、平板计算机、移动电话、可穿戴电子装置、个人电子装置等等。或装置805可为此装置的一部分或方面。
图9展示说明根据本发明的实施例的具有虚拟页面大小的存储器的方法900的流程图。方法900的操作可由如本文中描述的存储器控制器(例如，参考图6的存储器控制器615)或其组件实施。例如，方法900的操作可由如参考图6到图8描述的存储器控制器执行。在一些实例中，存储器控制器可执行代码集以控制装置的功能元件以执行下文描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文描述的一些或全部功能。
在框905处，存储器控制器可确定与存储器阵列的第一组存储器单元相关联的页面大小。框905的操作可根据参考图1到图8描述的方法执行。在某些实例中，框905的操作的一些或全部可由如参考图6到图8描述的存储器控制器执行。
在框910中，存储器控制器可将页面大小的指示发送到存储器阵列以激活第二组存储器单元。框910的操作可根据参考图1到图8描述的方法执行。在某些实例中，框905的操作的一些或全部可由如参考图6到图8描述的存储器控制器执行。
在框915处，存储器控制器可在发送页面大小的指示之后存取第二组存储器单元中的至少一个存储器单元。框915的操作可根据参考图1到图8描述的方法执行。在某些实例中，框905的操作的一些或全部可由如参考图6到图8描述的存储器控制器执行。
在一些情况中，所述方法还可包含确定与存储器阵列的第一组存储器单元相关联的页面大小。另外或替代地，行地址的位数及列地址的位数可各自包括小于存储器阵列的总位数的值。在一些情况中，所述方法还可包含在发送页面大小的指示之后，存取第二组存储器单元中的至少一个存储器单元。
另外，例如，所述第一组存储器单元可为所述第二组存储器单元的子组。所述方法还可包含至少部分基于页面大小而对第二组存储器单元中的至少一个存储器单元进行编程。在一些实例中，所述方法还可包含将页面大小的指示发送到存储器阵列以激活第二组存储器单元。另外或替代地，例如，所述方法还可包含从与存储器阵列耦合的主机接收使用页面大小的命令。
在额外实例中，页面大小的指示可包括第一激活命令及第二激活命令。第一激活命令可包括至少部分基于确定页面大小的行地址的数个位。另外，例如，第二激活命令可包括至少部分基于确定页面大小的列地址的数个位。在进一步情况中，所述方法还可包含接收使用页面大小的命令，其中可响应于接收所述命令而确定与第一组存储器单元相关联的页面大小。
图10展示说明根据本发明的实施例的具有虚拟页面大小的存储器的方法1000的流程图。方法1000的操作可由如本文中描述的存储器控制器(例如，参考图6的存储器控制器615)或其组件实施。例如，方法1000的操作可由如参考图6到图8描述的存储器控制器执行。在一些实例中，存储器控制器可执行代码集以控制装置的功能元件以执行下文描述的功能。另外或替代地，存储器控制器可使用专用硬件执行下文描述的一些或全部功能。
在框1005中，控制器可发送识别存储器阵列的一组存储器单元的第一命令，其中所述组存储器单元中的第一数量个存储器单元可对应于所述存储器阵列的标称页面大小。框1005的操作可根据参考图1到图8描述的方法执行。在某些实例中，框1005的操作的一些或全部可由如参考图6到图8描述的存储器控制器执行。
在框1010中，所述存储器控制器可发送激活所述组存储器单元的子组的第二命令，其中所述子组中的第二数量个存储器单元可对应于存储器阵列的内部页面大小。框1010的操作可根据参考图1到图8描述的方法执行。在某些实例中，框1005的操作的一些或全部可由如参考图6到图8描述的存储器控制器执行。
在框1015中，存储器控制器可存取所述组存储器单元的子组中的至少一个存储器单元。框1015的操作可根据参考图1到图8描述的方法执行。在某些实例中，框1005的操作的一些或全部可由如参考图6到图8描述的存储器控制器执行。
在一些情况中，所述方法还可包含发送识别存储器阵列的一组存储器单元的第一命令，其中所述组存储器单元中的第一数量个存储器单元可对应于所述存储器阵列的标称页面大小。另外或替代地，标称页面大小可为存储器阵列内的存储器单元的多个存储体的页面大小。另外，例如，所述方法还可包含存取所述组存储器单元的子组中的至少一个存储器单元。在一些情况中，所述方法还可包含至少部分基于存储器阵列的内部页面大小而对子组中的至少一个存储器单元进行编程。
另外，例如，相较于编程，可存取子组的更大数量的存储器单元。在一些情况中，所述方法还可包含发送激活所述组存储器单元的子组的第二命令，其中所述子组中的第二数量个存储器单元可对应于存储器阵列的内部页面大小。在一些情况中，第二命令可包括可各自至少部分基于存储器阵列的标称页面大小的行地址及列地址。另外，例如，所述方法还可包含发送激活所述组存储器单元的子组的第二子组的第三命令，其中第二子组可含有少于第二数量个存储器单元的第三数量个存储器单元。
在进一步实例中，所述方法还可包含接收所述标称页面大小的指示，其中可响应于接收所述指示而发送所述第一命令。在一些情况中，所述方法还可包含接收存取所述子组中的特定存储器单元的请求，其中可响应于接收请求而发送第二命令。此外，例如，存储器阵列的内部页面大小可小于存储器阵列的标称页面大小。
描述一种设备。在一些实例中，所述设备可包含：存储器阵列，其包含各自与所述存储器阵列的存储器单元的行耦合的多个行存取线及各自与所述存储器阵列的存储器单元的列耦合的多个列存取线；用于确定与存储器阵列的第一组存储器单元相关联的页面大小的构件；用于发送所述页面大小的指示以激活第二组存储器单元的构件；及用于在发送所述页面大小的所述指示的构件之后读取与所述页面大小相关联的所述第二组存储器单元中的每一存储器单元的构件。
在一些实例中，所述第二组存储器单元是所述页面大小的整数倍。在一些实例中，与所述第一组存储器单元相关联的所述经确定页面大小对应于所述存储器单元行中的至少一者及所述存储器单元列中的至少一者。在一些实例中，所述设备可包含用于至少部分基于发送所述页面大小的所述指示的构件而存取所述存储器单元行中的至少一者的构件。在一些实例中，所述设备可包含多个感测组件及多个开关；用于激活所述多个开关中的至少一个开关以使用多个感测组件中的感测组件存取所述行存取线及所述列存取线中的每一者的构件；及用于至少部分基于所述激活而读取所述第二组存储器单元中的每一存储器单元的构件。
描述一种设备。在一些实例中，所述设备可包含：用于确定与存储器阵列的第一组存储器单元相关联的页面大小的构件；用于将所述页面大小的指示发送到所述存储器阵列以激活第二组存储器单元的构件；及用于在发送所述页面大小的所述指示之后存取所述第二组存储器单元中的至少一个存储器单元的构件。
在一些实例中，所述第一组存储器单元是所述第二组存储器单元的子组。在一些实例中，所述设备可包含用于至少部分基于所述页面大小而对所述第二组存储器单元中的所述至少一个存储器单元进行编程的构件。在一些实例中，所述设备可包含用于接收使用所述页面大小的命令的构件，其中响应于接收所述命令而确定与所述第一组存储器单元相关联的所述页面大小。在一些实例中，所述设备可包含用于从与所述存储器阵列耦合的主机接收使用所述页面大小的所述命令的构件。
在一些实例中，所述页面大小的所述指示包括第一激活命令及第二激活命令。在一些实例中，所述第一激活命令包括至少部分基于所述确定所述页面大小的行地址的数个位；且所述第二激活命令包括至少部分基于所述确定所述页面大小的列地址的数个位。
描述一种设备。在一些实例中，所述设备可包含：存储器阵列，其包含各自与所述存储器阵列的存储器单元的行耦合的多个行存取线及各自与所述存储器阵列的存储器单元的列耦合的多个列存取线；用于发送识别存储器阵列的一组存储器单元的第一命令的构件；用于发送激活所述组存储器单元的子组的第二命令的构件；及用于存取所述组存储器单元的所述子组中的至少一个存储器单元的构件。
在一些实例中，所述组存储器单元含有第一数量个存储器单元且所述组存储器单元的所述子组含有第二数量个存储器单元，其中所述组存储器单元中的所述第一数量个存储器单元对应于所述存储器阵列的标称页面大小且所述第二数量个存储器单元对应于所述存储器阵列的内部页面大小，且其中所述第二数量个存储器单元少于所述第一数量个存储器单元。
在一些实例中，所述第一命令经配置以识别存储器单元的至少一个物理行及存储器单元的至少一个物理列，其中所述至少一个物理行及所述至少一个物理列对应于所述存储器阵列的所述标称页面大小。在一些实例中，所述第一命令至少部分基于第一页面大小且所述第二命令至少部分基于第二页面大小。在一些实例中，通过发送存取命令而存取所述子组的所述至少一个存储器单元，其中所述存取命令包括至少部分基于所述第二命令的寻址方案。
描述一种设备。在一些实例中，所述设备可包含：用于发送识别存储器阵列的一组存储器单元的第一命令的构件，其中所述组存储器单元中的第一数量个存储器单元对应于所述存储器阵列的标称页面大小；用于发送激活所述组存储器单元的子组的第二命令的构件，其中所述子组中的第二数量个存储器单元对应于所述存储器阵列的内部页面大小；及用于存取所述组存储器单元的所述子组中的至少一个存储器单元的构件。
在一些实例中，所述设备可包含用于至少部分基于所述存储器阵列的所述内部页面大小而对所述子组中的至少一个存储器单元进行编程的构件。在一些实例中，相较于编程，存取所述子组的更大数量个存储器单元。在一些实例中，所述存储器阵列的所述内部页面大小小于所述存储器阵列的所述标称页面大小。在一些实例中，所述第二命令包括各自至少部分基于所述存储器阵列的所述标称页面大小的行地址及列地址。在一些实例中，所述设备可包含用于发送激活所述组存储器单元的所述子组的第二子组的第三命令的构件，其中所述第二子组含有少于所述第二数量个存储器单元的第三数量个存储器单元。在一些实例中，所述设备可包含用于接收所述标称页面大小的指示的构件，其中响应于接收所述指示而发送所述第一命令。
应注意，上文描述的方法描述可能实施方案，且操作及步骤可重新布置或以其它方式修改且其它实施方案是可行的。此外，可组合来自两个或两个以上方法的实施例。
可使用各种不同科技及技术中的任一者表示本文中描述的信息及信号。例如，贯穿上文描述可引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。一些图可将信号说明为单个信号；然而，所属领域的一般技术人员应理解，信号可表示信号的总线，其中总线可具有各种位宽度。
如本文中使用，术语“虚拟接地”是指保持于近似零伏特(0V)的电压但未直接与接地连接的电路的节点。因此，虚拟接地的电压可暂时波动且在稳定状态下返回到近似0V。可使用各种电子电路元件(例如由运算放大器及电阻器组成的分压器)实施虚拟接地。其它实施方案也是可行的。“虚拟接地”或“经虚拟接地”意指连接到近似0V。
术语“电子通信”及“耦合”是指支持组件之间的电子流动的组件之间的关系。这可包含组件之间的直接连接或可包含中间组件。彼此电子通信或耦合的组件可(例如，在通电电路中)主动交换电子或信号或不可(例如，在断电电路中)主动交换电子或信号，但可经配置且可操作以在电路通电之后交换电子或信号。举例来说，经由开关(例如，晶体管)物理连接的两个组件电子通信或可耦合，而无关于开关的状态(即，断开或闭合)。
本文中使用的术语“层”是指几何结构的层或薄片。每一层可具有三个维度(例如，高度、宽度及深度)且可覆盖表面的一些或全部。例如，层可为其中两个维度大于第三维度的三维结构，例如，薄膜。层可包含不同元件、组件及/或材料。在一些情况中，一个层可由两个或两个以上子层构成。在一些附图中，出于说明目的描绘三维层的两个维度。然而，所属领域的技术人员将认识到，层在本质上是三维的。
如本文中使用，术语“基本上”意指修饰特性(例如，由术语基本上修饰的动词或形容词)不需要是绝对的但足够接近以便实现特性的优点。
如本文中使用，术语“电极”可指电导体，且在一些情况中，可用作到存储器单元或存储器阵列的其它组件的电接触件。电极可包含提供存储器阵列100的元件或组件之间的导电路径的迹线、电线、导线、导电层等等。术语“隔离”是指其中电子目前无法在它们之间流动的组件之间的关系；如果在组件之间存在开路，那么组件彼此隔离。例如，当开关断开时，通过开关物理连接的两个组件可彼此隔离。
如本文中使用，术语“短接”是指组件之间的关系，其中经由两个所讨论组件之间的单个中间组件的激活而在组件之间建立导电路径。例如，当闭合两个组件之间的开关时，短接到第二组件的第一组件可与第二组件交换电子。因此，短接可为使电荷能够在电子通信的组件(或线)之间流动的动态操作。
本文中论述的装置(包含存储器阵列100)可经形成在半导体衬底(例如硅、锗、硅锗合金、砷化镓、氮化镓等)上。在一些情况中，衬底是半导体晶片。在其它情况中，衬底可为绝缘体上覆硅(SOI)衬底(例如玻璃上覆硅(SOG)或蓝宝石上覆硅(SOP))或在另一衬底上的半导体材料的外延层。衬底或衬底的子区域的导电性可通过使用各种化学物种(包含(但不限于)磷、硼或砷)掺杂而受控。掺杂可在衬底的初始形成或生长期间通过离子植入或通过任何其它掺杂手段而执行。
本文中论述的晶体管或若干晶体管可表示场效晶体管(FET)且包括包含源极、漏极与栅极的三端子装置。端子可通过导电材料(例如，金属)连接到其它电子元件。源极及漏极可为导电的且可包括重度掺杂(例如，简并)半导体区域。源极及漏极可通过轻度掺杂半导体区域或沟道分离。如果沟道是n型(即，多数载流子是电子)，那么FET可被称为n型FET。如果沟道是p型(即，多数载流子是电洞)，那么FET可被称为p型FET。沟道可通过绝缘栅极氧化物封盖。可通过将电压施加到栅极而控制沟道导电性。例如，分别将正电压或负电压施加到n型FET或p型FET可导致沟道变为导电。当将大于或等于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“接通”或“激活”。当将小于晶体管的阈值电压的电压施加到晶体管栅极时，晶体管可“关断”或“去激活”。
本文中所阐述的描述结合附图描述实例配置且不表示可实施或在权利要求书的范围内的全部实例。本文中使用的术语“实例性”意指“充当实例、例项或说明”且非“优选”或“优于其它实例”。详细描述包含为了提供所描述技术的理解的目的的特定细节。然而，可在不具有这些特定细节的情况下实践这些技术。在一些例项中，以框图形式展示熟知结构及装置以便避免使所描述实例的概念不清楚。
在附图中，类似组件或特征可具有相同参考标记。此外，可通过在参考标记之后加上破折号及在类似组件当中区分的第二标记而区分相同类型的各种组件。如果在说明书中仅使用第一参考标记，那么描述适用于具有相同第一参考标记的类似组件中的任一者而无关于第二参考标记。
可使用各种不同科技及技术中的任一者表示本文中描述的信息及信号。例如，贯穿上文描述可引用的数据、指令、命令、信息、信号、位、符号及芯片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或其任何组合表示。
可使用通用处理器、DSP、ASIC、FPGA或其它可编程逻辑装置、离散门或晶体管逻辑、离散硬件组件或经设计以执行本文中描述的功能的其任何组合而实施或执行结合本发明描述的各种说明性框及模块。通用处理器可为微处理器，但在替代方案中，处理器可为任何常规处理器、控制器、微控制器或状态机。处理器还可被实施为计算装置的组合(例如，数字信号处理器(DSP)及微处理器的组合、多个微处理器、结合DSP核心的一或多个微处理器或任何其它此配置)。
可在硬件、由处理器执行的软件、固件或其任何组合中实施本文中描述的功能。如果在由处理器执行的软件中实施，那么可将功能作为一或多个指令或代码存储在计算机可读媒体上或经由计算机可读媒体传输。其它实例及实施方案是在本发明及所附权利要求书的范围内。举例来说，由于软件的性质，可使用由处理器执行的软件、硬件、固件、硬接线或这些中的任一者的组合来实施上文描述的功能。实施功能的特征也可物理上定位在各种位置处，包含经分布使得在不同物理位置处实施功能的部分。而且，如本文中所使用，包含在权利要求书中，如项目列表(举例来说，以例如“中的至少一者”或“中的一或多者”的短语开始的项目列表)中使用的“或”指示包含列表，使得(举例来说)A、B或C中的至少一者的列表意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，短语“基于”不应被解释为对条件闭集的参考。例如，在不脱离本发明的范围的情况下，描述为“基于条件A”的实例性步骤可基于条件A及条件B两者。换句话说，如本文中使用，短语“基于”应按与短语“至少部分基于”相同的方式来解释。
计算机可读媒体包含非暂时性计算机存储媒体及通信媒体两者，包含促进计算机程序从一个位置到另一位置的传送的任何媒体。非暂时性存储媒体可为可由通用计算机或专用计算机存取的任何可用媒体。举例来说(且非限制)，非暂时性计算机可读媒体可包括RAM、ROM、电可擦除可编程只读存储器(EEPROM)、光盘(CD)ROM或其它光盘存储装置、磁盘存储装置或其它磁性存储装置或可用于载送或存储呈指令或数据结构的形式的所要代码构件且可由通用计算机或专用计算机或通用或专用处理器存取的任何其它非暂时性媒体。而且，任何连接可适当地被称为计算机可读媒体。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)从网站、服务器或其它远程源传输软件，那么同轴电缆、光纤电缆、双绞线、数字用户线(DSL)或无线技术(例如红外线、无线电及微波)包含在媒体的定义中。如本文中使用，磁盘及光盘包含CD、激光光盘、光盘、数字多功能光盘(DVD)、软盘及蓝光光盘，其中磁盘通常磁性地重现数据而光盘用激光光学地重现数据。上述组合也包含在计算机可读媒体的范围内。
提供本文中的描述以使所属领域的技术人员能够制作或使用本发明。所属领域的技术人员将容易明白对本发明的各种修改，且本文中定义的一般原理可应用于其它变动而不脱离本发明的范围。因此，本发明不限于本文中描述的实例及设计，但符合与本文中揭示的原理及新颖特征一致的最广范围。

Claims (35)

1.一种方法，其包括：
确定与存储器阵列的第一组存储器单元相关联的页面大小；
将所述页面大小的指示发送到所述存储器阵列以激活第二组存储器单元；及
在所述发送所述页面大小的所述指示之后，存取所述第二组存储器单元中的至少一个存储器单元。
2.根据权利要求1所述的方法，其中所述第一组存储器单元是所述第二组存储器单元的子组。
3.根据权利要求1所述的方法，其进一步包括：
至少部分基于所述页面大小而对所述第二组存储器单元中的所述至少一个存储器单元进行编程。
4.根据权利要求1所述的方法，其进一步包括：
接收使用所述页面大小的命令，其中响应于接收到所述命令而确定与所述第一组存储器单元相关联的所述页面大小。
5.根据权利要求4所述的方法，其进一步包括：
从与所述存储器阵列耦合的主机接收使用所述页面大小的所述命令。
6.根据权利要求1所述的方法，其中所述页面大小的所述指示包括第一激活命令及第二激活命令。
7.根据权利要求6所述的方法，其中：
所述第一激活命令包括至少部分基于所述确定所述页面大小的行地址的数个位；且
所述第二激活命令包括至少部分基于所述确定所述页面大小的列地址的数个位。
8.一种方法，其包括：
发送识别存储器阵列的一组存储器单元的第一命令，其中所述组存储器单元中的第一数量个存储器单元对应于所述存储器阵列的标称页面大小；
发送激活所述组存储器单元的子组的第二命令，其中所述子组中的第二数量个存储器单元对应于所述存储器阵列的内部页面大小；及
存取所述组存储器单元的所述子组中的至少一个存储器单元。
9.根据权利要求8所述的方法，其进一步包括：
至少部分基于所述存储器阵列的所述内部页面大小而对所述子组中的至少一个存储器单元进行编程。
10.根据权利要求9所述的方法，其中相较于编程，存取所述子组的更大数量个存储器单元。
11.根据权利要求8所述的方法，其中所述存储器阵列的所述内部页面大小小于所述存储器阵列的所述标称页面大小。
12.根据权利要求8所述的方法，其中所述第二命令包括各自至少部分基于所述存储器阵列的所述标称页面大小的行地址及列地址。
13.根据权利要求8所述的方法，其进一步包括：
发送激活所述组存储器单元的所述子组的第二子组的第三命令，其中所述第二子组含有少于所述第二数量个存储器单元的第三数量个存储器单元。
14.根据权利要求8所述的方法，其进一步包括：
接收所述标称页面大小的指示，其中响应于接收到所述指示而发送所述第一命令。
15.根据权利要求14所述的方法，其进一步包括：
接收存取所述子组的特定存储器单元的请求，其中响应于接收到所述请求而发送所述第二命令。
16.一种电子存储器设备，其包括：
存储器阵列，其包含各自与所述存储器阵列的存储器单元的行耦合的多个行存取线及各自与所述存储器阵列的存储器单元的列耦合的多个列存取线；及
存储器控制器，其与所述多个行存取线及所述多个列存取线电子通信，其中所述存储器控制器可操作以：
确定与所述存储器阵列的第一组存储器单元相关联的页面大小；
发送所述页面大小的指示以激活第二组存储器单元；及
在所述发送所述页面大小的所述指示之后，读取与所述页面大小相关联的所述第二组存储器单元中的每一存储器单元。
17.根据权利要求16所述的电子存储器设备，其中所述第二组存储器单元是所述页面大小的整数倍。
18.根据权利要求16所述的电子存储器设备，其中与所述第一组存储器单元相关联的所述经确定页面大小对应于所述存储器单元行中的至少一者及所述存储器单元列中的至少一者。
19.根据权利要求18所述的电子存储器设备，其中所述存储器控制器可操作以：
至少部分基于所述发送所述页面大小的所述指示而存取所述存储器单元行中的至少一者。
20.根据权利要求16所述的电子存储器设备，其进一步包括：
多个感测组件及多个开关，其中所述存储器控制器可操作以：
激活所述多个开关中的至少一个开关以使用多个感测组件中的感测组件存取所述行存取线及所述列存取线中的每一者；及
至少部分基于所述激活而读取所述第二组存储器单元中的每一存储器单元。
21.一种电子存储器设备，其包括：
存储器阵列，其包含各自与所述存储器阵列的存储器单元的行耦合的多个行存取线及各自与所述存储器阵列的存储器单元的列耦合的多个列存取线；及
存储器控制器，其与所述多个行存取线及所述多个列存取线电子通信，其中所述存储器控制器可操作以：
发送识别所述存储器阵列的一组存储器单元的第一命令；
发送激活所述组存储器单元的子组的第二命令；及
存取所述组存储器单元的所述子组中的至少一个存储器单元。
22.根据权利要求21所述的电子存储器设备，其中所述组存储器单元含有第一数量个存储器单元且所述组存储器单元的所述子组含有第二数量个存储器单元，其中所述组存储器单元中的所述第一数量个存储器单元对应于所述存储器阵列的标称页面大小且所述第二数量个存储器单元对应于所述存储器阵列的内部页面大小，且其中所述第二数量个存储器单元少于所述第一数量个存储器单元。
23.根据权利要求22所述的电子存储器设备，其中所述第一命令经配置以识别存储器单元的至少一个物理行及存储器单元的至少一个物理列，其中所述至少一个物理行及所述至少一个物理列对应于所述存储器阵列的所述标称页面大小。
24.根据权利要求21所述的电子存储器设备，其中所述第一命令至少部分基于第一页面大小且所述第二命令至少部分基于第二页面大小。
25.根据权利要求21所述的电子存储器设备，其中通过发送存取命令而存取所述子组中的所述至少一个存储器单元，其中所述存取命令包括至少部分基于所述第二命令的寻址方案。
26.一种设备，其包括：
存储器阵列，其包含各自与所述存储器阵列的存储器单元的行耦合的多个行存取线及各自与所述存储器阵列的存储器单元的列耦合的多个列存取线；
用于确定与所述存储器阵列的第一组存储器单元相关联的页面大小的构件；
用于发送所述页面大小的指示以激活第二组存储器单元的构件；及
用于在发送所述页面大小的所述指示的所述构件之后读取与所述页面大小相关联的所述第二组存储器单元中的每一存储器单元的构件。
27.根据权利要求26所述的设备，其中所述第二组存储器单元是所述页面大小的整数倍。
28.根据权利要求26所述的设备，其中与所述第一组存储器单元相关联的所述经确定页面大小对应于所述存储器单元行中的至少一者及所述存储器单元列中的至少一者。
29.根据权利要求28所述的设备，其进一步包括：
用于至少部分基于发送所述页面大小的所述指示的所述构件而存取所述存储器单元行中的至少一者的构件。
30.根据权利要求26所述的设备，其进一步包括：
多个感测组件及多个开关；
用于激活所述多个开关中的至少一个开关以使用多个感测组件中的感测组件存取所述行存取线及所述列存取线中的每一者的构件；及
用于至少部分基于所述激活而读取所述第二组存储器单元中的每一存储器单元的构件。
31.一种设备，其包括：
存储器阵列，其包含各自与所述存储器阵列的存储器单元的行耦合的多个行存取线及各自与所述存储器阵列的存储器单元的列耦合的多个列存取线；
用于发送识别所述存储器阵列的一组存储器单元的第一命令的构件；
用于发送激活所述组存储器单元的子组的第二命令的构件；及
用于存取所述组存储器单元的所述子组中的至少一个存储器单元的构件。
32.根据权利要求31所述的设备，其中所述组存储器单元含有第一数量个存储器单元且所述组存储器单元的所述子组含有第二数量个存储器单元，其中所述组存储器单元中的所述第一数量个存储器单元对应于所述存储器阵列的标称页面大小且所述第二数量个存储器单元对应于所述存储器阵列的内部页面大小，且其中所述第二数量个存储器单元少于所述第一数量个存储器单元。
33.根据权利要求32所述的设备，其中所述第一命令经配置以识别存储器单元的至少一个物理行及存储器单元的至少一个物理列，其中所述至少一个物理行及所述至少一个物理列对应于所述存储器阵列的所述标称页面大小。
34.根据权利要求31所述的设备，其中所述第一命令至少部分基于第一页面大小且所述第二命令至少部分基于第二页面大小。
35.根据权利要求31所述的设备，其中通过发送存取命令而存取所述子组中的所述至少一个存储器单元，其中所述存取命令包括至少部分基于所述第二命令的寻址方案。
CN201880053973.8A 2017-08-23 2018-08-13 具有虚拟页面大小的存储器 Active CN111033618B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410707997.8A CN118585467A (zh) 2017-08-23 2018-08-13 具有虚拟页面大小的存储器

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/684,773 2017-08-23
US15/684,773 US11210019B2 (en) 2017-08-23 2017-08-23 Memory with virtual page size
PCT/US2018/046462 WO2019040304A1 (en) 2017-08-23 2018-08-13 VIRTUAL PAGE SIZE MEMORY

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410707997.8A Division CN118585467A (zh) 2017-08-23 2018-08-13 具有虚拟页面大小的存储器

Publications (2)

Publication Number Publication Date
CN111033618A true CN111033618A (zh) 2020-04-17
CN111033618B CN111033618B (zh) 2024-06-18

Family

ID=65435208

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880053973.8A Active CN111033618B (zh) 2017-08-23 2018-08-13 具有虚拟页面大小的存储器
CN202410707997.8A Pending CN118585467A (zh) 2017-08-23 2018-08-13 具有虚拟页面大小的存储器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202410707997.8A Pending CN118585467A (zh) 2017-08-23 2018-08-13 具有虚拟页面大小的存储器

Country Status (7)

Country Link
US (3) US11210019B2 (zh)
EP (1) EP3673485A4 (zh)
JP (1) JP6894044B2 (zh)
KR (1) KR102434164B1 (zh)
CN (2) CN111033618B (zh)
TW (1) TWI679536B (zh)
WO (1) WO2019040304A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10845866B2 (en) * 2017-06-22 2020-11-24 Micron Technology, Inc. Non-volatile memory system or sub-system
US11210019B2 (en) 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
US10394456B2 (en) * 2017-08-23 2019-08-27 Micron Technology, Inc. On demand memory page size
US10991425B2 (en) 2018-08-13 2021-04-27 Micron Technology, Inc. Access line grain modulation in a memory device
US11189662B2 (en) 2018-08-13 2021-11-30 Micron Technology Memory cell stack and via formation for a memory device
US11373695B2 (en) 2019-12-18 2022-06-28 Micron Technology, Inc. Memory accessing with auto-precharge
US11430950B2 (en) 2020-03-27 2022-08-30 Micron Technology, Inc. Low resistance via contacts in a memory device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400549B2 (en) * 2005-04-28 2008-07-15 Micron Technology, Inc. Memory block reallocation in a flash memory device
US20090157983A1 (en) * 2007-12-14 2009-06-18 Stephen Bowyer Method and apparatus for using a variable page length in a memory
US9235546B2 (en) * 2007-10-17 2016-01-12 Micron Technology, Inc. System and method for data read of a synchronous serial interface NAND
CN106463172A (zh) * 2014-05-06 2017-02-22 美光科技公司 用于执行多重存储器操作的设备及方法
CN106575259A (zh) * 2014-08-15 2017-04-19 美光科技公司 用于同时存取存储器的不同存储器平面的设备及方法

Family Cites Families (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69413567T2 (de) 1993-01-12 1999-06-02 Koninklijke Philips Electronics N.V., Eindhoven Prozessorsystem mit ferroelektrischem Speicher
US5930829A (en) 1997-03-31 1999-07-27 Bull Hn Information Systems Inc. Dynamic memory allocation for a random access memory employing separately stored space allocation information using a tree structure
CA2212316C (en) 1997-07-31 2001-02-13 Ibm Canada Limited - Ibm Canada Limitee A method of recognizing fixed and variable sized data objects in memory
KR100301930B1 (ko) 1999-06-10 2001-11-01 윤종용 세그먼트 플레이트 라인 스킴을 갖는 불휘발성 강유전체 랜덤액세스 메모리 장치 및 플레이트 라인 세그먼트 구동 방법
JP3249959B2 (ja) 1999-10-12 2002-01-28 株式会社ソニー・コンピュータエンタテインメント 可搬型記憶装置及びメモリカード
JP3918145B2 (ja) * 2001-05-21 2007-05-23 株式会社ルネサステクノロジ メモリコントローラ
US6504750B1 (en) * 2001-08-27 2003-01-07 Micron Technology, Inc. Resistive memory element sensing using averaging
TWI233619B (en) 2002-11-19 2005-06-01 Samsung Electronics Co Ltd Circuits and methods for changing page length in a semiconductor memory device
US7082075B2 (en) 2004-03-18 2006-07-25 Micron Technology, Inc. Memory device and method having banks of different sizes
US7254075B2 (en) 2004-09-30 2007-08-07 Rambus Inc. Integrated circuit memory system having dynamic memory bank count and page size
US7337262B2 (en) 2005-05-02 2008-02-26 International Business Machines Corporation Adaptive read ahead method of data recorded on a sequential media readable via a variable data block size storage device
US7793037B2 (en) 2005-05-31 2010-09-07 Intel Corporation Partial page scheme for memory technologies
US8171192B2 (en) 2005-09-20 2012-05-01 Qualcomm Incorporated Hardware-assisted device configuration detection
WO2007132456A2 (en) 2006-05-12 2007-11-22 Anobit Technologies Ltd. Memory device with adaptive capacity
US7958301B2 (en) 2007-04-10 2011-06-07 Marvell World Trade Ltd. Memory controller and method for memory pages with dynamically configurable bits per cell
US7747838B2 (en) 2007-05-19 2010-06-29 International Business Machines Corporation Method and apparatus for dynamically adjusting page size in a virtual memory range
US8108648B2 (en) 2007-06-25 2012-01-31 Sonics, Inc. Various methods and apparatus for address tiling
JP2009134828A (ja) 2007-11-30 2009-06-18 Toshiba Corp 半導体装置
US8068365B2 (en) 2008-02-04 2011-11-29 Mosaid Technologies Incorporated Non-volatile memory device having configurable page size
JP4672742B2 (ja) 2008-02-27 2011-04-20 株式会社東芝 メモリコントローラおよびメモリシステム
CN101727976B (zh) 2008-10-15 2012-09-19 晶天电子（深圳）有限公司 一种多层闪存装置、固态硬盘和分割非易失性存储器系统
US8250332B2 (en) 2009-06-11 2012-08-21 Qualcomm Incorporated Partitioned replacement for cache memory
US8176284B2 (en) 2009-08-11 2012-05-08 Texas Memory Systems, Inc. FLASH-based memory system with variable length page stripes including data protection information
US9600410B1 (en) 2010-07-09 2017-03-21 Crossbar, Inc. ReRAM based NAND like architecture with configurable page size
WO2012050934A2 (en) 2010-09-28 2012-04-19 Fusion-Io, Inc. Apparatus, system, and method for a direct interface between a memory controller and non-volatile memory using a command protocol
WO2012066604A1 (en) 2010-11-19 2012-05-24 Hitachi, Ltd. Server system and method for managing the same
JP2012128815A (ja) 2010-12-17 2012-07-05 Toshiba Corp メモリシステム
CN103354939B (zh) * 2010-12-17 2016-03-16 艾沃思宾技术公司 用于使dram和mram访问交错的存储器控制器和方法
US8626989B2 (en) 2011-02-02 2014-01-07 Micron Technology, Inc. Control arrangements and methods for accessing block oriented nonvolatile memory
KR101190694B1 (ko) 2011-03-04 2012-10-12 에스케이하이닉스 주식회사 반도체 메모리 장치
US9432298B1 (en) 2011-12-09 2016-08-30 P4tents1, LLC System, method, and computer program product for improving memory systems
US9330735B2 (en) * 2011-07-27 2016-05-03 Rambus Inc. Memory with deferred fractional row activation
US9146867B2 (en) 2011-10-31 2015-09-29 Hewlett-Packard Development Company, L.P. Methods and apparatus to access memory using runtime characteristics
US9355697B2 (en) * 2011-12-28 2016-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Wordline driver
US9025396B1 (en) * 2012-02-08 2015-05-05 Adesto Technologies Corporation Pre-conditioning circuits and methods for programmable impedance elements in memory devices
KR101959846B1 (ko) 2012-03-02 2019-03-20 삼성전자주식회사 저항성 메모리 장치
KR101675209B1 (ko) * 2012-03-20 2016-11-10 인텔 코포레이션 동작 제어를 위한 장치 명령에 응답하는 메모리 장치
US9087595B2 (en) * 2012-04-20 2015-07-21 Aplus Flash Technology, Inc. Shielding 2-cycle half-page read and program schemes for advanced NAND flash design
KR101932920B1 (ko) 2012-09-14 2019-03-18 삼성전자 주식회사 비휘발성 메모리 카드를 제어하는 호스트, 이를 포함하는 시스템 및 이의 동작 방법
US20140219007A1 (en) * 2013-02-07 2014-08-07 Nvidia Corporation Dram with segmented page configuration
US9224442B2 (en) * 2013-03-15 2015-12-29 Qualcomm Incorporated System and method to dynamically determine a timing parameter of a memory device
TWI489290B (zh) 2013-03-29 2015-06-21 Winbond Electronics Corp 快閃記憶體裝置與資料傳輸方法
US9311999B2 (en) * 2013-09-06 2016-04-12 Micron Technology, Inc. Memory sense amplifiers and memory verification methods
WO2015118865A1 (ja) * 2014-02-05 2015-08-13 日本電気株式会社 情報処理装置、情報処理システム及びデータアクセス方法
US9411735B2 (en) 2014-04-15 2016-08-09 International Business Machines Corporation Counter-based wide fetch management
JP2016038920A (ja) 2014-08-05 2016-03-22 マイクロン テクノロジー， インク． 半導体装置及び半導体システム
JP6375884B2 (ja) 2014-11-13 2018-08-22 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
CN105701040B (zh) * 2014-11-28 2018-12-07 杭州华为数字技术有限公司 一种激活内存的方法及装置
US9703631B2 (en) 2015-03-20 2017-07-11 Burlywood, LLC Storage emulation in a storage controller
GB2538055B (en) 2015-04-28 2017-04-19 Advanced Risc Mach Ltd Data processing apparatus having a cache
KR20170010274A (ko) 2015-07-17 2017-01-26 삼성전자주식회사 적응적 페이지 사이즈 조절 기능을 갖는 반도체 메모리 장치
KR20170045806A (ko) 2015-10-20 2017-04-28 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
US9715918B1 (en) 2016-05-23 2017-07-25 Micron Technology, Inc. Power reduction for a sensing operation of a memory cell
US9892776B2 (en) 2016-06-13 2018-02-13 Micron Technology, Inc. Half density ferroelectric memory and operation
US10566040B2 (en) 2016-07-29 2020-02-18 Micron Technology, Inc. Variable page size architecture
US10303375B2 (en) 2016-09-19 2019-05-28 Fungible, Inc. Buffer allocation and memory management
US20180188988A1 (en) * 2017-01-04 2018-07-05 Qualcomm Incorporated Partial page access in a low power memory system
US10418084B2 (en) 2017-02-07 2019-09-17 Micron Technology, Inc. Pre-writing memory cells of an array
US10186325B2 (en) * 2017-03-07 2019-01-22 Intel Corporation Method and apparatus for shielded read to reduce parasitic capacitive coupling
US10261913B2 (en) 2017-04-20 2019-04-16 Alibaba Group Holding Limited Persistent memory for key-value storage
US10845866B2 (en) 2017-06-22 2020-11-24 Micron Technology, Inc. Non-volatile memory system or sub-system
US10372446B2 (en) * 2017-07-01 2019-08-06 Intel Corporation Technology to dynamically modulate memory device read granularity
US10418085B2 (en) 2017-07-20 2019-09-17 Micron Technology, Inc. Memory plate segmentation to reduce operating power
US10510423B2 (en) 2017-08-04 2019-12-17 Micron Technology, Inc. Mitigating disturbances of memory cells
US11210019B2 (en) 2017-08-23 2021-12-28 Micron Technology, Inc. Memory with virtual page size
US10942854B2 (en) 2018-05-09 2021-03-09 Micron Technology, Inc. Prefetch management for memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7400549B2 (en) * 2005-04-28 2008-07-15 Micron Technology, Inc. Memory block reallocation in a flash memory device
US9235546B2 (en) * 2007-10-17 2016-01-12 Micron Technology, Inc. System and method for data read of a synchronous serial interface NAND
US20090157983A1 (en) * 2007-12-14 2009-06-18 Stephen Bowyer Method and apparatus for using a variable page length in a memory
CN106463172A (zh) * 2014-05-06 2017-02-22 美光科技公司 用于执行多重存储器操作的设备及方法
CN106575259A (zh) * 2014-08-15 2017-04-19 美光科技公司 用于同时存取存储器的不同存储器平面的设备及方法

Also Published As

Publication number Publication date
TWI679536B (zh) 2019-12-11
JP2020532037A (ja) 2020-11-05
KR102434164B1 (ko) 2022-08-19
US12001715B2 (en) 2024-06-04
CN111033618B (zh) 2024-06-18
US20220188035A1 (en) 2022-06-16
WO2019040304A1 (en) 2019-02-28
KR20200032765A (ko) 2020-03-26
TW201921250A (zh) 2019-06-01
US11210019B2 (en) 2021-12-28
CN118585467A (zh) 2024-09-03
EP3673485A4 (en) 2021-05-26
EP3673485A1 (en) 2020-07-01
US20240311055A1 (en) 2024-09-19
US20190065105A1 (en) 2019-02-28
JP6894044B2 (ja) 2021-06-23

Similar Documents

Publication Publication Date Title
US10685694B2 (en) Cell bottom node reset in memory array
US11961588B2 (en) Variable page size architecture
CN109074840B (zh) 铁电存储器单元感测
CN110770833B (zh) 存储器单元的基于时间存取
US12001715B2 (en) Memory with virtual page size
US11417380B2 (en) Dual mode ferroelectric memory cell operation
EP3427265B1 (en) Parallel access techniques within memory sections through section independence
CN118366500B (zh) 存储器板分割以减少操作功率
CN111108563A (zh) 自参考存储器装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment
TG01 Patent term adjustment