CN110995241B - 一种自适应相位调整的lvds延时电路 - Google Patents
一种自适应相位调整的lvds延时电路 Download PDFInfo
- Publication number
- CN110995241B CN110995241B CN201911279697.XA CN201911279697A CN110995241B CN 110995241 B CN110995241 B CN 110995241B CN 201911279697 A CN201911279697 A CN 201911279697A CN 110995241 B CN110995241 B CN 110995241B
- Authority
- CN
- China
- Prior art keywords
- delay
- data
- clock
- adaptive
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000003044 adaptive effect Effects 0.000 claims abstract description 36
- 238000012549 training Methods 0.000 claims description 46
- 238000005070 sampling Methods 0.000 claims description 29
- 230000001934 delay Effects 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 claims description 8
- 238000012360 testing method Methods 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供了一种自适应相位调整的LVDS延时电路，多级延时电路输入信号为LVDS输入数据，通过多路选择器选择输出几级延时，多路选择器的输出信号是经过延时选择后的数据信号，数据信号是自适应判定的输入信号，自适应判定确定时钟对齐数据中间窗口的延时参数，并将延时参数输出，作为多路选择器的控制信号。本发明减少了确定合适延时参数的迭代次数，减小了延时电路的规模和复杂度，提高了时序收敛速度，消除了时钟切换带来的去毛刺问题；能自动找到合适的延时参数，不需要用户反复迭代测试；能准确找到数据中间窗口对准时钟边沿的延时值，大大提高了采样数据的稳定性。
Description
技术领域
本发明涉及信号处理技术领域，尤其是一种LVDS延时电路，可满足不同应用系统对高速LVDS正确采样的需求。
背景技术
随着LVDS信号传输速率的提高，信号每位占用的时间窗口不断减小，导致采样时钟对信号的采样点在其有效区间采样的准确性降低；再加上传输路径的不同，各数据线和采样时钟到达接收端的延迟时间不能保证完全一致，因此带来时钟和数据信号之间的偏移。LVDS延时电路通过调整数据或时钟的延时，实现时钟和数据相对相位的调整，完成稳定正确采样。
传统LVDS延时电路通过调整时钟的延时，实现时钟和数据相对相位的调整，如图1所示，该电路需要精确控制时钟的延时时间，让多位数据和时钟的相位同时满足时序要求。且该电路不具备自适应相位调整功能。如图2所示。在实际应用中则存在以下缺点：
1.对延时时间的精度要求高，导致迭代次数和延时台阶多，延时电路规模大；
2.该电路不能自动找到合适的延时量，在不同的应用场景下需要不断改变延时时间进行测试，直到找到合适的延时值，且找到的延时值不能保证时钟边沿对齐的是数据中间窗口；
3.时钟作为全局变量，一旦改变其路径延时，会导致该时钟域其它数据和该时钟的相位关系发生变化，其它数据路径的时序收敛将变得困难；
4.该电路的输出时钟是对时钟进行不同延时后进行选择得到的，时钟的选择需要进行专门的去毛刺处理，增加了电路复杂度，同时改变了时钟路径的延时，和设计需要的延时差异大。
发明内容
为了克服现有技术的不足，本发明提供一种自适应相位调整的LVDS延时电路置。以时钟为基准，对各位数据进行延时，实现数据和时钟相位的调整，同时自适应的找到各位数据需要延时的量，以达到稳定精确采样的目的。
本发明解决其技术问题所采用的技术方案是：
一种自适应相位调整的LVDS电路，包括多级延时电路、多路选择器和自适应判定模块，其中自适应判定模块包括训练码匹配、延时控制、确定数据左边沿、数据窗中间对齐的延时参数计算和确定数据右边沿。
多级延时电路输入信号为LVDS输入数据，由32级延时构成，通过多路选择器选择输出几级延时，多路选择器的输入信号为32级延时后的数据信号，控制信号由自适应判定输出，多路选择器的输出信号是经过延时选择后的数据信号，数据信号是自适应判定的输入信号，自适应判定确定时钟对齐数据中间窗口的延时参数，并将延时参数输出，作为多路选择器的控制信号。
进入自适应判定的输入信号首先进入训练码匹配进行判定，输出采样后的数据信号，数据信号进入延时控制，输出经过延时的数据信号，数据信号作为确定数据左边沿和确定数据右边沿的输入，当判定数据信号进入确定数据右边沿后，计算出时钟对齐数据窗右边沿时的延时参数，将延时后的数据送给延时控制进行延时后进入确定数据左边沿；当判定数据信进入确定数据左边沿后，计算出时钟对齐数据窗左边沿时的延时参数，将该延时参数送给数据窗中间对齐的延时参数计算，数据窗中间对齐的延时参数计算的输入信号为确定数据右边沿或确定数据左边沿确定的延时参数，经过计算后，得出时钟对齐数据中间窗口的延时参数。
自适应判定工作时，首先由外部电路发送一组训练码，训练码的位宽与系统中LVDS下一级需并行处理的数据位宽一致，训练码内容的码内存在至少一个跳变沿的要求，训练码经过多级延时电路(1)、多路选择器(2)，进入自适应判定(3)，多级延时电路(1)的初始延时为0，初始训练码进入自适应判定(3)后，训练码匹配(31)用系统时钟对其进行采样，看输出结果是否和输入训练码一致，如果一致，记录此时的延时值为0，并进入延时控制模块(32)，增加若干延时，进入确定数据左边沿(33)，直到时钟采样数据结果和训练码再次匹配，记录此时的延时值，进入数据窗中间对齐的延时参数计算(34)，计算出时钟边沿对齐数据窗中间位置的延时参数；如果不一致，则进入延时控制模块(32)，增加若干延时，进入确定数据右边沿(35)，直到时钟采样数据结果和训练码匹配，记录此时的延时值，继续增大延时，进入确定数据左边沿(33)，直到时钟采样数据结果和训练码再次匹配，记录此时的延时值，进入数据窗中间对齐的延时参数计算(34)，计算出时钟边沿对齐数据窗中间位置的延时参数。延时参数决定了延时电路的输入信号经过几级延时再输出采样。
本发明的有益效果在于：
1)本发明由于采用数据延时的方式，减少了确定合适延时参数的迭代次数，减小了延时电路的规模和复杂度，提高了时序收敛速度，消除了时钟切换带来的去毛刺问题；
2)本发明由于采用了自适应判定，能自动找到合适的延时参数，不需要用户反复迭代测试；
3)本发明由于采用了左右边沿的自适应判定方法，能准确找到数据中间窗口对准时钟边沿的延时值，大大提高了采样数据的稳定性。
附图说明
图1为传统LVDS延时电路采用的时钟延时方式采样框图；
图2为传统LVDS延时电路框图；
图3为本发明采用的数据延时方式采样框图；
图4为本发明自适应相位调整的LVDS延时电路框图；
图5为本发明自适应相位调整的LVDS延时电路自适应判定模块框图；
图6为本发明自适应相位调整的LVDS延时电路的应用实例图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
本发明的目的在于针对上述现有技术的不足，提供一种自适应相位调整的LVDS延时电路，以时钟为基准，对各位数据进行延时，实现数据和时钟相位的调整，如图3所示，同时自适应的找到各位数据需要延时的量，以达到稳定精确采样的目的，如图4所示。
一种自适应相位调整的LVDS电路，包括多级延时电路、多路选择器和自适应判定模块，其中自适应判定模块包括训练码匹配、延时控制、确定数据左边沿、数据窗中间对齐的延时参数计算和确定数据右边沿。
多级延时电路输入信号为LVDS输入数据，由32级延时构成，通过多路选择器选择输出几级延时，多路选择器的输入信号为32级延时后的数据信号，控制信号由自适应判定输出，多路选择器的输出信号是经过延时选择后的数据信号，数据信号是自适应判定的输入信号，自适应判定确定时钟对齐数据中间窗口的延时参数，并将延时参数输出，作为多路选择器的控制信号。
进入自适应判定的输入信号首先进入训练码匹配进行判定，输出采样后的数据信号，数据信号进入延时控制，输出经过延时的数据信号，数据信号作为确定数据左边沿和确定数据右边沿的输入，当判定数据信号进入确定数据右边沿后，计算出时钟对齐数据窗右边沿时的延时参数，将延时后的数据送给延时控制进行延时后进入确定数据左边沿；当判定数据信进入确定数据左边沿后，计算出时钟对齐数据窗左边沿时的延时参数，将该延时参数送给数据窗中间对齐的延时参数计算，数据窗中间对齐的延时参数计算的输入信号为确定数据右边沿或确定数据左边沿确定的延时参数，经过计算后，得出时钟对齐数据中间窗口的延时参数。
如图5所示，自适应判定工作时，首先由外部电路发送一组训练码，训练码的位宽与系统中LVDS下一级需并行处理的数据位宽一致，训练码内容的码内存在至少一个跳变沿的要求，例如某雷达系统中LVDS延迟电路的训练码为0000_0000_0011_1111_1111，训练码经过多级延时电路(1)、多路选择器(2)，进入自适应判定(3)，多级延时电路(1)的初始延时为0，初始训练码进入自适应判定(3)后，训练码匹配(31)用系统时钟对其进行采样，看输出结果是否和输入训练码一致，如果一致，记录此时的延时值为0，并进入延时控制模块(32)，增加若干延时，进入确定数据左边沿(33)，直到时钟采样数据结果和训练码再次匹配，记录此时的延时值，进入数据窗中间对齐的延时参数计算(34)，计算出时钟边沿对齐数据窗中间位置的延时参数；如果不一致，则进入延时控制模块(32)，增加若干延时，进入确定数据右边沿(35)，直到时钟采样数据结果和训练码匹配，记录此时的延时值，继续增大延时，进入确定数据左边沿(33)，直到时钟采样数据结果和训练码再次匹配，记录此时的延时值，进入数据窗中间对齐的延时参数计算(34)，计算出时钟边沿对齐数据窗中间位置的延时参数。延时参数决定了延时电路的输入信号经过几级延时再输出采样。
所述自适应相位调整的LVDS延时电路，采用数据延时的方式调整数据和时钟的相对相位，通过自适应判定自动找到合适的延时参数，使时钟边沿和数据窗中间位置对齐，达到稳定正确的采样。数据延时的方式是以时钟为基准的，调整每路数据满足采样时序，与时钟延时方式相比，迭代次数大大减少，降低了延时电路的规模和复杂度，也使时序收敛变得更加容易，自适应判定使得LVDS接口可以在各类环境中自动找到合适的延时参数，满足采样时序要求。左右边沿的自适应判定方法，能准确找到数据中间窗口对准时钟边沿的延时值，大大提高了采样数据的稳定性。
如图3所示，本发明的自适应相位调整的LVDS延时电路采用数据延时的方式调整时钟和数据的相位关系，通过确定数据左边沿和右边沿，延时数据，使数据中间窗口对准时钟边沿，保证稳定正确采样。如图4所示，本发明的自适应相位调整的LVDS电路集成有多级延时电路(1)、多路选择器(2)、自适应判定(3)，其中自适应判定模块由训练码匹配(31)、延时控制32、确定数据左边沿(33)、数据窗中间对齐的延时参数计算(34)、确定数据右边沿(35)构成。
该电路通过数据延时，减小了找到合适延时参数的迭代次数，降低了延时电路规模和复杂度，提高了时序收敛速度，消除了时钟切换带来的去毛刺问题，通过自适应判定模块，自动找到合适的延时参数，方便用户使用，通过左右边沿的自适应判定方法，能准确找到数据中间窗口对准时钟边沿的延时值，大大提高了采样数据的稳定性。
该电路的工作原理如下：测试模式下，外部电路发送一组训练码，经过多级延时电路(1)，多路选择器(2)，进入自适应判定(3)，找到合适的延时参数，并记录这组参数，正常工作模式时，采用测试模式确定的延时参数，输入数据经过多级延时电路(1)和多路选择器(2)直接输出。
该电路的一个工作实例如下：在某应用环境中，外部电路发送训练码0000_0000_0011_1111_1111，首先进入多级延时电路(1)，经过初始零延时后进入自适应判定(3)，训练码匹配(31)对训练码进行采样，采样输出结果和训练码不一致，进入延时控制模块(32)，增加一级延时，进入确定数据右边沿(35)，时钟采样数据结果和训练码不一致，继续增加一级延时，时钟采样数据结果和训练码一致，记录此时的延时值为2，继续增大延时，进入确定数据左边沿(33)，时钟采样数据结果和训练码不一致，继续增加一级延时，时钟采样数据结果和训练码一致，记录此时的延时值为4，进入数据窗中间对齐的延时参数计算(34)，计算出时钟边沿对齐数据窗中间位置的延时参数为(4+2)/2＝3。实际工作时，外部数据进入延时电路经过确定的3级延时再采样输出。
本发明的一个应用实例如图6所示。它是在雷达系统上的实际应用，该电路可同时工作在发射和接收环路，在接收环路中，接收天线1接收到射频信号，分别进入下变频2、A/D3、LVDS发送4、LVDS接收5后进入自适应相位调整的LVDS延时电路6，经过延时调整后的正确采样数据送给后续数据传输与处理7。
在发送环路中，数据传输与处理7将需要发送的数据通过LVDS接口发送出去，分别经过LVDS发送4、LVDS接收5后进入自适应相位调整的LVDS延时电路6，经过延时调整后的正确采样数据送给D/A8，再经过上变频9，最后由发射天线10发送出去。
与背景技术中提到的传统应用相比，传统的时钟延时电路规模大，时序收敛慢，时钟切换会引入毛刺，不能自适应地找到延时参数，使用较为复杂。
本发明电路采用自适应数据延时，减小了找到合适延时参数的迭代次数，降低了延时电路规模和复杂度，提高了时序收敛速度，消除了时钟切换带来的去毛刺问题，通过自适应判定模块，自动找到合适的延时参数，方便用户使用，通过左右边沿的自适应判定方法，能准确找到数据中间窗口对准时钟边沿的延时值，大大提高了采样数据的稳定性。
本发明的应用还可以进一步扩展，在所有用到高速LVDS接口的信号处理系统中都可使用。
Claims (2)
1.一种自适应相位调整的LVDS延时电路，其特征在于：
所述自适应相位调整的LVDS电路，包括多级延时电路、多路选择器和自适应判定模块，其中自适应判定模块包括训练码匹配、延时控制、确定数据左边沿、数据窗中间对齐的延时参数计算和确定数据右边沿；
多级延时电路输入信号为LVDS输入数据，由32级延时构成，通过多路选择器选择输出几级延时，多路选择器的输入信号为32级延时后的数据信号，控制信号由自适应判定输出，多路选择器的输出信号是经过延时选择后的数据信号，数据信号是自适应判定的输入信号，自适应判定确定时钟对齐数据中间窗口的延时参数，并将延时参数输出，作为多路选择器的控制信号；
进入自适应判定的输入信号首先进入训练码匹配进行判定，输出采样后的数据信号，数据信号进入延时控制，输出经过延时的数据信号，数据信号作为确定数据左边沿和确定数据右边沿的输入，当判定数据信号进入确定数据右边沿后，计算出时钟对齐数据窗右边沿时的延时参数，将延时后的数据送给延时控制进行延时后进入确定数据左边沿；当判定数据信进入确定数据左边沿后，计算出时钟对齐数据窗左边沿时的延时参数，将该延时参数送给数据窗中间对齐的延时参数计算，数据窗中间对齐的延时参数计算的输入信号为确定数据右边沿或确定数据左边沿确定的延时参数，经过计算后，得出时钟对齐数据中间窗口的延时参数。
2.根据权利要求1所述的一种自适应相位调整的LVDS延时电路，其特征在于：
自适应判定工作时，首先由外部电路发送一组训练码，训练码的位宽与系统中LVDS下一级需并行处理的数据位宽一致，训练码内容的码内存在至少一个跳变沿的要求，训练码经过多级延时电路(1)、多路选择器(2)，进入自适应判定(3)，多级延时电路(1)的初始延时为0，初始训练码进入自适应判定(3)后，训练码匹配(31)用系统时钟对其进行采样，看输出结果是否和输入训练码一致，如果一致，记录此时的延时值为0，并进入延时控制模块(32)，增加若干延时，进入确定数据左边沿(33)，直到时钟采样数据结果和训练码再次匹配，记录此时的延时值，进入数据窗中间对齐的延时参数计算(34)，计算出时钟边沿对齐数据窗中间位置的延时参数；如果不一致，则进入延时控制模块(32)，增加若干延时，进入确定数据右边沿(35)，直到时钟采样数据结果和训练码匹配，记录此时的延时值，继续增大延时，进入确定数据左边沿(33)，直到时钟采样数据结果和训练码再次匹配，记录此时的延时值，进入数据窗中间对齐的延时参数计算(34)，计算出时钟边沿对齐数据窗中间位置的延时参数，延时参数决定了延时电路的输入信号经过几级延时再输出采样。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911279697.XA CN110995241B (zh) | 2019-12-13 | 2019-12-13 | 一种自适应相位调整的lvds延时电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911279697.XA CN110995241B (zh) | 2019-12-13 | 2019-12-13 | 一种自适应相位调整的lvds延时电路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110995241A CN110995241A (zh) | 2020-04-10 |
| CN110995241B true CN110995241B (zh) | 2022-12-27 |
Family
ID=70093082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911279697.XA Active CN110995241B (zh) | 2019-12-13 | 2019-12-13 | 一种自适应相位调整的lvds延时电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110995241B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111786663B (zh) * | 2020-07-14 | 2024-05-31 | 京微齐力(北京)科技有限公司 | 一种自动调节输入延时、输出延时及输入输出延时的系统 |
| CN113934358B (zh) * | 2021-09-13 | 2025-03-18 | 山东浪潮科学研究院有限公司 | 一种基于pfga保证采集数据稳定性的方法及系统 |
| CN114035417B (zh) * | 2021-11-26 | 2023-04-14 | 杭州长川科技股份有限公司 | 多条测量链路的首沿对齐方法、首沿对齐电路及系统 |
| CN114221651A (zh) * | 2021-12-01 | 2022-03-22 | 中国电子科技集团公司第二十研究所 | 一种应用于lvds数据接收的时钟相位自动调整电路 |
| CN115361344B (zh) * | 2022-07-21 | 2023-05-12 | 湖南毂梁微电子有限公司 | 一种信号倾斜补偿装置及方法 |
| CN115801503B (zh) * | 2022-11-18 | 2024-03-22 | 电子科技大学 | 面向跨芯片互连的lvds并行数据自动校准电路及方法 |
| CN115834015B (zh) * | 2023-02-27 | 2023-05-05 | 湖南跨线桥航天科技有限公司 | 一种基于fpga的输入信号自适应时序对齐方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102522981B (zh) * | 2011-12-28 | 2014-12-31 | 成都三零嘉微电子有限公司 | 一种高速并行接口电路 |
| CN106209341B (zh) * | 2016-07-27 | 2019-02-12 | 上海航天控制技术研究所 | 多通道lvds时序对齐探测器图像采集方法 |
| CN106782669B (zh) * | 2016-11-23 | 2020-04-10 | 上海华力微电子有限公司 | 一种自校准可扩展性sram延时测试电路 |
-
2019
- 2019-12-13 CN CN201911279697.XA patent/CN110995241B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110995241A (zh) | 2020-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110995241B (zh) | 一种自适应相位调整的lvds延时电路 | |
| US8599967B2 (en) | Method and apparatus for training the reference voltage level and data sample timing in a receiver | |
| US7816960B2 (en) | Circuit device and method of measuring clock jitter | |
| US8582391B2 (en) | Adjusting clock error across a circuit interface | |
| US8644085B2 (en) | Duty cycle distortion correction | |
| US20040068682A1 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
| CN113740717B (zh) | 一种时序单元保持时间的测量方法和测量电路 | |
| KR102478044B1 (ko) | 반도체 시스템 | |
| US10103718B1 (en) | Recalibration of source synchronous systems | |
| CN112530483B (zh) | 存储器控制器以及存储器数据接收方法 | |
| TWI635706B (zh) | 決定出取樣時脈訊號的取樣相位的方法及相關的電子裝置 | |
| US20010013802A1 (en) | System and process for high speed interface clock skew correction | |
| CN116232523B (zh) | 一种量子比特操控信号延时校准方法及相关装置 | |
| CN111208867B (zh) | 一种基于ddr读数据整数时钟周期的同步电路及同步方法 | |
| US7375561B2 (en) | Timing adjustment circuit and method thereof | |
| CN108345554B (zh) | 决定出取样时脉信号的取样相位的方法及相关的电子装置 | |
| CN109155798B (zh) | 一种异步fifo电路及时延确定方法 | |
| US9935762B2 (en) | Apparatus and method for centering clock signal in cumulative data eye of parallel data in clock forwarded links | |
| JP2020046800A (ja) | 半導体装置 | |
| TWI862453B (zh) | Ｄｒａｍ中閘控脈衝信號的校正方法和裝置以及電子設備和非暫態電腦可讀儲存媒體 | |
| US11463094B1 (en) | Digital filter for second tap of DFE | |
| CN115883048B (zh) | 时钟校准模块、高速接收器及与其相关的校准方法 | |
| US20250184112A1 (en) | Method and apparatus of deskew process for a circuitry, computer storage medium, and terminals | |
| CN116991769A (zh) | 一种spi主接口的数据采样方法和装置 | |
| CN118337356A (zh) | 一种并行数据相位与跳变沿检测技术及其实现方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |