CN110991130A - 一种利用电路仿真检查标准单元时序库的方法 - Google Patents

Abstract

一种利用电路仿真检查标准单元时序库的方法，包括以下步骤：1）选择检查单元并构造检查电路；2）计算所述检查单元输入转换值和输出负载值；3）查表得到所述检查单元对应时序弧的时序值；4）设置输入电压/温度条件，生成仿真电路和激励信号；5）对所述检查单元进行spice仿真，得到仿真结果；6）比较所述仿真结果与所述检查单元对应时序弧的时序值的差异并显示。本发明的利用电路仿真检查标准单元时序库的方法，能够有效帮助设计者发现问题，考察单元的时序性能趋势变化，帮助设计者进行不同条件下的单元选型。

Description

一种利用电路仿真检查标准单元时序库的方法

技术领域

本发明涉及EDA设计技术领域，特别是涉及一种利用电路仿真检查标准单元时序库的方法。

背景技术

随着数字集成电路设计越来越复杂，需要使用标准单元库来进行层次化设计。其中，标准单元库的时序库（Timing Library）定义了单元中每一条从输入到输出时序边（Timing Arc）的时序性能表现。在时序分析及优化过程中，静态时序分析（STA）工具会根据标准单元时序库的信息，计算出时序路径上的每一个单元、每一条线网上的延迟，从而检查时序路径延迟是否满足时序约束的要求。

在16nm及以下先进工艺条件下，各种工艺效应对时序的影响变得更加敏感（如米勒效应，长尾效应等），导致由STA方法计算得到的数据和芯片实际结果的误差变大。这种现象对于低电压设计尤为突出。设计者需要在设计初期就能预先检查单元时序库，以保证后续的时序收敛和设计质量。

标准单元时序库是由标准单元库特征化提取（K库）工具得到的。通常来讲，一套标准单元时序库的生成需要耗费几周甚至几个月的时间。一些EDA工具采用了人工智能的方法来加速，通过已有的时序库信息来预测新的时序库，但是得到的时序值往往存在一定的精度误差。

标准单元的时序库对于数字集成电路设计非常重要，它决定着后续的时序收敛和设计性能。而标准单元库特征化提取（K库）工具需要耗费大量时间去生产单元时序库内容。如何能够快速对标准单元的时序库内容进行验证，确保符合先进工艺条件下的精度要求，成为了设计者的需求和业界挑战。

发明内容

为了解决现有技术存在的不足，本发明的目的在于提供一种利用电路仿真检查标准单元时序库的方法，能够有效帮助设计者发现问题，考察单元的时序性能趋势变化，帮助设计者进行不同条件下的单元选型。

为实现上述目的，本发明提供的利用电路仿真检查标准单元时序库的方法，包括以下步骤：

1）选择检查单元并构造检查电路；

2）计算所述检查单元输入转换值和输出负载值；

3）查表得到所述检查单元对应时序弧的时序值；

4）设置输入电压/温度条件，生成仿真电路和激励信号；

5）对所述检查单元进行spice仿真，得到仿真结果；

6）比较所述仿真结果与所述检查单元对应时序弧的时序值的差异并显示。进一步地，在所述步骤1）之前，还包括，读入标准单元时序库信息，以及对应的spice模型和子电路文件。

进一步地，所述子电路文件包括每一个所述标准单元内部的晶体管互连信息。

进一步地，所述步骤6）还包括，采用图形化显示所述仿真结果与所述检查单元对应时序弧的时序值的差异，以及不同工作电压或温度条件下，所述检查单元的时序性能趋势。

进一步地，所述步骤1）进一步包括：由相同数目的同一个单元，构造出所述检查单元前一级的输入级以及后一级的输出级，组成输入级、本级、输出级的三级电路结构。

进一步地，所述步骤3）进一步包括：根据所述检查单元输入转换值和输出负载值，查询所述时序库中对应条件下所述检查单元时序弧的时序值D₀。

进一步地，所述步骤4）进一步包括：设置固定电压/温度条件或线性变化的电压/温度条件。

为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行如上文所述的利用电路仿真检查标准单元时序库的方法步骤。

为实现上述目的，本发明还提供一种检查标准单元时序库的设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行如上文所述的利用电路仿真检查标准单元时序库的方法步骤。

本发明的一种利用电路仿真检查标准单元时序库的方法，具有以下有益效果：

1）能够在EDA工具中利用SPICE仿真方法快速检查标准单元时序库内容。

2）在固定电压或温度条件下检查单元时序库中的值和SPICE仿真结果是否一致。

2）可以有效帮助设计者发现问题，通过输入电压及温度条件的变化，考察单元的时序性能趋势变化，帮助设计者进行不同条件下的单元选型。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：

图1为根据本发明的利用电路仿真检查标准单元时序库的方法流程图；

图2为根据本发明的利用电路仿真检查标准单元时序库的方法实施例一标准单元时序库内容示意图；

图3为根据本发明的利用电路仿真检查标准单元时序库的方法实施例一FO4电路结构示意图；

图4为根据本发明的利用电路仿真检查标准单元时序库的方法实施例一仿真结果对比示意图；

图5为根据本发明的利用电路仿真检查标准单元时序库的方法实施例一不同条件下单元性能示意图。

具体实施方式

以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。

图1为根据本发明的利用电路仿真检查标准单元时序库的方法流程图，下面将参考图1，对本发明的利用电路仿真检查标准单元时序库的方法进行详细描述。

首先，在步骤101，读入标准单元时序库信息，以及与其匹配的SPICE Model（模型）和Subckt（子电路）文件。该步骤中，EDA工具读入时序库及对应的SPICE Model及Subckt文件。通常来讲，Foundry厂商会提供某种工艺条件下库单元对应的SPICE Model文件。

优选地，Subckt文件给出了每一个标准单元内部的晶体管互连信息。

在步骤102，选择需要检查的单元，构造检查电路。

优选地，利用相同数目的同一种单元，组成输入级、本级、输出级的三级电路结构，通过计算得到该单元的输入transition和输出load大小。该步骤中，选定检查单元后， EDA工具会自动构造一个检查电路，例如：FO4电路结构，它代表了一种单元的典型工作条件，自动构造FO4电路结构获得单元的输入transition（转换）和输出load（负载）值。

在步骤103，利用查表方法获得单元时序库中对应Timing Arc（时序弧）的时序值D₀。该步骤中，利用{transition，load}二元组，在单元时序库中的数据表格中，查表得到此条件下单元某条Timing Arc的时序值D₀。

在步骤104，指定输入电压及输入温度条件。该步骤中，可以创建固定电压/温度，也可以指定某一种条件进行扫描变化，创建电压/温度扫描的仿真任务，例如：输入电压从1.0伏到2.0伏变化，每次以0.2伏为步长进行增加。

在步骤105，根据转换值与负载值产生激励信号，调用SPICE仿真器，对检查单元进行SPICE电路仿真。该步骤中，根据transition（转换）值与load（负载）值，工具会自动产生激励信号，调用SPICE仿真器，对检查单元进行SPICE电路仿真。

优选地，当仿真任务结束后，得到该单元中Timing Arc的仿真结果，收集该TimingArc的时序仿真结果D₁，并与单元时序库中的定义值D₀进行比较。

在步骤106，比较D₀与D₁，采用图形化展示方法进行结果报告。该步骤中，利用EDA工具图形化的显示方法，显示仿真结果与单元时序库中内容的差异，并展现不同工作电压或温度条件下，单元的时序性能趋势。

下面结合一具体实施例对本发明的利用电路仿真检查标准单元时序库的方法做进一步的说明。

图2为根据本发明的利用电路仿真检查标准单元时序库的方法实施例一标准单元时序库内容示意图，如图2所示，标准单元的时序库内容，AND2单元的一条从输入管脚A1到输出管脚Z的时序边（Timing Arc）信息。其中，图2表格中的内容定义了信号上升/下降的延迟值。

假设已有一套某种工艺条件下的标准单元时序库，单元中各个Timing Arc的具体时序信息由类似图2中所示表格组成。检查工具可以读入该时序库，同时读入与其配套的SPICE Model文件和Subckt文件信息。

选择某一个要检查的单元，例如：AND2，检查A1到Z的Timing Arc在时序库中定义的时序值是否准确。

图3为根据本发明的利用电路仿真检查标准单元时序库的方法实施例一FO4电路结构示意图，如图3所示，搭建FO4检查电路结构，FO4电路结构，由同一个单元，构造出它前一级的输入以及后一级的输出，每一级都包含N=4个相同个数的单元。计算得到AND2单元在输入管脚A1的transition值，以及在输出管脚Z的load值。通过图2查表的方式，获得A1到Z在单元时序库中的定义值D₀。

指定输入电压和输入温度。可以是固定电压及温度（默认可以选取与单元时序库一致），也可以指定电压或温度，从起始值到终止值进行线性变化。

根据transition值与load值，工具自动生成仿真电路和激励信号，调用SPICE仿真器进行单元的SPICE仿真，获得A1到Z的仿真结果值D₁。

图4为根据本发明的利用电路仿真检查标准单元时序库的方法实施例一仿真结果对比示意图，比较D₀与D₁，采用图形化展示方法进行结果报告，如图4所示，固定工作电压及温度条件下，SPICE仿真结果与单元时序库中Timing Arc内容的对比，显示检查单元的时序边（Timing Arc），其仿真结果D₁与时序库中定义内容D₀的差异。

图5为根据本发明的利用电路仿真检查标准单元时序库的方法实施例一不同条件下单元性能示意图，如图5所示，通过工作电压或温度扫描，得到单元在不同输入条件下的SPICE仿真结果，从而分析单元的时序性能趋势，还可以显示该单元在不同电压，或者不同温度下，时序性能表现的变化趋势。

本发明提出了一种利用电路仿真检查标准单元时序库的方法，搭建典型电路结构获得transition和load值，自动生成激励信号，利用SPICE电路仿真技术，对时序库中单元的Timing Arc时序值进行检查校验，可以有效帮助设计者发现问题，并可以通过输入电压及温度条件的变化，考察单元的时序性能趋势变化，帮助设计者进行不同条件下的单元选型。

为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机指令，所述计算机指令运行时执行如上文所述的利用电路仿真检查标准单元时序库的方法步骤。

为实现上述目的，本发明还提供一种检查标准单元时序库的设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行如上文所述的利用电路仿真检查标准单元时序库的方法步骤。

本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种利用电路仿真检查标准单元时序库的方法，其特征在于，包括以下步骤：

1）选择检查单元并构造检查电路；

2）计算所述检查单元输入转换值和输出负载值；

3）查表得到所述检查单元对应时序弧的时序值；

4）设置输入电压/温度条件，生成仿真电路和激励信号；

5）对所述检查单元进行spice仿真，得到仿真结果；

6）比较所述仿真结果与所述检查单元对应时序弧的时序值的差异并显示。

2.根据权利要求1所述的利用电路仿真检查标准单元时序库的方法，其特征在于，在所述步骤1）之前，还包括，读入标准单元时序库信息，以及对应的spice模型和子电路文件。

3.根据权利要求2所述的利用电路仿真检查标准单元时序库的方法，其特征在于，所述子电路文件包括每一个所述标准单元内部的晶体管互连信息。

4.根据权利要求1所述的利用电路仿真检查标准单元时序库的方法，其特征在于，所述步骤6）还包括，采用图形化显示所述仿真结果与所述检查单元对应时序弧的时序值的差异，以及不同工作电压或温度条件下，所述检查单元的时序性能趋势。

5.根据权利要求1所述的利用电路仿真检查标准单元时序库的方法，其特征在于，所述步骤1）进一步包括：由相同数目的同一个单元，构造出所述检查单元前一级的输入级以及后一级的输出级，组成输入级、本级、输出级的三级电路结构。

6.根据权利要求1或2所述的利用电路仿真检查标准单元时序库的方法，其特征在于，所述步骤3）进一步包括：根据所述检查单元输入转换值和输出负载值，查询所述时序库中对应条件下所述检查单元时序弧的时序值D₀。

7.根据权利要求1所述的利用电路仿真检查标准单元时序库的方法，其特征在于，所述步骤4）进一步包括：设置固定电压/温度条件或线性变化的电压/温度条件。

8.一种计算机可读存储介质，其上存储有计算机指令，其特征在于，所述计算机指令运行时执行权利要求1至7任一项所述的一种利用电路仿真检查标准单元时序库的方法步骤。

9.一种检查标准单元时序库的设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机指令，所述处理器运行所述计算机指令时执行权利要求1至7任一项所述的一种利用电路仿真检查标准单元时序库的方法步骤。

Images