[go: up one dir, main page]

CN110945454A - 满足功能安全要求的集成电路的同步方法 - Google Patents

满足功能安全要求的集成电路的同步方法 Download PDF

Info

Publication number
CN110945454A
CN110945454A CN201880048672.6A CN201880048672A CN110945454A CN 110945454 A CN110945454 A CN 110945454A CN 201880048672 A CN201880048672 A CN 201880048672A CN 110945454 A CN110945454 A CN 110945454A
Authority
CN
China
Prior art keywords
pulse
slave
master
checking
output enable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880048672.6A
Other languages
English (en)
Other versions
CN110945454B (zh
Inventor
多米尼克·格鲁伯
迈克尔·雷肯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics America Inc
Original Assignee
Integrated Device Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Device Technology Inc filed Critical Integrated Device Technology Inc
Publication of CN110945454A publication Critical patent/CN110945454A/zh
Application granted granted Critical
Publication of CN110945454B publication Critical patent/CN110945454B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/02—Measuring characteristics of individual pulses, e.g. deviation from pulse flatness, rise time or duration
    • G01R29/027—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values
    • G01R29/0273—Indicating that a pulse characteristic is either above or below a predetermined value or within or beyond a predetermined range of values the pulse characteristic being duration, i.e. width (indicating that frequency of pulses is above or below a certain limit)
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the primary-secondary type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Hardware Redundancy (AREA)

Abstract

根据本发明的方面，提出了一种同步两个集成电路的方法。一种同步两个集成电路的方法可以包括：通过SYNC总线将第一脉冲从主IC发送给从IC；在SYNC总线上从从IC接收第二脉冲；检查第二脉冲；如果检测到故障，则触发中断；以及如果检测到同步，则发起测量。

Description

满足功能安全要求的集成电路的同步方法
多米尼克·格鲁伯和迈克尔·雷肯
相关申请
本申请要求于2018年7月19日提交的美国发明专利申请No.16/040,009和于2017年7月21日提交的美国临时申请No.62/4535,761的优先权，这两个申请的内容通过引用整体并入本文以用于所有目的。
技术领域
本发明的实施例涉及同步集成电路，尤其涉及满足功能安全要求的集成电路的同步。
背景技术
集成电路用于整个现代系统，包括过程控制、机械操作(例如，汽车、航空、船舶、建筑或其他机械设备)、电梯、变速驱动器、有毒气体或辐射监测系统以及常规安全监测电路。集成电路越来越多地提供逻辑和控制功能、传感器的控制电路以及涉及控制复杂系统的传感器。IC内的高度集成可以简化这些系统所涉及的数字和模拟集成电路的系统级实现。这些系统中集成电路的故障导致了对所得到的系统进行控制的高度安全风险。例如，自动驾驶汽车中的复杂控制系统应高度可靠。
关键的功能安全标准是IEC 61508，已经修改了功能安全标准IEC 61508以适用于汽车(ISO 26262)、过程控制(IEC 61511)、PLC(IEC 61131-6)、机械(IEC 62061)、变速驱动器(IEC 61800-5-2)以及其它领域。这些针对过程控制、机械、电梯、变速驱动器和其他设备的安全标准可以规定被提供来控制这些系统的IC的类似标准。
功能安全在系统需要执行安全性相关任务时处理系统将执行其安全性相关任务的信心问题。由集成电路形成的系统的功能安全操作由必须执行以实现或维持系统的安全状态的一个或多个操作来定义。这通常意味着，当系统检测到不安全状况时，它将使系统进入已定义的安全状态。功能安全要求不同于电气、机械或其他被动安全标准，因为功能安全要求是针对芯片的操作的。
通常，对涉及功能安全的IC的开发有三个要求：(1)有严格的开发过程；(2)集成电路本身具有可靠性；和(3)IC具有容错能力。前两个要求与各个IC的生产有关。第三个要求与功能有关。
涉及功能安全的IC的另一个因素是整个系统中涉及的各个IC之间的互操作性。为了使系统正确操作，各个IC之间的信令必须准确，尤其是在系统高速操作(即高时钟速率)的情况下。因此，需要开发能够改善功能安全性方面涉及的IC的互操作性的方法。
发明内容
根据本发明的方面，提出了一种同步两个集成电路的方法。一种同步两个集成电路的方法可以包括：通过SYNC总线将第一脉冲从主IC发送给从IC；在SYNC总线上从从IC接收第二脉冲；检查第二脉冲；如果检测到故障，则触发中断；和如果检测到同步，则发起测量。
以下参照附图进一步讨论这些及其他实施例。
附图说明
图1示出了具有一对被耦合以执行同步的IC的控制电路。
图2进一步示出了同步过程。
图3示出了与图2所示的同步过程相关联的信号。
具体实施方式
在下面的描述中，阐述了描述本发明的一些实施例的具体细节。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节中的一些或全部的情况下实践一些实施例。本文公开的具体实施例意在是说明性的而不是限制性的。本领域技术人员可以实现尽管在此未具体描述但在本公开的范围和精神内的其它元件。
说明本发明方案和实施例的描述和附图不应被理解为进行限制——由权利要求限定所保护的发明。在不脱离本描述和权利要求的精神和范围的情况下，可以进行各种改变。在一些情况下，为了不使本发明变得模糊，没有详细地示出或描述已知的结构和技术。
两个集成电路(IC)通常以内部锁相环(PLL)产生的高时钟频率工作。特别是在安全情况下，两个集成电路需要精确地操作和循环以安全地满足其要求。因此，如果两个IC不同步，则可能存在安全问题。
图1示出了系统100，该系统100包括功能安全操作方面涉及的两个芯片(主IC 102和从IC 104)，并且两个芯片将被同步以促进系统100的安全功能。系统100可以是包括满足功能安全要求的任何系统，例如控制器系统。尽管系统100示出了一对主IC/从IC对，但是本领域的技术人员将认识到可能存在耦合到主IC 102的多个从IC 104，以便系统100可以被同步。
如图1所示，主IC 102通过SYNC线耦合到从IC 104。IC 102和104还可以在使能线上交换使能信号OE_M和OE_S信号。另外，IC 102和104中的每一个接收时钟信号CLK，该时钟信号CLK可以由耦合到时钟108的锁相环(PLL)106产生。时钟信号也可以在内部产生给主IC102和从IC 104。如进一步所示，其他信号线也耦合在主IC 102和从IC 104之间。这样的线可以包括在主IC 102和从IC 104之间交换的指令和数据。
如图1所示，使用双向单线接口SYNC完成同步。同步脉冲由主IC 102产生，并由从IC 104接收。在接收并检查之后，从IC 104以类似的脉冲进行应答。主IC 102检查从从IC104接收到的应答的定时(反馈信号)，以判断同步是否成功。
图2和图3示出了根据本发明一些实施例的主IC 102和从IC 104的操作。如图3所示，主IC 102接收时钟302，而从IC 104接收时钟304。类似地，主IC 102接收SYNC信号310，而从IC 104接收SYNC信号312。如图所示，时钟信号302和时钟信号304异相。
图2示出了在主IC 102和从IC 104上操作的同步检查算法200。主IC 102执行算法240，而从IC 104操作算法242。如接口244所示，在主IC 102和从IC 104之间发送信号。算法200在主IC 102在开始功能202处开始。可以在系统100的整个操作中周期性地发起开始202，以确保同步。
从开始202，主IC 102施加OE_M信号以控制总线，并且在步骤206中，在SYNC线上发送脉冲306。在步骤208中，主IC 102根据其时钟信号302检查脉冲宽度和定时的准确性。如果发现脉冲是良好的，则算法240进行到步骤210，其中主IC 102通过重置OE_M释放总线。如图3所示，由于微弱上拉，SYNC线上的信号变高。
在从IC 104，在步骤212，在SYNC线上接收来自主IC 102的的脉冲。在步骤214中，从IC 104使用其时钟信号304检查脉冲宽度。如果脉冲宽度与预期的不一致，则算法242进行到步骤222以指示错误的脉冲宽度，并且算法242停止。如果确实查实了脉冲宽度，则算法242进行到步骤216，在此步骤，从IC 104施加输出使能信号OE_S以接管总线。在步骤218中，从IC 104提供应答脉冲308，然后进行到步骤220以释放OE_S。
在主IC 102的算法240中，在步骤226中接收应答脉冲308。在步骤228中，主IC 102检查应答脉冲308与脉冲306相比的宽度和延迟。如果脉冲正确，则算法240进行到步骤230以设置OE_M，然后进行到步骤234以发起测量或正常活动。在算法242中，如果在主IC102中发起步骤234，则从IC 104进行到步骤236以提供正常操作。
如果脉冲不正确，则算法240进行到步骤230以设置OE_M，然后进行到步骤232以发起故障中断，以便系统100可以恢复并进入安全状态。在主IC 102未接收到脉冲的情况下，算法240发起步骤238。算法240从步骤238进入步骤230以设置OE_M，然后进入步骤232以发起故障中断，以便系统100可以恢复并进入安全状态。
总而言之，如图2和3所示，同步定时包括：1)主IC 102向从IC 104发送脉冲；以及2)主IC 102检查SYNC总线上的脉冲宽度和定时；3)主IC 102将SYNC总线释放到微弱上拉(OE_M)；4)从IC 104检查脉冲宽度；5)从IC 104使能OE(OE_S)；6)如果接收的脉冲是正确的，则从IC 104以脉冲应答；7)从IC 104释放SYNC总线(通过禁用OE_S)；8)主IC 102检查从从IC 104接收到的其脉冲的脉冲宽度和与其脉冲的延迟；9)主IC 102使能OE(OE_M)；和10)主IC 102发起测量以进行正常操作或触发中断以指示失败。
尽管系统100和PLL 106可以任何时钟速度操作。作为示例，图3说明了200MHz时钟。因此，时钟信号302和时钟信号304具有5ns的周期。在那种情况下，由主IC 102发送的脉冲306可以发送20ns脉冲(四个时钟周期)，而从IC 104以相似的20ns脉冲响应。可以根据时钟信号使用其他脉冲宽度。此外，在一些实施例中，从IC 104可以以宽度与从主IC 102产生的脉冲306的宽度不同的脉冲308进行响应。
可以检测到同步中的若干个故障。这些故障可以包括主IC 102的驱动强度是否太低，例如，这可以在步骤208处通过主IC 102中的直接反馈来检测。另一个故障可能是从IC104中的驱动强度太低，这是由从IC 104中的直接反馈检测到的。此外，在步骤228中，主IC102可以检测从电路是否太晚检测SYNC脉冲，这可以通过检查主IC 102中的响应时间来检测。在某些情况下，主IC 102还可以检测是否太早检测SYNC脉冲，这不能通过协议发生，但可能是由于外部干扰而发生。在从IC 104和主IC 102处接收的脉冲宽度可以提供关于外部干扰的信息。
提供以上详细描述是为了说明本发明的具体实施例，而不是旨在限制。在本发明的范围内的许多变化和修改是可能的。本发明在所附权利要求中阐述。

Claims (11)

1.一种将主IC与从IC同步的方法，包括：
通过SYNC总线从所述主IC向所述从IC发送第一脉冲；
在所述SYNC总线上从所述从IC接收第二脉冲；
检查所述第二脉冲；
如果在所述第二脉冲的宽度或延迟中检测到故障，则触发中断；
如果检测到同步，则发起测量。
2.根据权利要求1所述的方法，其中，发送所述第一脉冲包括：
设置主输出使能信号；
发送所述第一脉冲；
检查所述第一脉冲；以及
释放所述主输出使能信号。
3.根据权利要求1所述的方法，其中，检查所述第二脉冲包括检查所述脉冲宽度。
4.根据权利要求1所述的方法，其中，检查所述第二脉冲包括检查所述延迟。
5.根据权利要求1所述的方法，其中，发起测量包括设置所述主输出使能信号。
6.一种将主IC与从IC同步的方法，包括：
从所述主IC接收脉冲；
检查所述脉冲的宽度；
设置从输出使能；
提供应答脉冲；以及
释放所述从输出使能。
7.一种执行功能安全要求的系统，包括：
主IC，所述主IC包括主时钟输入、同步总线和输出使能；
耦合到所述主IC的从IC，所述从IC包括从时钟输入、同步总线和所述输出使能，其中所述从时钟输入和所述主时钟输入耦合到时钟源，以及
其中，所述主IC通过以下步骤检查与所述从IC的同步：
通过SYNC总线从所述主IC向所述从IC发送第一脉冲；
在所述SYNC总线上从所述从IC接收第二脉冲；
检查所述第二脉冲；
如果在所述第二脉冲的宽度或延迟中检测到故障，则触发中断；
如果检测到同步，则发起测量。
8.根据权利要求7所述的系统，其中，发送所述第一脉冲包括：
设置主输出使能信号；
发送所述第一脉冲；
检查所述第一脉冲；以及
释放所述主输出使能信号。
9.根据权利要求7所述的系统，其中，检查所述第二脉冲包括检查所述脉冲宽度。
10.根据权利要求7所述的系统，其中，检查所述第二脉冲包括检查所述延迟。
11.根据权利要求7所述的系统，其中，发起测量包括设置所述主输出使能信号。
CN201880048672.6A 2017-07-21 2018-07-20 满足功能安全要求的集成电路的同步方法 Active CN110945454B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762535761P 2017-07-21 2017-07-21
US62/535,761 2017-07-21
US16/040,009 US10877919B2 (en) 2017-07-21 2018-07-19 Method to synchronize integrated circuits fulfilling functional safety requirements
US16/040,009 2018-07-19
PCT/US2018/043142 WO2019018798A1 (en) 2017-07-21 2018-07-20 METHOD FOR SYNCHRONIZING INTEGRATED CIRCUITS SATISFYING FUNCTIONAL SECURITY REQUIREMENTS

Publications (2)

Publication Number Publication Date
CN110945454A true CN110945454A (zh) 2020-03-31
CN110945454B CN110945454B (zh) 2024-01-23

Family

ID=65015295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880048672.6A Active CN110945454B (zh) 2017-07-21 2018-07-20 满足功能安全要求的集成电路的同步方法

Country Status (5)

Country Link
US (1) US10877919B2 (zh)
EP (1) EP3655841B1 (zh)
KR (1) KR102339669B1 (zh)
CN (1) CN110945454B (zh)
WO (1) WO2019018798A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023543974A (ja) * 2020-10-12 2023-10-19 バイエリシエ・モトーレンウエルケ・アクチエンゲゼルシヤフト 時刻同期の検証

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060182214A1 (en) * 2005-02-11 2006-08-17 International Business Machines Corporation Methods to self-synchronize clocks on multiple chips in a system
CN102792591A (zh) * 2009-05-29 2012-11-21 动力威胜有限公司 开关式变换器的脉宽调制同步技术
CN106095706A (zh) * 2015-04-08 2016-11-09 美高森美半导体无限责任公司 具有主设备和从设备的pll系统
CN106708168A (zh) * 2015-11-13 2017-05-24 华为技术有限公司 多处理器系统及时钟同步方法
CN106774635A (zh) * 2016-12-05 2017-05-31 上海航天控制技术研究所 一种三冗余计算机同步方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7483448B2 (en) * 2004-03-10 2009-01-27 Alcatel-Lucent Usa Inc. Method and system for the clock synchronization of network terminals
JP4327764B2 (ja) 2005-04-28 2009-09-09 Ｎｅｃエレクトロニクス株式会社 データ受信装置および同期信号検出方法ならびにプログラム
US7752365B2 (en) 2008-04-01 2010-07-06 Kyocera Corporation Bi-directional single conductor interrupt line for communication bus
US8630314B2 (en) 2010-01-11 2014-01-14 Faro Technologies, Inc. Method and apparatus for synchronizing measurements taken by multiple metrology devices
DE102011087472B4 (de) * 2011-11-30 2016-10-20 Continental Automotive Gmbh Verfahren zur Synchronisation von Uhren in Knoten eines Fahrzeugnetzes und zur Durchführung des Verfahrens eingerichteter Knoten
US10185683B2 (en) 2013-12-18 2019-01-22 Qorvo Us, Inc. Bus interface system
JP6499018B2 (ja) * 2015-06-05 2019-04-10 株式会社東芝 通信装置、通信システム、推定方法及びプログラム
US10142095B2 (en) * 2016-10-26 2018-11-27 Texas Instruments Incorporated Timing for IC chip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060182214A1 (en) * 2005-02-11 2006-08-17 International Business Machines Corporation Methods to self-synchronize clocks on multiple chips in a system
CN102792591A (zh) * 2009-05-29 2012-11-21 动力威胜有限公司 开关式变换器的脉宽调制同步技术
CN106095706A (zh) * 2015-04-08 2016-11-09 美高森美半导体无限责任公司 具有主设备和从设备的pll系统
CN106708168A (zh) * 2015-11-13 2017-05-24 华为技术有限公司 多处理器系统及时钟同步方法
CN106774635A (zh) * 2016-12-05 2017-05-31 上海航天控制技术研究所 一种三冗余计算机同步方法

Also Published As

Publication number Publication date
WO2019018798A1 (en) 2019-01-24
KR102339669B1 (ko) 2021-12-15
EP3655841A1 (en) 2020-05-27
KR20200030087A (ko) 2020-03-19
CN110945454B (zh) 2024-01-23
EP3655841A4 (en) 2021-03-31
EP3655841B1 (en) 2022-09-14
US20190026245A1 (en) 2019-01-24
US10877919B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
US8648622B2 (en) Method and device for monitoring a frequency signal
CN102269970B (zh) 安全控制系统
US4853932A (en) Method of monitoring an error correction of a plurality of computer apparatus units of a multi-computer system
US11800476B2 (en) Wireless BMS host time synchronization mechanism
US9645898B2 (en) Storage control device and control device for detecting abnormality of signal line
US10228736B2 (en) Reset isolation for an embedded safety island in a system on a chip
CN106796541B (zh) 数据处理装置
US20150286607A1 (en) Determination of the state of an i2c bus
US10986556B2 (en) Circuit for monitoring a data processing system
US10924371B2 (en) Method for monitoring a first node in a communications network and monitoring system
US10397081B2 (en) Distributed real-time computer system and method for forcing fail-silent behavior of a distributed real-time computer system
US11394726B2 (en) Method and apparatus for transmitting a message sequence over a data bus and method and apparatus for detecting an attack on a message sequence thus transmitted
CN110945454B (zh) 满足功能安全要求的集成电路的同步方法
US12189557B2 (en) Bus-based communication system, system-on-chip and method therefor
CN109478160B (zh) 用于检测系统性故障和随机故障的电路
US20100306422A1 (en) Communication apparatus
JP5195075B2 (ja) 双方向バス制御回路
KR20120135586A (ko) 듀얼 컨트롤러 시스템의 오류 검출 장치 및 방법
US11858441B2 (en) Control unit and method for activating a personal protection means of a vehicle
US8578258B2 (en) Method and integrated circuit for increasing the immunity to interference
CN110823261A (zh) 编码器以及数据发送方法
CN112346896B (zh) 恢复集成电路卡的错误状态的方法、通信系统和存储介质
JP3006330B2 (ja) データ処理装置のクロック衝突検知回路
JP5560915B2 (ja) 安全制御システム
US7975087B2 (en) Control and communication unit between a terminal and a microcircuit card

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant