[go: up one dir, main page]

CN110943083A - 字线驱动器及其制备方法 - Google Patents

字线驱动器及其制备方法 Download PDF

Info

Publication number
CN110943083A
CN110943083A CN201811117758.8A CN201811117758A CN110943083A CN 110943083 A CN110943083 A CN 110943083A CN 201811117758 A CN201811117758 A CN 201811117758A CN 110943083 A CN110943083 A CN 110943083A
Authority
CN
China
Prior art keywords
layer
substrate
forming
pmos
nmos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811117758.8A
Other languages
English (en)
Other versions
CN110943083B (zh
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811117758.8A priority Critical patent/CN110943083B/zh
Publication of CN110943083A publication Critical patent/CN110943083A/zh
Application granted granted Critical
Publication of CN110943083B publication Critical patent/CN110943083B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/10—Integrated device layouts
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种字线驱动器及其制备方法，所述方法包括：提供一基底，在基底内形成有源区，且基底包含用于形成NMOS的第一区域与用于形成PMOS的第二区域，形成凹槽在第一区域的基底内，凹槽呈闭合环形，填充金属材料层在凹槽内，刻蚀金属材料层，至剩余部分金属材料层在凹槽内，以形成NMOS栅极，形成第一介质层，第一介质层覆盖基底并填满所述凹槽，去除第二区域的第一介质层，在第二区域的基底上形成PMOS栅极。本发明提供的字线驱动器中的NMOS栅极为埋入式栅极，能够缩小字线驱动器的面积，减小单个chip面积，提高单片基底上的chip数量，降低成本；同时，NMOS栅极呈环形，可省去NMOS栅极互连线，并增大栅极接触的面积，增大制程窗口。

Description

字线驱动器及其制备方法
技术领域
本发明涉及集成电路设计与制造领域，特别涉及一种字线驱动器及其制备方法。
背景技术
DRAM(动态随机存取存储器)的字线驱动器使用平面MOS制作，每个字线驱动器由2个NMOS和1个PMOS组成，每两个Array区(存储阵列区)之间设置有一个字线驱动器。每个字线驱动器控制两侧2个Array区各一半的字线，相当于每一个Array区都需要搭配一个字线驱动器，因此字线驱动器在单个chip(芯片)中占有很大的面积比例。
随着半导体制作工艺集成度的不断增加，如何缩小字线驱动面积来减小单个chip面积，提高单片硅片上的chip数量已成为一种趋势。
发明内容
本发明的主要目的在于提供一种字线驱动器及其制备方法，缩小字线驱动器的面积，减小单个chip面积，提高单片基底上的chip数量，降低成本。
为实现上述目的，本发明提供一种字线驱动器的制备方法，包括：
提供一基底，在所述基底内形成有源区，且所述基底包含用于形成NMOS的第一区域与用于形成PMOS的第二区域；
形成凹槽在所述第一区域的所述基底内，所述凹槽呈闭合环形；
填充金属材料层在所述凹槽内；
刻蚀所述金属材料层，至剩余部分所述金属材料层在所述凹槽内，以形成NMOS栅极；
形成第一介质层，所述第一介质层覆盖所述基底并填满所述凹槽；
去除所述第二区域的所述第一介质层，在所述第二区域的所述基底上形成PMOS栅极。
可选的，形成凹槽在所述第一区域的所述基底内的步骤包括：
依次形成第二介质层、图案传递层以及图案化的光刻胶层在所述基底上；
形成第一掩膜层，所述第一掩膜层覆盖所述图案化的光刻胶层与所述图案传递层；
刻蚀所述第一掩膜层与所述图案化的光刻胶层，至剩余所述图案化的光刻胶层的侧壁上的所述第一掩膜层；
以剩余的所述第一掩膜层为掩膜，刻蚀所述图案传递层，并去除剩余的所述第一掩膜层；
形成第二掩膜层，所述第二掩膜层覆盖所述第二介质层并包围剩余的所述图案传递层的侧壁；
以所述第二掩膜层为掩膜，刻蚀剩余的所述图案传递层以及其下方的所述第二介质层与部分所述基底，以形成凹槽。
可选的，形成第二掩膜层，所述第二掩膜层覆盖所述第二介质层并包围剩余的所述图案传递层的侧壁的步骤包括：
形成第二掩膜层，所述第二掩膜层覆盖所述第二介质层与剩余的所述图案传递层；
平坦化所述第二掩膜层，至暴露出剩余的所述图案传递层。
可选的，形成所述凹槽之后，填充所述金属材料层之前，还包括：
依次形成栅介质层与阻挡层在所述凹槽的侧壁及底部。
可选的，所述凹槽的深度介于100nm～200nm之间；所述凹槽的宽度介于15nm～30nm之间；
刻蚀所述金属材料层至所述凹槽深度的四分之一至三分之一。
可选的，所述基底还包括用于形成存储阵列的第三区域，在所述第一区域内形成NMOS栅极的同时在所述第三区域内形成埋入式器件。
可选的，形成所述PMOS栅极之后，还包括：
形成绝缘层，所述绝缘层覆盖所述第一介质层与所述PMOS栅极；
形成多个金属插塞，所述金属插塞位于所述绝缘层与所述第一介质层内，并与NMOS漏极或PMOS漏极相接触；
形成多条金属互连层，所述金属互连层通过所述金属插塞连接所述NMOS漏极、所述PMOS漏极至所述第三区域内的字线。
可选的，形成两个NMOS与一个PMOS，且两个所述NMOS分别位于所述PMOS的相对两侧。
相应的，本发明还提供一种字线驱动器，包括：
基底，所述基底内形成有源区，且所述基底包含用于形成NMOS的第一区域与用于形成PMOS的第二区域；
金属材料层，填充于所述第一区域的所述基底的部分环形凹槽的底部，以构成NMOS栅极；
第一介质层，覆盖所述第一区域的所述基底并填满所述凹槽；
PMOS栅极，位于所述第二区域的所述基底上。
可选的，还包括：
绝缘层，覆盖所述第一介质层与所述PMOS栅极；
金属插塞，位于所述绝缘层与所述第一介质层内，并与NMOS漏极或PMOS漏极相接触；以及
金属互连层，所述金属互连层通过所述金属插塞连接所述NMOS漏极、所述PMOS漏极至存储阵列的字线。
可选的，所述字线驱动器包含有两个NMOS与一个PMOS，且两个所述NMOS分别位于所述PMOS的相对两侧。
与现有技术相比，本发明具有以下有益效果：
本发明提供的字线驱动器中的NMOS栅极为埋入式栅极，能够缩小字线驱动器的面积，减小单个chip面积，提高单片基底上的chip数量，降低成本；同时，NMOS栅极呈环形，可省去NMOS栅极互连线，并增大栅极接触的面积，增大制程窗口。
进一步的，NMOS栅极与存储阵列的埋入式器件同时制作，无需增加额外制程。
进一步的，两个所述NMOS分别位于所述PMOS的相对两侧，使得字线驱动器PMOS输出端至左右阵列区字线的导线长度相同，有效减小两侧字线开启的时差，提高器件性能。
附图说明
图1为本发明一实施例所提供的字线驱动器的制备方法的流程图；
图2a为本发明一实施例的字线驱动器的制备方法中所提供的基底的俯视图，图2b为图2a在第一区域上的AA’方向上的剖面示意图；
图3a是在图2a所示的结构上形成图案化的光刻胶层的俯视图，图3b是在图2b所示的结构上形成图案化的光刻胶层的剖面示意图；
图4a是在图3a所示的结构上形成第一掩膜层的俯视图，图4b是在图3b所示的结构上形成第一掩膜层的剖面示意图；
图5a是在图4a所示的结构上刻蚀第一掩膜层的俯视图，图5b是在图4b所示的结构上刻蚀第一掩膜层的剖面示意图；
图6a是在图5a所示的结构上刻蚀图案传递层的俯视图，图6b是在图5b所示的结构上刻蚀图案传递层的剖面示意图；
图7a是在图6a所示的结构上去除剩余的第一掩膜层的俯视图，图7b是在图6b所示的结构上去除剩余的第一掩膜层的剖面示意图；
图8a是在图7a所示的结构上形成第二掩膜层的俯视图，图8b是在图7b所示的结构上形成第二掩膜层的剖面示意图；
图9a是在图8a所示的结构上平坦化第二掩膜层的俯视图，图9b是在图8b所示的结构上平坦化第二掩膜层的剖面示意图；
图10a是在图9a所示的结构上形成凹槽的俯视图，图10b是在图9b所示的结构上形成凹槽的剖面示意图；
图11a是在图10a所示的结构上填充金属材料层的俯视图，图11b是在图10b所示的结构上填充金属材料层的剖面示意图；
图12a是在图11a所示的结构上形成NMOS栅极的俯视图，图12b是在图11b所示的结构上形成NMOS栅极的剖面示意图；
图13a是在图12a所示的结构上形成第一介质层的俯视图，图13b是在图12b所示的结构上形成第一介质层的剖面示意图；
图14a是在图13a所示的结构上形成PMOS栅极的俯视图；
图15a是在图14a所示的结构上形成金属插塞的俯视图，图15b是在图13b所示的结构上形成金属插塞的剖面示意图；
图16是本发明一实施例所提供的字线驱动器的俯视图；
图17是本发明另一实施例所提供的字线驱动器的俯视图。
其中，附图标记如下：
10-基底；10A-第一区域；10B-第二区域；
11-有源区；
12-隔离结构；
13-第二介质层；
14-图案传递层；
15-图案化的光刻胶层；
16-第一掩膜层；
17-第二掩膜层；
18-凹槽；
19-栅介质层；
20-阻挡层；
21-金属材料层；
22-NOMS栅极；
23-第一介质层；
31-栅介质层；
32-PMOS栅极；
33-绝缘层；
34-金属插塞；
35-金属互连层。
具体实施方式
如背景技术所述，字线驱动器在单个chip中占有很大的面积比例，需要缩小字线驱动器的面积来减小单个chip的面积。并且，由于字线驱动器是由2个NMOS与1个PMOS组成的，会导致字线驱动器PMOS输出端至左右字线的导线长度不同，导致输出阻抗和电流大小不同，使得左右Array区字线开关有时差，影响器件性能。
基于上述问题，本发明提供一种字线驱动器的制备方法，包括：提供一基底，在所述基底内形成有源区，且所述基底包含用于形成NMOS的第一区域与用于形成PMOS的第二区域；形成凹槽在所述第一区域的所述基底内，所述凹槽呈闭合环形；填充金属材料层在所述凹槽内；刻蚀所述金属材料层，至剩余部分深度的所述金属材料层在所述凹槽内，以形成NMOS栅极；形成第一介质层，所述第一介质层覆盖所述基底并填满所述凹槽；去除所述第二区域的所述第一介质层，在所述第二区域的所述基底上形成PMOS栅极。
相应的，本发明还提供一种字线驱动器，包括：基底，所述基底内形成有源区，且所述基底包含用于形成NMOS的第一区域与用于形成PMOS的第二区域；金属材料层，填充于所述第一区域的所述基底的部分环形凹槽的底部，以构成NMOS栅极；第一介质层，覆盖所述第一区域的所述基底并填满所述凹槽；PMOS栅极，位于所述第二区域的所述基底上。
本发明提供的字线驱动器及其制备方法中，字线驱动器中的NMOS栅极为埋入式栅极，能够缩小字线驱动器的面积，减小单个chip面积，提高单片基底上的chip数量，降低成本；同时，NMOS栅极呈环形，可省去NMOS栅极互连线，并增大栅极接触的面积，增大制程窗口。进一步的，NMOS栅极与存储阵列的埋入式器件同时制作，无需增加额外制程。进一步的，两个所述NMOS分别位于所述PMOS的相对两侧，使得字线驱动器PMOS输出端至左右阵列区字线的导线长度相同，有效减小两侧字线开启的时差，提高器件性能。
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容做进一步说明。当然本发明并不局限于该具体实施例，本领域的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应对此作为本发明的限定。
请参考图1，其为本发明一实施例所提供的字线驱动器的制备方法的流程图。如图1所示，所述字线驱动器的制备方法，包括以下步骤：
步骤S01：提供一基底，在所述基底内形成有源区，且所述基底包含用于形成NMOS的第一区域与用于形成PMOS的第二区域；
步骤S02：形成凹槽在所述第一区域的所述基底内，所述凹槽呈闭合环形；
步骤S03：填充金属材料层在所述凹槽内；
步骤S04：刻蚀所述金属材料层，至剩余部分深度的所述金属材料层在所述凹槽内，以形成NMOS栅极；
步骤S05：形成第一介质层，所述第一介质层覆盖所述基底并填满所述凹槽；
步骤S06：去除所述第二区域的所述第一介质层，在所述第二区域的所述基底上形成PMOS栅极。
图2a为本发明一实施例的字线驱动器的制备方法中所提供的基底的俯视图，图2b为图2a在第一区域上的AA’方向上的剖面示意图。请参考图2a与图2b所示，提供一基底10，在所述基底10内形成有源区11，且所述基底10包含用于形成NMOS的第一区域10A与用于形成PMOS的第二区域10B。
所述基底10的材料可以为单晶硅(Si)、单晶锗(Ge)、硅锗(GeSi)或碳化硅(SiC)，也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述基底10的材料优选为单晶硅(Si)。
所述基底10包括第一区域10A和第二区域10B。所述第一区域10A用于形成字线驱动器的NMOS，所述第二区域10B用于形成字线驱动器的PMOS。每个字线驱动器均包含两个NMOS与一个PMOS，可以在如图2a所示的所述第一区域10A上形成两个NMOS，在所述第二区域10B上形成一个PMOS，也可以在如图2a所示的所述第一区域10A上形成一个NMOS，在所述第二区域10B与所述第一区域10A相对的另一侧设置另一个第一区域，在该第一区域上形成另一个NMOS，这样两个NMOS对称设置于PMOS两侧。由于后续仅对NMOS与PMOS的制备方法，即字线驱动器的制备方法进行介绍，因此，在图2a中仅在所述第二区域10B示出了一个第一区域10A。
当然，所述基底10还包括第三区域(未图示)，所述第三区域用于形成存储阵列，每个所述字线驱动器均位于相邻所述存储阵列之间，用于控制所述存储阵列的字线。在所述存储阵列内也形成有埋入式器件，例如埋入式晶体管，所述第一区域10A内的所述NMOS栅极与所述第三区域内的埋入式器件可以在同一工艺步骤中形成，即所述第一区域10A内的所述NMOS栅极的形成并不会增加额外制程。
在所述基底10内形成多个规则排列的有源区11，所述有源区11可以位于所述第一区域10A、所述第二区域10B或/和所述第三区域，所述基底10中还形成有多个隔离结构12，所述隔离结构12位于有源区11的外围，用于对相邻的有源区11进行隔离。也可以理解的是，通过形成所述隔离结构12进而定义出所述有源区11。其中，所述隔离结构12可以为沟槽隔离结构。
进一步的，由于需要在所述基底10上形成字线驱动器的NMOS与PMOS，因此在后续的工艺制程中，可对栅极形成区两侧的有源区执行离子掺杂工艺，以分别形成离子掺杂区，例如，对应栅极形成区左侧的离子掺杂区可构成所述晶体管的源区，对应栅极形成区右侧的离子掺杂区可构成所述晶体管的漏区，即在所述第一区域10A的有源区11内形成NMOS源极与NMOS漏极，在所述第二区域10B的有源区11内形成PMOS源极与PMOS漏极。
图3a是在图2a所示的结构上形成图案化的光刻胶层的俯视图，图3b是在图2b所示的结构上形成图案化的光刻胶层的剖面示意图。图4a是在图3a所示的结构上形成第一掩膜层的俯视图，图4b是在图3b所示的结构上形成第一掩膜层的剖面示意图；图5a是在图4a所示的结构上刻蚀第一掩膜层的俯视图，图5b是在图4b所示的结构上刻蚀第一掩膜层的剖面示意图；图6a是在图5a所示的结构上刻蚀图案传递层的俯视图，图6b是在图5b所示的结构上刻蚀图案传递层的剖面示意图；图7a是在图6a所示的结构上去除剩余的第一掩膜层的俯视图，图7b是在图6b所示的结构上去除剩余的第一掩膜层的剖面示意图；图8a是在图7a所示的结构上形成第二掩膜层的俯视图，图8b是在图7b所示的结构上形成第二掩膜层的剖面示意图；图9a是在图8a所示的结构上形成平坦化第二掩膜层的俯视图，图9b是在图8b所示的结构上形成平坦化第二掩膜层的剖面示意图；图10a是在图9a所示的结构上形成凹槽的俯视图，图10b是在图9b所示的结构上形成凹槽的剖面示意图。
请参考图3a～图10a以及图3b～图10b所示，形成凹槽18在所述第一区域10A的所述基底10内，所述凹槽18呈闭合环形。
具体的，首先，请参考图3a与图3b所示，在所述基底10上依次形成第二介质层13、图案传递层14以及图案化的光刻胶层15。所述第二介质层13的材质包含但不限于氮化硅，所述图案传递层14的材质包含但不限于氧化硅、氮氧化硅或BPSG等。本实施例中，可以采用沉积工艺在所述基底10上形成所述第二介质层13，接着采用沉积工艺在所述第二介质层13上形成图案传递层14，接着采用旋涂工艺在所述图案传递层14上形成光刻胶层，然后对所述光刻胶层进行曝光与显影，形成图案化的光刻胶层15。
在本实施例中，还包括对光刻胶层进行等离子处理，优选为氧等离子体处理，以使得除所述图案化的光刻胶层15以外的所述图案传递层14上的光刻胶层被完全去除，并且能够增加所述图案化的光刻胶层15与后续形成的第一掩膜层16之间的粘附力。
接着，请参考图4a与图4b所示，在所述图案传递层14上形成第一掩膜层16，所述第一掩膜层16覆盖所述图案化的光刻胶层15与所述图案传递层14。本实施例中，所述第一掩膜层16包含但不限于氧化硅，可以采用沉积工艺形成所述第一掩膜层16。请参考图5a与图5b所示，刻蚀所述第一掩膜层16与所述图案化的光刻胶层15，至剩余所述图案化的光刻胶层15的侧壁上的所述第一掩膜层16。例如：对所述图案传递层14的上表面与所述图案化的光刻胶层15的上表面上的所述第一掩膜层16进行刻蚀，而保留位于所述图案化的光刻胶层15侧壁上的所述第一掩膜层16，并刻蚀去除所述图案化的光刻胶层15，从而剩余位于所述图案化的光刻胶层15的侧壁上的所述第一掩膜层16。
接着，请参考图6a与图6b、图7a与图7b所示，以剩余的所述第一掩膜层16为掩膜，刻蚀所述图案传递层14至暴露出所述第二介质层13，然后去除剩余的所述第一掩膜层16。接着，请参考图8a与图8b、图9a与图9b所示，在所述第二介质层13上形成第二掩膜层17，所述第二掩膜层17覆盖所述第二介质层13与剩余的所述图案传递层14，然后，平坦化所述第二掩膜层17，至暴露出剩余的所述图案传递层14，即所述第二掩膜层17覆盖所述第二介质层13并包围剩余的所述图案传递层14的侧壁。
最后，请参考图10a与图10b所示，以所述第二掩膜层17为掩膜，刻蚀剩余的所述图案传递层14以及其下方的所述第二介质层13与部分所述基底10，以形成凹槽18。首先，以所述第二掩膜层17为掩膜，刻蚀剩余的所述图案传递层14，至暴露出所述第二介质层13。然后，以所述第二掩膜层17为掩膜，刻蚀暴露出的所述第二介质层13，至暴露出所述基底10。然后，以所述第二掩膜层17为掩膜，刻蚀暴露出的部分所述基底10，至刻蚀所述基底10深度至100nm～200nm，以形成凹槽18。最后，去除所述第二掩膜层17。
所述凹槽18的深度介于100nm～200nm之间，所述凹槽18的宽度介于15nm～30nm之间。请参考图10b所示，所述凹槽18呈一闭合环形。
从图3a至图10a以及图3b至图10b是本实施例所述的在所述基底10上形成凹槽18的步骤，在其他实施例中，也可以采用其他的方法在所述基底10上形成所述凹槽18，并不局限于上述方法。
图11a是在图10a所示的结构上填充金属材料层的俯视图，图11b是在图10b所示的结构上填充金属材料层的剖面示意图。请参考图11a与图11b所示，填充金属材料层21在所述凹槽10内。例如，在所述基底10上可以采用沉积工艺形成金属材料层21，所述金属材料层21覆盖所述基底10并填满所述沟槽18。
本实施例中，在形成所述金属材料层21之前，还包括：形成栅介质层19在所述凹槽18的侧壁及底部。本实施例中，优选采用热氧化的方法形成所述栅介质层19，因此，所述栅介质层19仅位于所述凹槽18的内壁及底部存在有所述基底10的位置处。在其他实施例中，还可以采用沉积工艺等其他方法形成所述栅介质层，此时所述栅介质层可以位于所述凹槽的侧壁、底部以及所述第二介质层13的表面。接着，形成所述栅介质层19之后，还包括；形成阻挡层20在所述凹槽的侧壁及底部。例如，可以采用沉积工艺形成所述阻挡层20，所述阻挡层20覆盖所述凹槽18的侧壁、底部以及所述第二介质层13的表面。最后，再填充所述金属材料层21在所述凹槽内。所述栅介质层19的材质包含但不限于氧化硅，所述阻挡层20的材质包含但不限于氮化钛，所述金属材料层21的材质包含但不限于钨。
图12a是在图11a所示的结构上形成NMOS栅极的俯视图，图12b是在图11b所示的结构上形成NMOS栅极的剖面示意图。请参考图12a与图12b所示，刻蚀所述金属材料层21，至剩余部分所述金属材料层21在所述凹槽18内，以形成NMOS栅极22。例如，可以采用湿法刻蚀的方法刻蚀所述金属材料层21，所述第二介质层13上的所述金属材料层21被完全刻蚀，至所述凹槽18内的所述金属材料层21被刻蚀至所述凹槽18深度的四分之一至三分之一，即所述凹槽18顶部四分之一至三分之一深度的所述金属材料层21被刻蚀，当然，所述阻挡层20同样被刻蚀至所述凹槽深度的四分之一至三分之一，剩余在所述凹槽18内的所述阻挡层20与所述金属材料层21构成所述NOMS栅极22。
NMOS栅极为埋入式栅极，能够缩小字线驱动器的面积，减小单个chip面积，提高单片基底上的chip数量，降低成本；同时，NMOS栅极呈环形，可省去NMOS栅极互连线，并增大栅极接触的面积，增大制程窗口；并且NMOS栅极可以与存储阵列的埋入式器件同时制作，无需增加额外制程。
图13a是在图12a所示的结构上形成第一介质层的俯视图，图13b是在图12b所示的结构上形成第一介质层的剖面示意图。如图13a与图13b所示，形成第一介质层23，所述第一介质层23覆盖所述基底10并填满所述凹槽18。本实施例中，所述第一介质层23的材质与所述第二介质层13的材质相同，包含但不限于氮化硅，可以采用沉积工艺形成所述第一介质层23，所述第一介质层23覆盖所述第一介质层13并填满所述凹槽18。由于所述第一介质层23的材质与所述第二介质层13的材质相同，因此，在附图13a与13b中，所述第一介质层23与所述第二介质层13采用相同的填充。
图14a是在图13a所示的结构上形成PMOS栅极的俯视图。由于本实施例中的剖面示意图是所述第一区域10A的示意图，而该步骤是在所述第二区域10B上进行的，所以没有画出相对应的剖面图。请参考图14a所示，去除所述第二区域10B上的所述第一介质层23与所述第二介质层13，暴露出所述基底10，然后在所述第二区域10B的所述基底10上形成PMOS栅极。
在去除所述第二区域10B上的所述第一介质层23与所述第二介质层13之后，还包括：在所述第二区域10B的所述基底10上形成栅介质层31，所述栅介质层31包含但不限于氧化硅，可以采用热氧化的方法形成。然后，在所述栅介质层31上沉积多晶硅层，通过曝光工艺形成PMOS栅极32。优选的，所述PMOS栅极32也呈闭合环形。
图15a是在图14a所示的结构上形成金属插塞的俯视图，图15b是在图13b所示的结构上形成金属插塞的剖面示意图。如图15a与图15b所示，在形成所述NMOS栅极22与所述PMOS栅极32之后，形成绝缘层33，所述绝缘层33覆盖所述第一区域10A的所述第一介质层23，并覆盖所述第二区域10B的所述PMOS栅极32与所述栅介质层31。优选的，可以采用沉积的方法形成所述绝缘层33，所述绝缘层33的材质包含但不限于氧化硅。接着，刻蚀所述绝缘层33，形成多个通孔，所述通孔分别暴露所述NMOS栅极22、所述PMOS栅极33、所述NMOS漏极或所述PMOS漏极。接着在所述通孔内填充金属材料，形成与所述NMOS栅极、所述PMOS栅极、所述NMOS漏极或所述PMOS漏极相接触的多个金属插塞34。
当然，还包括形成多条金属互连层，所述金属互连层通过所述金属插塞连接所述NMOS漏极、所述PMOS漏极至存储阵列的字线。
如上所述，每个所述字线驱动器包含有两个NMOS与一个PMOS，两个所述NMOS可以位于所述PMOS的同一侧，也可以位于所述PMOS的相对两侧，具体请参照图16与图17所示。
如图16所示，所述字线驱动器包含两个NMOS与一个PMOS，两个所述NMOS均位于所述PMOS的同一侧，即图16中的左侧。两个所述NMOS位于第一区域10A内，两个所述NMOS栅极22呈环形，且位于所述基底10内，构成埋入式环栅。且在所述第一区域10A的所述基底10内形成有有源区11，在所述有源区11内还形成有NMOS源极(未图示)与NMOS漏极(未图示)。在所述NMOS栅极22与所述NMOS漏极上均形成有金属插塞34。所述PMOS位于所述第二区域10B内，所述PMOS栅极32也呈环形，且多个所述PMOS栅极32相串联，且在所述第二区域10B的所述基底10内形成有有源区11，所述有源区11内还形成有PMOS源极(未图示)与PMOS漏极(未图示)，在所述PMOS栅极32与所述PMOS漏极上均形成有金属插塞34。在所述基底10上还形成有多条金属互连层35，所述金属互连层35通过所述金属插塞34连接所述NMOS漏极、所述PMOS漏极至位于所述字线驱动器两侧的存储阵列区的字线，且所述金属互连层35的延伸方向平行于所述字线的方向。
如图17所示，所述字线驱动器包含两个NMOS与一个PMOS，两个所述NMOS位于所述PMOS的相对两侧。两个所述第一区域10A位于所述第二区域10B的两侧，两个所述NMOS分别位于两侧所述第一区域10A内，两个所述NMOS栅极22呈环形，且位于所述基底10内，构成埋入式环栅。且在每个所述第一区域10A的所述基底10内均形成有有源区11，在每个所述有源区11内还形成有NMOS源极(未图示)与NMOS漏极(未图示)。在所述NMOS栅极22与所述NMOS漏极上均形成有金属插塞34。所述PMOS位于所述第二区域10B内，所述PMOS栅极32也呈环形，且多个所述PMOS栅极32相串联，且在所述第二区域10B的所述基底10内形成有有源区11，所述有源区11内还形成有PMOS源极(未图示)与PMOS漏极(未图示)，在所述PMOS栅极32与所述PMOS漏极上均形成有金属插塞34。在所述基底10上还形成有多条金属互连层35，所述金属互连层35通过所述金属插塞34连接所述NMOS漏极、所述PMOS漏极至位于所述字线驱动器两侧的存储阵列区的字线，且所述金属互连层35的延伸方向平行于所述字线的方向。
在图17所示的字线驱动器中，两个所述NMOS分别位于所述PMOS的相对两侧，使得字线驱动器PMOS输出端至左右阵列区字线的导线长度相同，有效减小两侧字线开启的时差，提高器件性能。
相应的，本发明还提供一种字线驱动器，采用如上所述的字线驱动器的制备方法制备而成。请参图15a与图15b所示，所述字线驱动器包括：
基底10，所述基底10内形成有源区11，且所述基底10包含用于形成NMOS的第一区域10A与用于形成PMOS的第二区域10B；金属材料层21，填充于所述第一区域10A的所述基底10的部分环形凹槽的底部，以构成NMOS栅极22；第一介质层23，覆盖所述第一区域10A的所述基底10并填满所述凹槽；PMOS栅极32，位于所述第二区域10B的所述基底10上。
进一步的，在所述第一区域10A的所述有源区11内还形成有NMOS源极(未图示)与NMOS漏极(未图示)，在所述第二区域10B的所述有源区11内还形成有PMOS源极(未图示)与PMOS漏极(未图示)。
优选的，所述字线驱动器还包括：绝缘层33，覆盖所述第一介质层23与所述PMOS栅极32；多个金属插塞34，位于所述绝缘层33与所述第一介质层23内，所述金属插塞34分别与所述NMOS栅极22、所述PMOS栅极32、所述NMOS漏极或所述PMOS漏极相接触；以及金属互连层35(如图16与图17所示)，所述金属互连层35通过所述金属插塞34连接所述NMOS漏极、所述PMOS漏极至存储阵列的字线。
优选的，所述字线驱动器还包括：栅介质层19与栅介质层31，所述栅介质层19位于所述第一区域10A的所述凹槽的侧壁及底部，所述栅介质层31位于所述第二区域10B的所述基底10上。所述字线驱动器还包括阻挡层20，所述阻挡层20位于所述凹槽内，且位于所述栅介质层19与所述金属材料层21之间。所述字线驱动器还包括第二介质层13，所述第二介质层13位于所述基底10上，所述第一介质层23覆盖所述第二介质层13。
所述字线驱动器包含有两个NMOS与一个PMOS，两个所述NMOS可以位于所述PMOS的同一侧，也可以位于所述PMOS的相对两侧。如图16所示，两个所述NMOS均位于所述PMOS的同一侧。如图17所示。两个所述NMOS位于所述PMOS的相对两侧。
综上所述，本发明提供的字线驱动器及其制备方法中，NMOS栅极为埋入式栅极，能够缩小字线驱动器的面积，减小单个chip面积，提高单片基底上的chip数量，降低成本；同时，NMOS栅极呈环形，可省去NMOS栅极互连线，并增大栅极接触的面积，增大制程窗口。
进一步的，NMOS栅极与存储阵列的埋入式器件同时制作，无需增加额外制程。
进一步的，两个所述NMOS分别位于所述PMOS的相对两侧，使得字线驱动器PMOS输出端至左右阵列区字线的导线长度相同，有效减小两侧字线开启的时差，提高器件性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (11)

1.一种字线驱动器的制备方法，其特征在于，包括：
提供一基底，在所述基底内形成有源区，且所述基底包含用于形成NMOS的第一区域与用于形成PMOS的第二区域；
形成凹槽在所述第一区域的所述基底内，所述凹槽呈闭合环形；
填充金属材料层在所述凹槽内；
刻蚀所述金属材料层，至剩余部分所述金属材料层在所述凹槽内，以形成NMOS栅极；
形成第一介质层，所述第一介质层覆盖所述基底并填满所述凹槽；
去除所述第二区域的所述第一介质层，在所述第二区域的所述基底上形成PMOS栅极。
2.如权利要求1所述的字线驱动器的制备方法，其特征在于，形成凹槽在所述第一区域的所述基底内的步骤包括：
依次形成第二介质层、图案传递层以及图案化的光刻胶层在所述基底上；
形成第一掩膜层，所述第一掩膜层覆盖所述图案化的光刻胶层与所述图案传递层；
刻蚀所述第一掩膜层与所述图案化的光刻胶层，至剩余所述图案化的光刻胶层的侧壁上的所述第一掩膜层；
以剩余的所述第一掩膜层为掩膜，刻蚀所述图案传递层，并去除剩余的所述第一掩膜层；
形成第二掩膜层，所述第二掩膜层覆盖所述第二介质层并包围剩余的所述图案传递层的侧壁；
以所述第二掩膜层为掩膜，刻蚀剩余的所述图案传递层以及其下方的所述第二介质层与部分所述基底，以形成凹槽。
3.如权利要求2所述的字线驱动器的制备方法，其特征在于，形成第二掩膜层，所述第二掩膜层覆盖所述第二介质层并包围剩余的所述图案传递层的侧壁的步骤包括：
形成第二掩膜层，所述第二掩膜层覆盖所述第二介质层与剩余的所述图案传递层；
平坦化所述第二掩膜层，至暴露出剩余的所述图案传递层。
4.如权利要求1所述的字线驱动器的制备方法，其特征在于，形成所述凹槽之后，填充所述金属材料层之前，还包括：
依次形成栅介质层与阻挡层在所述凹槽的侧壁及底部。
5.如权利要求1所述的字线驱动器的制备方法，其特征在于，所述凹槽的深度介于100nm～200nm之间；所述凹槽的宽度介于15nm～30nm之间；
刻蚀所述金属材料层至所述凹槽深度的四分之一至三分之一。
6.如权利要求1所述的字线驱动器的制备方法，其特征在于，所述基底还包括用于形成存储阵列的第三区域，在所述第一区域内形成NMOS栅极的同时在所述第三区域内形成埋入式器件。
7.如权利要求6所述的字线驱动器的制备方法，其特征在于，形成所述PMOS栅极之后，还包括：
形成绝缘层，所述绝缘层覆盖所述第一介质层与所述PMOS栅极；
形成多个金属插塞，所述金属插塞位于所述绝缘层与所述第一介质层内，并与NMOS漏极或PMOS漏极相接触；
形成多条金属互连层，所述金属互连层通过所述金属插塞连接所述NMOS漏极、所述PMOS漏极至所述第三区域内的字线。
8.如权利要求1～7中任一项所述的字线驱动器的制备方法，其特征在于，形成两个NMOS与一个PMOS，且两个所述NMOS分别位于所述PMOS的相对两侧。
9.一种字线驱动器，其特征在于，包括：
基底，所述基底内形成有源区，且所述基底包含用于形成NMOS的第一区域与用于形成PMOS的第二区域；
金属材料层，填充于所述第一区域的所述基底的部分环形凹槽的底部，以构成NMOS栅极；
第一介质层，覆盖所述第一区域的所述基底并填满所述凹槽；
PMOS栅极，位于所述第二区域的所述基底上。
10.如权利要求9所述的字线驱动器，其特征在于，还包括：
绝缘层，覆盖所述第一介质层与所述PMOS栅极；
金属插塞，位于所述绝缘层与所述第一介质层内，并与NMOS漏极或PMOS漏极相接触；以及
金属互连层，所述金属互连层通过所述金属插塞连接所述NMOS漏极、所述PMOS漏极至存储阵列的字线。
11.如权利要求9所述的字线驱动器，其特征在于，所述字线驱动器包含有两个NMOS与一个PMOS，且两个所述NMOS分别位于所述PMOS的相对两侧。
CN201811117758.8A 2018-09-21 2018-09-21 字线驱动器及其制备方法 Active CN110943083B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811117758.8A CN110943083B (zh) 2018-09-21 2018-09-21 字线驱动器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811117758.8A CN110943083B (zh) 2018-09-21 2018-09-21 字线驱动器及其制备方法

Publications (2)

Publication Number Publication Date
CN110943083A true CN110943083A (zh) 2020-03-31
CN110943083B CN110943083B (zh) 2025-01-21

Family

ID=69905076

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811117758.8A Active CN110943083B (zh) 2018-09-21 2018-09-21 字线驱动器及其制备方法

Country Status (1)

Country Link
CN (1) CN110943083B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1184317A (zh) * 1996-12-05 1998-06-10 三菱电机株式会社 静态型半导体存储器
JP2000174227A (ja) * 1998-12-02 2000-06-23 Fujitsu Ltd 半導体装置およびその製造方法
CN1281251A (zh) * 1999-07-14 2001-01-24 国际商业机器公司 采用环形器件的字线驱动电路
US20050077582A1 (en) * 2003-10-06 2005-04-14 Tsuneo Kawamata Semiconductor integrated circuit device
US20130168774A1 (en) * 2012-01-03 2013-07-04 Samsung Electronics Co., Ltd. Semiconductor device
US20150055394A1 (en) * 2013-08-26 2015-02-26 Micron Technology, Inc. Semiconductor Device
CN208738246U (zh) * 2018-09-21 2019-04-12 长鑫存储技术有限公司 字线驱动器

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1184317A (zh) * 1996-12-05 1998-06-10 三菱电机株式会社 静态型半导体存储器
JP2000174227A (ja) * 1998-12-02 2000-06-23 Fujitsu Ltd 半導体装置およびその製造方法
CN1281251A (zh) * 1999-07-14 2001-01-24 国际商业机器公司 采用环形器件的字线驱动电路
US20050077582A1 (en) * 2003-10-06 2005-04-14 Tsuneo Kawamata Semiconductor integrated circuit device
US20130168774A1 (en) * 2012-01-03 2013-07-04 Samsung Electronics Co., Ltd. Semiconductor device
US20150055394A1 (en) * 2013-08-26 2015-02-26 Micron Technology, Inc. Semiconductor Device
CN208738246U (zh) * 2018-09-21 2019-04-12 长鑫存储技术有限公司 字线驱动器

Also Published As

Publication number Publication date
CN110943083B (zh) 2025-01-21

Similar Documents

Publication Publication Date Title
KR100503519B1 (ko) 반도체 장치 및 그 제조방법
CN100536142C (zh) 形成凹进式通路装置的方法
US8314025B2 (en) Method of forming semiconductor device having contact plug
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
US7696570B2 (en) Transistors of semiconductor device having channel region in a channel-portion hole and methods of forming the same
JP4718021B2 (ja) 半導体デバイスの製造方法。
US7476584B2 (en) Method of fabricating a semiconductor device with a bit line contact plug
US7851354B2 (en) Semiconductor memory device having local etch stopper and method of manufacturing the same
US6709972B2 (en) Methods for fabricating semiconductor devices by forming grooves across alternating elongated regions
US20050095794A1 (en) Method of fabricating recess channel array transistor
TWI841912B (zh) 半導體記憶體裝置
US8143152B2 (en) Manufacturing method of semiconductor device having self-aligned contact connected to silicide layer on substrate surface
KR100378200B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100434511B1 (ko) 다마신 배선을 이용한 반도체 소자의 제조방법
JP2005064459A (ja) 半導体装置およびその製造方法
CN114156268A (zh) 半导体装置
US6852581B2 (en) Methods of manufacturing a semiconductor device having increased gaps between gates
US8823107B2 (en) Method for protecting the gate of a transistor and corresponding integrated circuit
KR100889313B1 (ko) 반도체 소자의 제조 방법
CN110943083B (zh) 字线驱动器及其制备方法
US20240040772A1 (en) Semiconductor devices
US6277717B1 (en) Fabrication method for a buried bit line
KR100964271B1 (ko) 반도체소자 제조 방법
KR20220145124A (ko) 집적회로 장치 및 그 제조 방법
CN115249663A (zh) 用于制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant