[go: up one dir, main page]

CN110896102A - 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法 - Google Patents

一种基于双mos栅控的n型碳化硅晶闸管及其制备方法 Download PDF

Info

Publication number
CN110896102A
CN110896102A CN201911066932.5A CN201911066932A CN110896102A CN 110896102 A CN110896102 A CN 110896102A CN 201911066932 A CN201911066932 A CN 201911066932A CN 110896102 A CN110896102 A CN 110896102A
Authority
CN
China
Prior art keywords
region
gate
silicon carbide
contact metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911066932.5A
Other languages
English (en)
Other versions
CN110896102B (zh
Inventor
元磊
杨柳
汤晓燕
宋庆文
张艺蒙
张玉明
张义门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201911066932.5A priority Critical patent/CN110896102B/zh
Publication of CN110896102A publication Critical patent/CN110896102A/zh
Application granted granted Critical
Publication of CN110896102B publication Critical patent/CN110896102B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00Thyristors
    • H10D18/60Gate-turn-off devices 
    • H10D18/65Gate-turn-off devices  with turn-off by field effect 
    • H10D18/655Gate-turn-off devices  with turn-off by field effect  produced by insulated gate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048Making electrodes
    • H01L21/049Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01Manufacture or treatment
    • H10D12/031Manufacture or treatment of IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D18/00Thyristors
    • H10D18/40Thyristors with turn-on by field effect 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325Silicon carbide
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/291Gate electrodes for thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thyristors (AREA)

Abstract

本发明公开了一种基于双MOS栅控的N型碳化硅晶闸管,包括:钝化层(1)、阳极接触金属(2)、关断栅极接触金属(3)、开启栅极接触金属(4)、栅氧化层(5)、P+短路区(6)、N+阳极区(7)、P‑漂移区(8)、N‑漂移区(9)、缓冲层(10)、衬底(11)以及阴极接触金属(12)。本发明通过引入双MOS栅结构,将器件的驱动控制从传统的电流型转变为电压型,有利于前端控制电路的设计、实现以及功耗的降低;且开启栅和关断栅独立工作,分别控制器件的开启和关断,有利于器件在开关或脉冲工作状态下的快速导通和关断,可以显著提高器件的工作频率。

Description

一种基于双MOS栅控的N型碳化硅晶闸管及其制备方法
技术领域
本发明属于微电子技术领域,具体涉及一种基于双MOS栅控的N型碳化硅晶闸管及其制备方法。
背景技术
随着的半导体技术的快速发展,第三代半导体材料以其优异的特性引起了人们的兴趣,其中,碳化硅由于具有载流子饱和迁移率高、耐高温、热导率高等优点,使得碳化硅器件在高温、高压、高速等条件下更有优势,从而得到广泛应用。
碳化硅晶闸管作为高压大功率器件具有非常高的电压阻断能力、出色的电流处理能力以及高通态di/dt能力,因而被广泛应用于大功率逆变器、高压脉冲开关、不间断电源等电力电子设备中。传统的碳化硅晶闸管结构如图1所示,其中,区域1为阳极接触金属,区域2为P+阳极区,区域3为栅极接触金属,区域4为阴极接触金属,其主要是通过在栅极上施加脉冲电流信号控制器件的开启和关断,再此过程中,两边的栅极金属所起的作用相同。
然而,由于需要电流驱动控制,传统碳化硅晶闸管的前端控制电路较为复杂且功耗较高;此外,传统碳化硅晶闸管的PN结型栅极结构使得器件开启时间和关断时间的优化十分困难,不利于器件在高速工作状态下的导通以及关断。
发明内容
为了解决现有技术中存在的上述问题,本发明提供一种基于双MOS栅控的N型碳化硅晶闸管及其制备方法。本发明要解决的技术问题通过以下技术方案实现:
一种基于双MOS栅控的N型碳化硅晶闸管,包括:钝化层、阳极接触金属、关断栅极接触金属、开启栅极接触金属、栅氧化层、P+短路区、N+阳极区、P-漂移区、N-漂移区、缓冲层、衬底以及阴极接触金属,其中,
所述缓冲层、所述N-漂移区、所述P-漂移区、所述N+阳极区依次设置于所述衬底上表面,所述阴极接触金属设置于所述衬底的下表面;
所述P+短路区设置在所述N+阳极区内部右上方且与所述N+阳极区的上表面平齐;
所述栅氧化层包括彼此间隔的两部分,其一部分设置在所述N+阳极区的右侧并延伸至所述P+短路区上部和P-漂移区上部,另一部分设置在所述P-漂移区(8)的左侧并延伸至所述N+阳极区上部和所述N-漂移区上部;
所述开启栅极接触金属和所述关断栅极接触金属分别设置在所述栅氧化层的表面并部分覆盖所述栅氧化层;
所述阳极接触金属设置在所述N+阳极区和所述P+短路区的上表面,并位于所述栅氧化层的两部分之间;
所述钝化层设置在所述关断栅极接触金属、所述开启栅极接触金属、以及所述阳极接触金属的部分上表面。
在本发明的一个实施例中,还包括通过在器件开启栅区域进行碳注入和表面薄层Si3N4工艺形成的高寿命区。
在本发明的一个实施例中,所述开启栅极接触金属与所述关断栅极接触金属的面积比为3:1~5:1。
本发明的另一个实施例还提供了一种基于双MOS栅控的N型碳化硅晶闸管的制备方法,包括以下步骤:
(a)在N+碳化硅衬底上依次外延生长P-型漂移区、N-漂移区、N型缓冲层以及P+衬底区;
(b)反置器件,并对所述N+碳化硅衬底进行化学机械剖光以形成N+阳极区;
(c)刻蚀步骤(b)完成的器件以形成关断栅台面和开启栅台面;
(d)在所述关断栅台面一侧进行离子注入以形成P+短路区;
(e)采用碳离子注入工艺制备高寿命区;
(f)采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层;
(g)淀积金属以分别形成阳极接触金属层、阴极接触金属层以及双栅接触金属层;
(h)淀积钝化层以完成器件的制作。
在本发明的一个实施例中,步骤(a)包括:
(a1)对所述N+型碳化硅衬底进行RCA标准清洗;
(a2)采用低压热壁化学气相淀积法分别在所述N+型碳化硅衬底上外延生长所述P-型漂移区、所述N-漂移区、所述N型缓冲层以及所述P+衬底区;其中,外延温度为1600℃,压力为100mbar,反应气体为硅烷和丙烷,载运气体为纯氢气。
在本发明的一个实施例中,步骤(c)包括:
采用ICP刻蚀工艺,对器件的N+阳极区两侧进行刻蚀,以形成关断栅台面和开启栅台面,其中,关断栅一侧刻蚀深度为3.2μm~4.1μm,开启栅一侧刻蚀深度为7.0μm~8.5μm。
在本发明的一个实施例中,步骤(d)包括:
(d1)采用低压化学气相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为P+短路区铝离子注入的阻挡层,并通过光刻和刻蚀形成P+注入区;
(d2)在600℃的温度下进行铝离子注入;
(d3)采用RCA清洗标准对所述碳化硅表面依次进行清洗、烘干。
在本发明的一个实施例中,步骤(e)包括:
(e1)用光刻胶阻挡其它区域,采用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
(e2)用光刻胶阻挡其它区域,在600℃的温度下进行碳离子注入;
(e3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火。
在本发明的一个实施例中,步骤(g)包括:
(g1)在步骤(f)完成后的碳化硅片表面淀积Ni/Ti/Al合金,以形成阳极接触金属层;
(g2)在所述碳化硅片整个正面涂光刻胶,并通过显影形成P+欧姆接触区域;对所述碳化硅片整个背面淀积Ni/Ti/Al合金,并通过超声波剥离使正面形成阴极接触金属层;
(g3)在所述碳化硅片正面涂光刻胶,并通过显影形成双栅区域,淀积Al合金以形成双栅接触金属层。
在本发明的一个实施例中,步骤(g1)和步骤(g2)之后均包括:
在1000℃温度下,氮气气氛中对所述碳化硅片退火3分钟以形成欧姆接触。
本发明的有益效果:
1、本发明提供的基于双MOS栅控的N型碳化硅晶闸管采用MOS栅控结构,将器件的驱动控制从传统的电流型转变为电压型,此结构有利于前端控制电路的设计、实现以及功耗的降低;
2、本发明提供的基于双MOS栅控得N型碳化硅晶闸管引入双MOS栅结构,且开启栅和关断栅独立工作,分别控制器件的开启和关断,有利于器件在开关或脉冲工作状态下的快速导通和关断,可以显著提高器件的工作频率;
3、本发明提供的基于双MOS栅控得N型碳化硅晶闸管通过在器件导通区域进行碳注入和表面薄层Si3N4工艺,制造一个高寿命区,从而有效降低了SiC体内和界面的复合作用,提升了导通时的电流密度,降低了导通电阻。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的传统的碳化硅晶闸管结构示意图;
图2是本发明实施例提供的一种基于双MOS栅控的N型碳化硅晶闸管结构示意图;
图3是本发明实施例提供的基于双MOS栅控的N型碳化硅晶闸管的制备方法流程示意图;
图4a~4o是本发明实施例提供的基于双MOS栅控的N型碳化硅晶闸管的制备工艺流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图2,图2是本发明实施例提供的一种基于双MOS栅控的N型碳化硅晶闸管结构示意图,包括:
钝化层1、阳极接触金属2、关断栅极接触金属3、开启栅极接触金属4、栅氧化层5、P+短路区6、N+阳极区7、P-漂移区8、N-漂移区9、缓冲层10、衬底11以及阴极接触金属12,其中,
所述缓冲层10、所述N-漂移区9、所述P-漂移区8、所述N+阳极区7依次设置于所述衬底11上表面,所述阴极接触金属12设置于所述衬底11的下表面;
所述P+短路区6设置在所述N+阳极区7内部右上方且与所述N+阳极区7的上表面平齐;
所述栅氧化层5包括彼此间隔的两部分,其一部分设置在所述N+阳极区7的右侧并延伸至所述P+短路区6上部和P-漂移区8上部,另一部分设置在所述P-漂移区8的左侧并延伸至所述N+阳极区7上部和所述N-漂移区9上部;
所述开启栅极接触金属4和所述关断栅极接触金属3分别设置在所述栅氧化层5的表面并部分覆盖所述栅氧化层5;
所述阳极接触金属2设置在所述N+阳极区7和所述P+短路区6的上表面,并位于所述栅氧化层5的两部分之间;
所述钝化层1设置在所述关断栅极接触金属3、所述开启栅极接触金属4、以及所述阳极接触金属2的部分上表面。
在本实施例中,阴极接触金属12为Ni/Ti/Al合金,其厚度为100nm/30nm/90nm至100nm/20nm/60nm;阴极接触金属12上为P+衬底11,其厚度为5μm~10μm;P+衬底11上面是厚度为2μm~20μm、氮离子掺杂浓度为5×1017至8×1018cm-3的缓冲层10;缓冲层10上面是厚度为50μm~300μm、氮离子掺杂浓度为1×1014至5×1015cm-3的N-型漂移区9;N-型漂移区9上面是厚度为1.5μm~3.0μm、铝离子掺杂浓度为1×1017至3×1017cm-3的P-型漂移区8;P-型漂移区8上面是厚度为2.5μm、氮离子掺杂浓度为1×1018cm-3的N+阳极区7;N+阳极区7的关断栅一侧是深度为0.3μm~0.5μm、氮离子掺杂浓度为1×1019cm-3的P+短路区6。
在本实施例中,所述N型碳化硅晶闸管还包括高寿命区13,其通过在器件开启栅区域进行碳注入和表面薄层Si3N4工艺形成的高寿命区13,如图2所示,开启栅一侧是的高寿命区13。
本实施例针对外延材料寿命不高导致器件导通速度不理想的缺点,在器件导通区域通过碳注入和表面薄层Si3N4工艺,制造一个高寿命区,从而有效降低SiC体内和界面的复合作用,提升导通时的电流密度,降低导通电阻。由于材料本征缺陷的影响,无寿命提升工艺的关断区域的少子寿命值相对降低,有利于器件的关断速度。从而实现高导通电流和快速开关的特性。
在本实施例中,N+阳极区7两侧是300nm的Al金属的关断栅极接触金属3和开启栅极接触金属4;关断栅极接触金属3和开启栅极接触金属4上面是厚度为30nm的栅氧化层5;N+阳极区7上面是200nm的Ni/Ti/Al合金的阳极接触金属2;器件表面覆盖有SiO2淀积制备的厚钝化层1。
本实施例将传统的PN结型栅极结构改成MOS栅控结构,将器件的驱动控制从传统的电流型转变为电压型,有利于前端控制电路的设计、实现以及功耗的降低。
在本实施例中,所述开启栅极接触金属4与所述关断栅极接触金属3的面积比为3:1~5:1。
进一步的,本实施例中的双MOS栅结构,开启栅和关断栅独立工作,当开启栅4上加正压时,开启MOS开启,P-漂移区8表面形成开通沟道,将N+阳极区7和N-漂移区9连接,器件开启。当关断栅上加负压时,关断MOS开启,在N+阳极区7表面形成开通沟道,将P+短路区6和P-漂移区8连接,使得P-漂移区8的载流子得以通过导电沟道从阳极导出,从而使得器件关断。
本实施例通过开启栅和关断栅独立工作,分别控制器件的开启和关断,有利于器件在开关或脉冲工作状态下的快速导通和关断,可以显著提高器件的工作频率。
本发明的另一个实施例还提供了一种基于双MOS栅控的N型碳化硅晶闸管的制备方法,请参见图3,图3是本发明实施例提供的基于双MOS栅控的N型碳化硅晶闸管的制备方法流程示意图,包括以下步骤:
(a)在N+碳化硅衬底上依次外延生长P-型漂移区、N-漂移区、N型缓冲层以及P+衬底区;
(b)反置器件,并对所述N+碳化硅衬底进行化学机械剖光以形成N+阳极区;
(c)刻蚀步骤(b)完成的器件以形成关断栅台面和开启栅台面;
(d)在所述关断栅台面一侧进行离子注入以形成P+短路区;
(e)采用碳离子注入工艺制备高寿命区;
(f)采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层;
(g)淀积金属以分别形成阴极接触金属层、阳极接触金属层以及双栅接触金属层;
(h)淀积钝化层以完成器件的制作。
在本实施例中,步骤(a)包括:
(a1)对所述N+型碳化硅衬底进行RCA标准清洗;
(a2)采用低压热壁化学气相淀积法分别在所述N+型碳化硅衬底上外延生长所述P-型漂移区、所述N-漂移区、所述N型缓冲层以及所述P+衬底区;其中,外延温度为1600℃,压力为100mbar,反应气体为硅烷和丙烷,载运气体为纯氢气。
具体的,步骤(a2)包括:
(a21)在N+碳化硅衬底上外延生长厚度为1.5μm~3.0μm、铝离子掺杂浓度为1×1017至3×1017的P-漂移区;其中,其外延温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝;
(a22)在P-漂移区上外延生长厚度为50μm~300μm、氮离子掺杂浓度为1×1014至5×1015cm-3的N-漂移区,其外延温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为纯氮;
(a23)在N-漂移区上外延生长厚度为2μm~20μm、氮离子掺杂浓度为5×1017至8×1018cm-3的N型缓冲层,其外延温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为纯氮;
(a24)在N型缓冲层上外延生长厚度为5μm~10μm、铝离子掺杂浓度为1×1019的P+型衬底区,其外延温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
在本实施例中,步骤(b)包括:
将器件反置,即P+型衬底区在下,N+型碳化硅衬底在上,并对N+衬底区进行化学机械剖光工艺,保留厚度2μm~3μm,将N+型碳化硅衬底区实质变为N+阳极区。
在本实施例中,步骤(c)包括:
采用ICP刻蚀工艺,对器件的N+阳极区两侧进行刻蚀,以形成关断栅台面和开启栅台面,其中,关断栅一侧刻蚀深度为3.2μm~4.1μm,开启栅一侧刻蚀深度为7.0μm~8.5μm。
在本实施例中,步骤(d)包括:
(d1)采用低压化学气相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为P+短路区铝离子注入的阻挡层,并通过光刻和刻蚀形成P+注入区;
(d2)在600℃的温度下进行铝离子注入;
其中,注入深度为0.3μm~0.5μm注入的剂量为1×1014cm-2~5×1014cm-2,注入的能量为300keV~450keV;
(d3)采用RCA清洗标准对所述碳化硅表面依次进行清洗、烘干。
在本实施例中,步骤(e)包括:
(e1)用光刻胶阻挡其它区域,采用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
(e2)用光刻胶阻挡其它区域,在600℃的温度下进行碳离子注入;
其中,注入的剂量为1×1013cm-2~1×1014cm-2,注入的能量为350keV~500keV;
(e3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火,以形成高寿命区。
在本实施例中,步骤(f)包括:
利用PECVD或LPCVD设备,淀积厚度为30nm的Si3N4,并采用高温热氧化工艺以制备栅氧化层,其中,热氧化工艺温度为1300℃~1400℃,时间为10h~72h。
在本实施例中,步骤(g)包括:
(g1)在所述碳化硅片背面淀积Ni/Ti/Al合金,以形成阴极接触金属层;
(g2)在所述碳化硅片整个正面涂光刻胶,并通过显影形成N+欧姆接触区域;对所述碳化硅片整个正面淀积Ni/Ti/Al合金,并通过超声波剥离使正面形成阳极接触金属层;
(g3)在所述碳化硅片正面涂光刻胶,并通过显影形成双栅区域,淀积Al合金以形成双栅接触金属层。
在本实施例中,步骤(g1)和步骤(g2)之后均包括:
在1000℃温度下,氮气气氛中对所述碳化硅片退火3分钟以形成欧姆接触。
在本实施例中,步骤(h)包括:
采用LPCVD工艺淀积SiO2钝化层以完成器件的制作,其中,SiO2钝化层的厚度为2μm。
实施例二
下面以制作P-型漂移区厚度为2μm、N-漂移区厚度为60μm、N型缓冲层厚度为2μm、P+衬底区厚度为5μm、N+阳极区厚度为2.5μm、阳极接触金属层和阴极接触金属层均为100nm/30nm/90nm厚的Ni/Ti/Al合金的双MOS栅控N型碳化硅晶闸管为例对本发明的制备方法进行详细说明。
请参见图4a~4o,图4a~4o是本发明实施例提供的基于双MOS栅控的N型碳化硅晶闸管的制备工艺流程示意图。
步骤一:选取N+碳化硅衬底,并在N+碳化硅衬底片上外延生长P-型漂移区8,如图4a所示;
先对N+型碳化硅衬底片进行RCA标准清洗;再在其正面上用低压热壁化学气相淀积法外延生长厚度为2μm、铝离子掺杂浓度为1×1017cm-3的P-漂移区;其外延工艺条件是:温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤二:在P-型漂移区8上外延生长N-漂移区9,如图4b所示;
在缓冲层上用低压热壁化学气相淀积法外延生长厚度为60μm、氮离子掺杂浓度为5×1015cm-3的漂移区;其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮。
步骤三:在N-漂移区9上外延生长N型缓冲层10,如图4c所示;
在N-漂移区上用低压热壁化学气相淀积法外延生长厚度为2.0μm、氮离子掺杂浓度为5×1017cm-3的缓冲层;其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮。
步骤四:在N型缓冲层10上外延生长P+衬底区11,如图4d所示;
在缓冲层上用低压热壁化学气相淀积法外延生长厚度为5μm、铝离子掺杂浓度为1×1019cm-3的P+衬底区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
步骤五:反置器件并形成N+阳极区7,如图4e所示;
将器件反置,即衬底区在下,N+型碳化硅衬底在上;进行化学机械剖光工艺以形成N+阳极区7,并使N+阳极区厚度为2.5μm。
步骤六:刻蚀器件以形成关断栅台面和开启栅台面,如图4f所示;
采用ICP刻蚀工艺,对器件的N+阳极区两侧进行刻蚀,其中关断栅一侧刻蚀深度为3.2μm,开启栅一侧刻蚀深度为7.0μm。
步骤七:形成P+短路区6,如图4g所示;
采用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为P+短路区铝离子注入的阻挡层,并通过光刻和刻蚀形成P+注入区;
在600℃的温度下进行铝离子注入,注入的剂量为1×1014cm-2,注入的能量为300keV;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干。
步骤八:制备高寿命区13,如图4h~4j所示;
用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区,如图4h所示;
在600℃的温度下进行碳离子注入,注入的剂量为1×1013cm-2,注入的能量为350keV,如图4i所示;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火以形成高寿命区13,如图4j所示。
步骤九:制备栅氧化层5,如图4k所示;
采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层,用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为30nm的Si3N4,热氧化工艺温度为1300℃,时间为10h。
步骤十:淀积形成阴极接触金属层12,如图4l所示;
对整个碳化硅片背面淀积100nm/30nm/90nm的Ni/Ti/Al合金,在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤十一:淀积形成阳极接触金属层2,如图4m所示;
在整个碳化硅片正面涂光刻胶,然后通过显影形成P+欧姆接触区域;
对整个碳化硅片正面淀积100nm/30nm/90nm的Ni/Ti/Al合金,之后通过超声波剥离使正面形成阳极接触金属层;
在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤十二:淀积形成双栅接触金属3、4,如图4n所示;
在整个碳化硅片正面涂光刻胶,然后通过显影形成双栅区域,淀积300nm的Al合金,形成双栅的栅金属层。
步骤十三:淀积形成厚钝化层1,如图4o所示;
采用SiO2淀积制备栅氧化层,淀积使用LPCVD,淀积厚度为2μm。
至此完成器件制作。
实施例三
下面以制作P-型漂移区厚度为2.5μm、N-漂移区厚度为70μm、N型缓冲层厚度为3μm、P+衬底区厚度为8μm、N+阳极区厚度为2.5μm、阳极接触金属层和阴极接触金属层均为100nm/20nm/60nm厚的Ni/Ti/Al合金的双MOS栅控N型碳化硅晶闸管为例对本发明的制备方法进行详细说明。
步骤1:在N+碳化硅衬底片上外延生长P-型漂移区8;
先对N+型碳化硅衬底片进行RCA标准清洗;再在其正面上用低压热壁化学气相淀积法外延生长厚度为2.5μm、铝离子掺杂浓度为1×1017cm-3的P-漂移区,其外延工艺条件是:温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤2:在P-型漂移区上外延生长N-漂移区9;
在P-漂移区上用低压热壁化学气相淀积法外延生长厚度为70μm、氮离子掺杂浓度为1×1015cm-3的N-漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮。
步骤3:在N-漂移区上外延生长N型缓冲层10;
在N-漂移区上用低压热壁化学气相淀积法外延生长厚度为3.0μm、氮离子掺杂浓度为1×1018cm-3的缓冲层,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮。
步骤4:在缓冲层上外延生长P+衬底区11;
在缓冲层上用低压热壁化学气相淀积法外延生长厚度为8μm、铝离子掺杂浓度为1×1019cm-3的P+衬底区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
步骤5:反置器件并形成N+阳极区;
将器件反置,即衬底区在下,N+型碳化硅衬底在上,进行化学机械剖光工艺以形成N+阳极区7,并使得N+阳极区厚度为2.5μm。
步骤6:刻蚀器件以形成关断栅台面和开启栅台面;
采用ICP刻蚀工艺,对器件的N+阳极区两侧进行刻蚀,其中关断栅一侧刻蚀深度为3.5μm,开启栅一侧刻蚀深度为7.5μm。
步骤7:形成P+短路区6;
采用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为P+短路区铝离子注入的阻挡层,并通过光刻和刻蚀形成P+注入区;
在600℃的温度下进行铝离子注入,注入的剂量为1×1014cm-2,注入能量为300keV;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干。
步骤8:制备高寿命区;
用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
在600℃的温度下进行碳离子注入,注入的剂量为3×1013cm-2,注入的能量为400keV;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火以形成高寿命区。
步骤9:制备栅氧化层5;
采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层,用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为30nm的Si3N4,热氧化工艺温度为1300℃,时间为15h。
步骤10:淀积形成阴极接触金属层12;
对整个碳化硅片背面淀积100nm/20nm/60nm的Ni/Ti/Al合金,在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤11:淀积形成阳极接触金属层2;
在整个碳化硅片正面涂光刻胶,然后通过显影形成P+欧姆接触区域;
对整个碳化硅片正面淀积100nm/20nm/60nm的Ni/Ti/Al合金,之后通过超声波剥离使正面形成接触金属层;
在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤12:淀积形成双栅接触金属3、4;
在整个碳化硅片正面涂光刻胶,然后通过显影形成双栅区域,淀积300nm的Al合金,形成双栅的栅金属层。
步骤13:淀积形成厚钝化层1;
采用SiO2淀积制备栅氧化层,淀积使用LPCVD,淀积厚度为2μm。
至此完成器件制作。
实施例四
下面以制作P-型漂移区厚度为3μm、N-漂移区厚度为80μm、N型缓冲层厚度为5μm、P+衬底区厚度为10μm、N+阳极区厚度为3μm、阳极接触金属层和阴极接触金属层均为100nm/30nm/90nm厚的Ni/Ti/Al合金的双MOS栅控N型碳化硅晶闸管为例对本发明的制备方法进行详细说明。
步骤A:在N+碳化硅衬底片上外延生长P-型漂移区8;
先对N+型碳化硅衬底片进行RCA标准清洗;再在其正面上用低压热壁化学气相淀积法外延生长厚度为3.0μm、铝离子掺杂浓度为1×1017cm-3的P-漂移区,其外延工艺条件是:温度为1600℃,压力100mbar,反应气体是硅烷和丙烷,载运气体为纯氢气,杂质源为三甲基铝。
步骤B:在P-型漂移区上外延生长N-漂移区9;
在缓冲层上用低压热壁化学气相淀积法外延生长厚度为80μm、氮离子掺杂浓度为5×1014cm-3的漂移区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮。
步骤C:在N-漂移区上外延生长N型缓冲层10;
在N-漂移区上用低压热壁化学气相淀积法外延生长厚度为5.0μm、氮离子掺杂浓度为2×1018cm-3的缓冲层,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为纯氮。
步骤D:在缓冲层上外延生长P+衬底区11;
在缓冲层上用低压热壁化学气相淀积法外延生长厚度为10μm、铝离子掺杂浓度为1×1019cm-3的P+衬底区,其外延工艺条件是:温度为1600℃,压力为100mbar,反应气体采用硅烷和丙烷,载运气体采用纯氢气,杂质源为三甲基铝。
步骤E:反置器件并形成N+阳极区;
将器件反置,即衬底区在下,N+型碳化硅衬底在上,并进行削磨,使得N+阳极区厚度为3μm。
步骤F:刻蚀器件以形成关断栅台面和开启栅台面;
采用ICP刻蚀工艺,对器件的N+阳极区两侧进行刻蚀,其中关断栅一侧刻蚀深度为3.9μm,开启栅一侧刻蚀深度为8.2μm。
步骤G:形成P+短路区6;
采用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为P+短路区铝离子注入的阻挡层,并通过光刻和刻蚀形成P+注入区;
在600℃的温度下进行铝离子注入,注入的剂量为1×1014cm-2,注入能量为400keV;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干。
步骤H:制备高寿命区;
用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
在600℃的温度下进行碳离子注入,注入的剂量为8×1013cm-2,注入的能量为450keV;
采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火。
步骤I:制备栅氧化层5;
采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层,用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为30μm的Si3N4,热氧化工艺温度为1300℃,时间为3h。
步骤J:淀积形成阴极接触金属层12;
对整个碳化硅片背面淀积100nm/30nm/90nm的Ni/Ti/Al合金,在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤K:淀积形成阳极接触金属层2;
在整个碳化硅片正面涂光刻胶,然后通过显影形成P+欧姆接触区域;
对整个碳化硅片正面淀积100nm/30nm/90nm的Ni/Ti/Al合金,之后通过超声波剥离使正面形成接触金属层;
在1000℃温度下,氮气气氛中对整个碳化硅片退火3分钟形成欧姆接触。
步骤L:淀积形成双栅接触金属3、4;
在整个碳化硅片正面涂光刻胶,然后通过显影形成双栅区域,淀积300nm的Al合金,形成双栅的栅金属层。
步骤M:淀积形成厚钝化层1;
采用SiO2淀积制备栅氧化层,淀积使用LPCVD,淀积厚度为2μm。
至此完成器件制作。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种基于双MOS栅控的N型碳化硅晶闸管,其特征在于,包括:钝化层(1)、阳极接触金属(2)、关断栅极接触金属(3)、开启栅极接触金属(4)、栅氧化层(5)、P+短路区(6)、N+阳极区(7)、P-漂移区(8)、N-漂移区(9)、缓冲层(10)、衬底(11)以及阴极接触金属(12),其中,
所述缓冲层(10)、所述N-漂移区(9)、所述P-漂移区(8)、所述N+阳极区(7)依次设置于所述衬底(11)上表面,所述阴极接触金属(12)设置于所述衬底(11)的下表面;
所述P+短路区(6)设置在所述N+阳极区(7)内部右上方且与所述N+阳极区(7)的上表面平齐;
所述栅氧化层(5)包括彼此间隔的两部分,其一部分设置在所述N+阳极区(7)的右侧并延伸至所述P+短路区(6)上部和P-漂移区(8)上部,另一部分设置在所述P-漂移区(8)的左侧并延伸至所述N+阳极区(7)上部和所述N-漂移区(9)上部;
所述开启栅极接触金属(4)和所述关断栅极接触金属(3)分别设置在所述栅氧化层(5)的表面并部分覆盖所述栅氧化层(5);
所述阳极接触金属(2)设置在所述N+阳极区(7)和所述P+短路区(6)的上表面,并位于所述栅氧化层(5)的两部分之间;
所述钝化层(1)设置在所述关断栅极接触金属(3)、所述开启栅极接触金属(4)、以及所述阳极接触金属(2)的部分上表面。
2.根据权利要求1所述的N型碳化硅晶闸管,其特征在于,还包括通过在器件开启栅区域进行碳注入和表面薄层Si3N4工艺形成的高寿命区(13)。
3.根据权利要求1或2所述的N型碳化硅晶闸管,其特征在于,所述开启栅极接触金属(4)与所述关断栅极接触金属(3)的面积比为3:1~5:1。
4.一种基于双MOS栅控的N型碳化硅晶闸管的制备方法,其特征在于,包括以下步骤:
(a)在N+碳化硅衬底上依次外延生长P-型漂移区、N-漂移区、N型缓冲层以及P+衬底区;
(b)反置器件,并对所述N+碳化硅衬底进行化学机械剖光以形成N+阳极区;
(c)刻蚀步骤(b)完成的器件以形成关断栅台面和开启栅台面;
(d)在所述关断栅台面一侧进行离子注入以形成P+短路区;
(e)采用碳离子注入工艺制备高寿命区;
(f)采用薄层Si3N4淀积和高温热氧化工艺制备栅氧化层;
(g)淀积金属以分别形成阴极接触金属层、阳极接触金属层以及双栅接触金属层;
(h)淀积钝化层以完成器件的制作。
5.根据权利要求4所述的制备方法,其特征在于,步骤(a)包括:
(a1)对所述N+型碳化硅衬底进行RCA标准清洗;
(a2)采用低压热壁化学气相淀积法分别在所述N+型碳化硅衬底上外延生长所述P-型漂移区、所述N-漂移区、所述N型缓冲层以及所述P+衬底区;其中,外延温度为1600℃,压力为100mbar,反应气体为硅烷和丙烷,载运气体为纯氢气。
6.根据权利要求4所述的制备方法,其特征在于,步骤(c)包括:
采用ICP刻蚀工艺,对器件的N+阳极区两侧进行刻蚀,以形成关断栅台面和开启栅台面,其中,关断栅一侧刻蚀深度为3.2μm~4.1μm,开启栅一侧刻蚀深度为7.0μm~8.5μm。
7.根据权利要求4所述的制备方法,其特征在于,步骤(d)包括:
(d1)采用低压化学气相淀积方式在整个碳化硅表面淀积一层厚度为1.0μm的SiO2,作为P+短路区铝离子注入的阻挡层,并通过光刻和刻蚀形成P+注入区;
(d2)在600℃的温度下进行铝离子注入;
(d3)采用RCA清洗标准对所述碳化硅表面依次进行清洗、烘干。
8.根据权利要求4所述的制备方法,其特征在于,步骤(e)包括:
(e1)用光刻胶阻挡其它区域,采用低压化学汽相淀积方式在整个碳化硅表面淀积一层厚度为3.0μm的SiO2,作为高寿命区碳离子注入的阻挡层,并通过光刻和刻蚀形成碳离子注入区;
(e2)用光刻胶阻挡其它区域,在600℃的温度下进行碳离子注入;
(e3)采用RCA清洗标准对碳化硅表面依次进行清洗、烘干和C膜保护,并在1800℃氩气氛围中作1h的离子激活退火以形成高寿命区。
9.根据权利要求4所述的制备方法,其特征在于,步骤(g)包括:
(g1)在所述碳化硅片背面淀积Ni/Ti/Al合金,以形成阴极接触金属层;
(g2)在所述碳化硅片整个正面涂光刻胶,并通过显影形成N+欧姆接触区域;对所述碳化硅片整个正面淀积Ni/Ti/Al合金,并通过超声波剥离使正面形成阳极接触金属层;
(g3)在所述碳化硅片正面涂光刻胶,并通过显影形成双栅区域,淀积Al合金以形成双栅接触金属层。
10.根据权利要求9所述的制备方法,其特征在于,步骤(g1)和步骤(g2)之后均包括:
在1000℃温度下,氮气气氛中对所述碳化硅片退火3分钟以形成欧姆接触。
CN201911066932.5A 2019-11-04 2019-11-04 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法 Active CN110896102B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911066932.5A CN110896102B (zh) 2019-11-04 2019-11-04 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911066932.5A CN110896102B (zh) 2019-11-04 2019-11-04 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法

Publications (2)

Publication Number Publication Date
CN110896102A true CN110896102A (zh) 2020-03-20
CN110896102B CN110896102B (zh) 2021-03-30

Family

ID=69786580

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911066932.5A Active CN110896102B (zh) 2019-11-04 2019-11-04 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法

Country Status (1)

Country Link
CN (1) CN110896102B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114530504A (zh) * 2022-02-14 2022-05-24 南京晟芯半导体有限公司 一种高阈值SiC MOSFET器件及其制造方法
CN114783874A (zh) * 2022-06-22 2022-07-22 泰科天润半导体科技(北京)有限公司 具有三层外延的碳化硅凹槽mos栅控晶闸管的制造方法
CN114783875A (zh) * 2022-06-22 2022-07-22 泰科天润半导体科技(北京)有限公司 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611235A (en) * 1984-06-04 1986-09-09 General Motors Corporation Thyristor with turn-off FET
US4636830A (en) * 1984-06-04 1987-01-13 General Motors Corporation Insulated gate-controlled thyristor having shorted anode
US5483087A (en) * 1994-07-08 1996-01-09 International Rectifier Corporation Bidirectional thyristor with MOS turn-off capability with a single gate
CN104393034A (zh) * 2014-11-25 2015-03-04 电子科技大学 一种mos栅控晶闸管及其制造方法
CN109087946A (zh) * 2018-08-27 2018-12-25 电子科技大学 一种沟槽栅mos控制晶闸管及其制作方法
CN109346517A (zh) * 2018-11-15 2019-02-15 电子科技大学 一种碳化硅mos栅控晶闸管
CN110364569A (zh) * 2019-06-10 2019-10-22 西安理工大学 一种沟槽栅mos-gct结构及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611235A (en) * 1984-06-04 1986-09-09 General Motors Corporation Thyristor with turn-off FET
US4636830A (en) * 1984-06-04 1987-01-13 General Motors Corporation Insulated gate-controlled thyristor having shorted anode
US5483087A (en) * 1994-07-08 1996-01-09 International Rectifier Corporation Bidirectional thyristor with MOS turn-off capability with a single gate
CN104393034A (zh) * 2014-11-25 2015-03-04 电子科技大学 一种mos栅控晶闸管及其制造方法
CN109087946A (zh) * 2018-08-27 2018-12-25 电子科技大学 一种沟槽栅mos控制晶闸管及其制作方法
CN109346517A (zh) * 2018-11-15 2019-02-15 电子科技大学 一种碳化硅mos栅控晶闸管
CN110364569A (zh) * 2019-06-10 2019-10-22 西安理工大学 一种沟槽栅mos-gct结构及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张玉明 等: "碳化硅功率器件研究现状", 《新材料产业》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114530504A (zh) * 2022-02-14 2022-05-24 南京晟芯半导体有限公司 一种高阈值SiC MOSFET器件及其制造方法
CN114530504B (zh) * 2022-02-14 2023-10-10 南京晟芯半导体有限公司 一种高阈值电压SiC MOSFET器件及其制造方法
CN114783874A (zh) * 2022-06-22 2022-07-22 泰科天润半导体科技(北京)有限公司 具有三层外延的碳化硅凹槽mos栅控晶闸管的制造方法
CN114783875A (zh) * 2022-06-22 2022-07-22 泰科天润半导体科技(北京)有限公司 具有四层外延的碳化硅凹槽mos栅控晶闸管的制造方法

Also Published As

Publication number Publication date
CN110896102B (zh) 2021-03-30

Similar Documents

Publication Publication Date Title
CN111403486B (zh) 一种沟槽型mosfet结构及其制作方法
CN110783400B (zh) 一种基于双mos栅控的p型碳化硅晶闸管及其制备方法
CN111312802B (zh) 低开启电压和低导通电阻的碳化硅二极管及制备方法
CN108122971B (zh) 一种rc-igbt器件及其制备方法
CN106876485A (zh) 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法
CN111276541B (zh) 常关型场效应晶体管及其制备方法
CN108962977A (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
CN114823911B (zh) 集成高速续流二极管的沟槽碳化硅mosfet及制备方法
CN110896102B (zh) 一种基于双mos栅控的n型碳化硅晶闸管及其制备方法
CN106711207B (zh) 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法
CN107170671A (zh) 一种基于离子注入的GaN功率器件及其制造方法
CN112382655B (zh) 一种宽禁带功率半导体器件及制备方法
CN1138307C (zh) 低功耗半导体功率开关器件及其制造方法
CN110896098B (zh) 一种基于碳化硅基的反向开关晶体管及其制备方法
CN110534559A (zh) 一种碳化硅半导体器件终端及其制造方法
CN103928309B (zh) N沟道碳化硅绝缘栅双极型晶体管的制备方法
CN112951905B (zh) 一种SiC逆导型绝缘栅双极型晶体管器件及其制造方法
CN111446287A (zh) 一种mosfet器件及其制备方法
CN115425075A (zh) 一种平面栅igbt器件及其制备方法
CN115000168A (zh) 一种p型氮化物增强型hemt器件及其制备方法
CN112018177B (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN114628507B (zh) 具有沟槽-平面柵的发射极开关晶闸管及其制造方法
CN114927565B (zh) 集成开基区pnp晶体管碳化硅mosfet器件及制备方法
CN110504313A (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN117410325A (zh) 一种平面型碳化硅igbt器件及其制作方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant