[go: up one dir, main page]

CN110892535A - 半导体本体和用于制造半导体本体的方法 - Google Patents

半导体本体和用于制造半导体本体的方法 Download PDF

Info

Publication number
CN110892535A
CN110892535A CN201880042056.XA CN201880042056A CN110892535A CN 110892535 A CN110892535 A CN 110892535A CN 201880042056 A CN201880042056 A CN 201880042056A CN 110892535 A CN110892535 A CN 110892535A
Authority
CN
China
Prior art keywords
section
concentration
time period
during
indium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880042056.XA
Other languages
English (en)
Other versions
CN110892535B (zh
Inventor
因格里德·科斯洛夫
马西莫·德拉戈
约阿希姆·赫特功
亚历山大·弗里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Oled GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Oled GmbH filed Critical Osram Oled GmbH
Publication of CN110892535A publication Critical patent/CN110892535A/zh
Application granted granted Critical
Publication of CN110892535B publication Critical patent/CN110892535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/8215Bodies characterised by crystalline imperfections, e.g. dislocations; characterised by the distribution of dopants, e.g. delta-doping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/822Materials of the light-emitting regions
    • H10H20/824Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/8242Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP characterised by the dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00Manufacture or treatment of devices covered by this subclass
    • H10F71/127The active layers comprising only Group III-V materials, e.g. GaAs or InP
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10FINORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00Constructional details of devices covered by this subclass
    • H10F77/10Semiconductor bodies
    • H10F77/12Active materials
    • H10F77/124Active materials comprising only Group III-V materials, e.g. GaAs
    • H10F77/1243Active materials comprising only Group III-V materials, e.g. GaAs characterised by the dopants
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01Manufacture or treatment
    • H10H20/011Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/013Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10HINORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80Constructional details
    • H10H20/81Bodies
    • H10H20/811Bodies having quantum effect structures or superlattices, e.g. tunnel junctions

Landscapes

  • Recrystallisation Techniques (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及一种半导体本体(1),所述半导体本体包括III‑V族化合物半导体材料,所述半导体本体具有掺杂有p型掺杂材料的p型传导区域(10),其中p型传导区域(10)包括至少一个第一部段(101)、第二部段(102)和第三部段(103),第二部段(102)设置在第一部段(101)和第三部段(103)之间,第二部段(102)直接邻接于第一部段(101)和第三部段(103),并且部段中的至少一个部段(101,102,103)的铟浓度(I)与其他两个部段(101,102,103)的铟浓度(I)不同。

Description

半导体本体和用于制造半导体本体的方法
技术领域
本专利申请要求德国专利申请102017113765.3和102017121484.4的优先权,其公开内容通过参引结合于此。
提出一种半导体本体。此外提出一种用于制造半导体本体的方法。
发明内容
要实现的目的尤其是,提出一种半导体本体,其具有改善的电特性和/或光学特性。另一要实现的目的是,提出一种用于制造这种半导体本体的方法。
半导体本体例如为电子部件或光电子部件的一部分。例如,借助半导体本体形成的光电子部件是发射辐射的或探测辐射的部件,例如是发光二极管芯片或激光二极管芯片。尤其,半导体本体可以设立用于,在常规运行中发射或探测电磁辐射。
例如,半导体本体借助半导体材料形成。尤其,半导体本体可以由半导体材料构成。半导体本体可以借助具有不同掺杂的区域形成。
根据至少一个实施方式,半导体本体包括III-V族化合物半导体材料。例如,半导体本体基于氮化物化合物半导体材料。“基于氮化物化合物半导体材料”在本文中意味着,半导体层序列或其至少一部分,尤其优选至少一个有源区域具有氮化物化合物半导体材料,优选AlnGamIn1-n-mN或者由其构成,其中0≤n≤1,0≤m≤1并且n+m≤1。在此,所述材料不必强制性地具有根据上式的数学上精确的组成。更确切地说,所述材料例如可以具有一种或多种掺杂材料以及附加的组成部分。为了简单,上式然而仅包含晶格的主要组成部分(Al,Ga,In,N),即使所述主要组成部分可以部分地由少量其他物质替代和/或补充时也如此。
根据至少一个实施方式,半导体本体包括p型传导区域,所述p型传导区域掺杂有p型掺杂材料。p型掺杂材料例如在半导体本体的化合物半导体材料中产生缺陷并且改变半导体本体的特性,尤其电特性和/或光学特性。p型掺杂材料是在半导体本体之内作为电子受体起作用的掺杂材料。例如,p型掺杂材料包括镁或由镁构成。
根据至少一个实施方式,p型传导区域包括至少一个第一部段、第二部段和第三部段。尤其,p型传导区域可以包括多个第一部段、多个第二部段和多个第三部段。部段例如通过其材料组成进行区分。部段在横向方向上沿着半导体本体的主延伸平面延伸。尤其,部段可以垂直于横向方向彼此叠合。例如,每个部段垂直于横向方向在半导体本体的整个横截面上延伸。每个部段于是包括半导体本体的至少一个层。半导体本体的层例如外延地上下相叠地沉积并且沿着生长方向上下相叠地堆叠。
根据半导体本体的至少一个实施方式,第二部段设置在第一部段和第三部段之间。例如,第一部段和第三部段不彼此直接接触,而是至少通过第二部段彼此分开。
根据至少一个实施方式,第二部段直接邻接于第一部段和第三部段。例如,第二部段与第三部段和/或第一部段直接接触。第二部段可以与第三部段和/或第一部段材料配合地连接。例如,第一部段和/或第三部段经由分子间的化合力材料配合地彼此连接。尤其,这些部段仅可以在部段之一至少部分地破坏时彼此分开。
根据至少一个实施方式,部段中的至少一个部段的铟浓度与其他两个部段的铟浓度不同。例如,部段之一具有比其他两个部段更高的铟浓度。替选地,部段之一具有比其他两个部段更小的铟浓度。例如,在部段之一中铟浓度与在两个其他部段中相比更高,是其至少十倍高,尤其是其至少100倍高,或者更小,是其最多十分之一,尤其是其最多100分之一。在此尤其可能的是,所有部段具有大于零的铟浓度。也就是说,所有部段包含铟。
根据至少一个实施方式,半导体本体包括III-V族化合物半导体材料,其具有p型传导区域,所述p型传导区域掺杂有p型掺杂材料,其中p型传导区域包括至少一个第一部段、第二部段和第三部段,第二部段设置在第一部段和第三部段之间,第二部段直接邻接于第一部段和第三部段,并且部段中的至少一个部段的铟浓度与两个其他部段的铟浓度不同。
在此所描述的半导体本体在此尤其基于下述考虑。为了在p型传导区域的各个部段之内有针对性地调整半导体本体的p型传导的材料的光学特性和/或电特性,在部段中需要p型掺杂材料的不同的浓度。
在此所描述的半导体本体现在尤其利用如下想法:借助于添加铟来影响半导体本体的p型传导区域之内的p型掺杂材料的浓度。在此令人惊讶地已经确定,在半导体本体具有提高的铟浓度的部段中,所述半导体本体具有对于p型掺杂材料,尤其镁的扩散提高的接受度。尤其,借助于在半导体本体中的提高的铟浓度,在半导体本体外延生长期间,降低在半导体本体的表面处的p型掺杂材料原子的析出,因为否则析出的p型掺杂材料原子更好地融入半导体本体中。有利地,这能够实现p型掺杂材料的浓度沿着半导体本体的生长方向的特别高的变化率。
根据至少一个实施方式,第一部段、第二部段和第三部段具有p型掺杂材料的不同的浓度,其中第二部段具有比第一部段更高的p型掺杂材料的浓度,并且第二部段具有比第一部段更高的铟浓度。例如,铟浓度和/或p型掺杂材料的浓度横向于半导体本体的主延伸方向改变。尤其,铟浓度和/或p型掺杂材料的浓度沿着部段的主延伸方向可以在例如最大5%、尤其最大1%的公差范围之内是相对恒定的。
例如,第二部段可以具有至少2×1019原子/cm3的p型掺杂材料的浓度。此外,第二部段可以具有至少1×1018原子/cm3的铟浓度。尤其,半导体本体在第二部段中可以具有至少5%的铟。第一部段例如可以具有最大2×1019原子/cm3的p型掺杂材料的浓度。尤其,第一部段可以具有最大1×1017原子/cm3的铟浓度。例如,半导体本体在第一部段中可以具有最大1%的铟。有利地,借助于在第二部段中的提高的铟浓度,在具有提高的铟浓度的部段中,能够沿着部段的生长方向以特别高的变化率调节镁浓度。
根据至少一个实施方式,第一部段、第二部段和第三部段具有不同的p型掺杂材料的浓度,其中第二部段具有比第一部段更高的铟浓度,并且第二部段具有比第三部段更高的p型掺杂材料的浓度。例如,第二部段具有至少1×1018原子/cm3的铟浓度和/或第一部段具有最大1×1017铟原子/cm3的铟浓度。此外,例如第二部段可以具有至少2×1019原子/cm3的p型掺杂材料的浓度,并且第三部段具有最大2×1019原子/cm3的p型掺杂材料的浓度。有利地,在第二部段中的提高的铟浓度能够实现在从第二部段过渡到第三部段时p型掺杂材料的浓度的特别高的变化率。尤其,提高的铟浓度在第二部段外延生长期间减少p型掺杂材料原子在半导体本体的表面处的积聚。
根据至少一个实施方式,在第二部段中的p型掺杂材料的浓度具有局部最大值。例如,在第二部段中的p型掺杂材料的浓度首先朝第三部段的方向升高。此外,在第二部段中的p型掺杂材料的浓度可以朝第三部段的方向降低。尤其,在第二部段中的p型掺杂材料的浓度具有比在第一部段中的p型掺杂材料的浓度更大的值。例如,在第二部段中的p型掺杂材料的浓度朝第三部段的方向降低到低于在第一部段中的p型掺杂材料的浓度。尤其,在第二部段中的p型掺杂材料的浓度可以比在第一部段和第三部段中更高。有利地,借助于在半导体本体中的铟浓度的改变,在半导体本体之内的p型掺杂材料的浓度的最大值可以有针对性地设置在可预设的区域之内。
根据至少一个实施方式,在p型传导区域中的p型掺杂材料的浓度垂直于第一部段、第二部段和第三部段的主延伸平面具有至少±1×1020原子/cm3/μm的变化率,优选至少±1×1021原子/cm3/μm。尤其,p型传导区域仅在如下部段中具有至少±2×1021原子/cm3/μm的p型掺杂材料的变化率,在所述部段中铟浓度至少为1×1018原子/cm3。例如在沿生长方向从第一部段过渡到第二部段中时,其中第一部段具有比第二部段更小的p型掺杂材料的最大浓度,p型掺杂材料的浓度在数值方面以至少2×1021原子/cm3/μm的最大变化率,尤其以至少4×1021原子/cm3/μm的最大变化率增大。例如在沿生长方向从第一部段过渡到第二部段中时,其中第一部段具有比第二部段更高的p型掺杂材料的最大浓度,p型掺杂材料的浓度在数值方面以至少1×1020原子/cm3/μm的最大变化率,尤其以至少2×1021原子/cm3/μm的最大变化率减小。有利地,所述特别高的p型掺杂材料的浓度的变化率能够实现p型传导区域的光学特性和/或电子特性的特别精确的调节。
根据至少一个实施方式,半导体本体包括有源区域。此外,p型传导区域根据本实施方式包括电子阻挡层,其中电子阻挡层在p型传导区域的朝向有源区域的侧上存在,并且第一部段和/或第二部段至少部分地位于电子阻挡层之内,其中第二部段具有比邻接于有源区域的第一部段和邻接于第二部段的第三部段更大的最大铟浓度,并且第一部段和/或第二部段具有比邻接于电子阻挡层的有源区域和邻接于第二部段的第三部段更高的p型掺杂材料的浓度。例如,有源区域设立用于,在常规运行中产生电磁辐射。尤其,有源区域包括多个量子阱结构。邻接于有源区域可以构成电子阻挡层。例如,在电子阻挡层中可以构成第一部段和第二部段。尤其,第一部段可以完全位于电子阻挡层之内。此外,第二部段可以完全位于电子阻挡层之内。此外,第三部段可以在电子阻挡层的背离有源区域的侧上,尤其直接邻接于电子阻挡层构成。
电子阻挡层例如可以设立用于,在常规运行中对电子在半导体本体之内的空间扩展限界。例如,电子阻挡层具有特别高的p型掺杂材料的浓度。尤其,电子阻挡层具有至少1×1019/cm3原子的p型掺杂材料的浓度。尤其在第二部段和有源区域之间设置有第一部段。第一部段例如可以具有最大200nm,尤其最大50nm的厚度。优选地,第一部段具有最大30nm,尤其最大5nm的厚度。
例如,p型掺杂材料的浓度从第二部段起朝第三部段的方向以至少1×1021原子/cm3/μm的数值变化率,尤其以至少2×1021原子/cm3/μm的数值变化率下降。例如,变化的方向可以平行于生长方向,沿着所述生长方向半导体本体的层外延地上下相叠地沉积。尤其,在第三部段中的p型掺杂材料的浓度为最大2×1019原子/cm3。有利地,具有高的p型掺杂材料的浓度的电子阻挡层能够实现阻挡来自有源区域的电子,使得所述电子不穿过p型传导区域。此外,在第三部段中的p型掺杂材料的小的浓度能够实现特别好的光学特性,使得在有源区域中在常规运行中产生的电磁辐射的特别小的份额在p型传导区域之内吸收。
根据至少一个实施方式,半导体本体包括有源区域。此外,p型传导区域根据本实施方式具有p型接触层,其中p型接触层在p型传导区域的背离有源区域的侧上存在,并且第二部段至少部分地位于p型接触层之内,其中第二部段具有比邻接于第二部段的第一部段更大的铟浓度。例如,第二和/或第三部段可以完全地位于p型接触层中。此外,第一部段例如可以在半导体本体的邻接于p型接触层的区域中构成。p型接触层例如可以设立用于,经由半导体本体的外面导电地接触。尤其p型接触层设立用于,在半导体本体中构成具有最大1×10-7Ω/m的比电阻的低欧姆区域。
例如,第二部段具有至少1×1019原子/cm3的p型掺杂材料的最大浓度。此外,p型接触层,尤其第二部段尤其可以具有如下铟浓度,所述铟浓度至少为1×1018原子/cm3,优选至少为1×1019原子/cm3。第二部段例如可以具有比第一部段更高的p型掺杂材料的最大浓度。例如,在第二部段中的p型掺杂材料的最大浓度为在第一部段中的p型掺杂材料的最大浓度的至少十倍。尤其,在第一部段和/或第二部段中的掺杂材料浓度朝第三部段的方向的最大变化率至少为+1×1021原子/cm3/μm。
此外,第三部段例如形成p型传导区域的背离半导体本体的外面。尤其,在第二部段中的p型掺杂材料的浓度可以为在第三部段中的p型掺杂材料的浓度的最大十倍。有利地,垂直于p型传导区域的主延伸平面的掺杂轮廓能够实现特别薄的p型接触层,所述p型传导区域具有特别高的p型掺杂材料的变化率。在此,p型接触层具有对于正载流子的高的传导率和对于在有源区域中产生的电磁辐射的低的吸收率。
此外提出一种用于制造半导体本体的方法。借助所述方法尤其可以制造在此所描述的半导体本体。也就是说,所有针对半导体本体公开的特征也针对方法公开并且反之亦然。
用于制造半导体本体的方法例如是外延法。尤其,在外延法中,半导体材料沉积在设置在工艺腔中的载体上。借助于外延法例如可以上下相叠地沉积具有不同的组成的半导体材料的多个层。层的组成例如可经由输送的工艺气体和/或工艺液体的流速调节。半导体材料例如可以是III-V族化合物半导体材料,尤其是氮化物化合物半导体材料。
根据用于制造半导体本体的方法的至少一个实施方式,具有至少一个第一部段、第二部段和第三部段的p型传导区域外延地生长。p型传导区域可以包括p型掺杂材料,例如镁。尤其,整个p型传导区域外延地生长。第一部段、第二部段和第三部段例如可以具有不同的材料组成。例如,第一部段、第二部段和/或第三部段在p型掺杂材料的浓度方面不同。
根据至少一个实施方式,第一部段在第一时间段期间生长,第二部段在第二时间段期间生长,而第三部段在第三时间段期间生长。在此,第二时间段按照时间顺序位于第一时间段和第三时间段之间。例如,第二时间段直接跟随第一时间段。尤其,第三时间段直接跟随第二时间段。第一时间段、第二时间段和/或第三时间段例如可以具有不同的时长。此外,在第一时间段、第二时间段和第三时间段期间可以沉积不同量的半导体材料。尤其,第一部段、第二部段和/或第三部段沿着生长方向具有不同的厚度。
根据用于制造半导体本体的方法的至少一个实施方式,在时间段之一期间调节与在其他两个时间段期间不同的铟流速。尤其,相对于其他工艺气体或绝对地调节不同的铟流速。例如,铟流速是每单位时间输送给工艺腔的含铟的气体或含铟的液体的量。尤其,工艺气体是三甲基铟(TMIn)。
在此,输送的铟至少部分地外延沉积,使得所述铟形成半导体本体。例如,在第一时间段期间调节比在第二和/或第三时间段期间更高的铟流速。替选地,在第二时间段期间可以调节比在第一时间段和/或第三时间段期间更高的铟流速。尤其,在第三时间段期间可以调节比在第一时间段和/或第二时间段期间更高的铟流速。尤其,借助于提高的铟流速可以提高在该时间段期间沉积的部段的铟浓度。
有利地,借助于提高的铟流速可调整在p型传导区域的各个部段中的铟浓度,使得半导体本体具有在这些区域内可预设的特性。
例如,在具有提高的铟浓度的区域中改善p型掺杂材料的扩散,使得在这些区域中p型掺杂材料的提高的浓度是可能的。此外,由于提高的铟浓度而引起的p型掺杂材料的改善的扩散能够实现特别精确地调节半导体本体中的p型掺杂材料的浓度。
根据用于制造半导体本体的方法的至少一个实施方式,在第二时间段期间调节比在第一时间段期间更高的p型掺杂材料的流速和更高的铟流速。例如,p型掺杂材料是镁。尤其,可以将镁以材料化合物输送给工艺腔。例如,p型掺杂材料以双(环戊二烯基)镁(Cp2Mg)的形式输送给工艺腔。例如,p型掺杂材料的流速调节为,使得在第二时间段期间p型掺杂材料的浓度比在相应的时间段期间生长的部段中更高,是其至少五倍、尤其至少十倍高。有利地,高的铟流速和高的p型掺杂材料的流速能够实现p型掺杂材料的浓度沿着半导体本体的生长方向的高的变化率。
根据用于制造半导体本体的方法的至少一个实施方式,在第三时间段期间调节比在第二时间段期间更低的铟流速,并且在第三时间段期间调节与在第二时间段期间至少同样高的p型掺杂材料的流速。
例如,与在p型传导区域的在第二时间段期间生长的第二部段中的p型掺杂材料的浓度相关地,调节第二时间段的时长。例如,一旦达到在第二部段中的p型掺杂材料的预设的浓度,第二时间段就终止。
尤其,为了在部段中达到p型掺杂材料的浓度沿着生长方向的高的变化率,可以提高在时间段期间的铟流速,同时所述部段外延地沉积。例如,在部段中的变化率至少为3×1021原子/cm3/μm。有利地,铟流速的提高能够实现在部段之内的p型掺杂材料的浓度的提高的变化率。尤其,在达到半导体本体之内的p型掺杂材料的期望的浓度时,可以降低铟通速。尤其,提高的铟通速不是必要的,以便得到p型掺杂材料的一次达到的浓度。有利地,p型掺杂材料在半导体本体的表面处积聚的量提高,而铟流速仅缓慢地降低。由此,在外延法期间可调节在p型传导区域的相应的部段中的p型掺杂材料的恒定的浓度。
根据用于制造半导体本体的方法的至少一个实施方式,在第二时间段期间调节比在第一时间段期间更高的铟流速,并且在第二时间段期间调节比在第一时间段期间更低的p型掺杂材料的流速。例如,提高铟流速,直至在第二时间段期间生长的部段的表面处的p型掺杂材料的浓度降至低于预设的极限值。例如,在p型掺杂材料的浓度降至低于所述预设的值时,第二时间段终止。例如,预设的极限值为2×1019原子/cm3的p型掺杂材料的浓度,尤其是1×1019原子/cm3
根据用于制造半导体本体的方法的至少一个实施方式,在第二时间段期间调节0升/秒的p型掺杂材料的流速。尤其,在第二时间段期间不输送p型掺杂材料。有利地,在第二时间段期间提高的铟流速能够实现在半导体本体的第二部段中的p型掺杂材料原子的提高的扩散。由在第二时间段期间提高的铟流速和在第二时间段期间0升/秒的p型掺杂材料的流速构成的组合能够实现在第二部段之内p型掺杂材料沿半导体本体的生长方向的特别高的变化率。
根据至少一个实施方式,p型掺杂材料包括镁或是镁。尤其,p型掺杂材料设立用于,作为在III-V族化合物半导体材料中的电子受体起作用。有利地,借助于p型掺杂材料的浓度变化可以特定地调整在各个部段中的半导体本体的电特性和/或光学特性。
附图说明
半导体本体的其他优点和有利的设计方案和改进方案从下面结合附图所示出的实施例中得出。附图示出:
图1A、1B和1C示出在此所描述的半导体本体的剖视图和在有源区域和p型传导区域之内的镁浓度和铟浓度的变化曲线;
图2、3A和3B示出在半导体本体的第一部段、第二部段和第三部段中的p型掺杂材料的浓度和铟浓度;
图4A和5A示出在用于制造半导体本体的方法期间的铟流速和p型掺杂材料流速;
图4B和5B示出在半导体本体的p型传导区域的第一部段、第二部段和第三部段中的p型掺杂材料的和铟的浓度。
相同的、相同类型的或起相同作用的元件在附图中设有相同的附图标记。附图和在附图中示出的元件彼此间的大小关系不视为是符合比例的,因为单位是明确说明的。更确切地说,为了更好的可视性和/或为了更好的理解可以夸大地示出个别元件。
具体实施方式
图1A示出根据第一实施例的在此所描述的半导体本体1的示意剖面图。半导体本体1在载体50上外延生长。半导体本体包括n型传导区域30、有源区域20和p型传导区域10。例如,半导体本体借助化合物半导体材料,尤其III-V族化合物半导体材料,例如氮化物化合物半导体材料形成。例如,半导体本体设立用于,在常规运行中发射电磁辐射。
p型传导区域10在朝向有源区域20的侧10a上具有电子阻挡层11。电子阻挡层11例如设立用于,在常规运行中降低或阻止从有源区域到p型传导区域中的电子流。此外,p型传导区域10在其背离有源区域20的侧10c上具有p型接触层12。p型接触层12设立用于,在常规运行中导电地接触并且将正载流子朝有源区域20的方向传导。
此外,图1A示出如下图形,在该图形中绘制沿着p型传导区域10的和有源区域20的生长方向X的铟I和p型掺杂材料M的浓度C。图形示出,名义上仅在有源区域20中存在铟。此外,半导体本体1在电子阻挡层11的区域中和在p型接触层12的区域中具有p型掺杂材料M的特别高的浓度。尤其,p型掺杂材料M的浓度在电子阻挡层11的和p型接触层12的区域中具有局部最大值。电子阻挡层11在p型传导区域10的朝向有源区域20的侧上存在。第一部段101和/或第二部段102至少部分地位于电子阻挡层11之内,其中第二部段102具有比邻接于有源区域20的第一部段和邻接于第二部段102的第三部段103更大的最大铟浓度I。例如,第一部段101具有30nm,尤其最大5nm的最大厚度。
图1B示出根据第二实施例的在此所描述的半导体本体1的示意剖面图。半导体本体1与在图1A中示出的半导体本体1的区别在于在p型传导区域10之内的铟I的和p型掺杂材料M的浓度。p型传导区域10具有第一部段101、第二部段102和第三部段103。第二部段102直接邻接于第一部段101和第三部段103。第二部段102的铟浓度I与第一部段101和第三部段103的铟浓度I不同。此外,第一部段101、第二部段102和第三部段103具有p型掺杂材料的不同的浓度M。例如,p型掺杂材料包括镁,尤其p型掺杂材料是镁。
此外,第二部段102具有比第一部段101更高的铟浓度并且第二部段102具有比第三部段103更高的p型掺杂材料的浓度M。尤其,在第三部段103中的p型传导区域10具有比在图1A中示出的半导体本体1更小的p型掺杂材料的最小浓度M。此外,p型掺杂材料的浓度在沿生长方向X从第二区域102过渡到第三区域103时以至少1×1021原子/cm3/μm的数值最大变化率降低。
第一部段和/或第二部段至少部分地位于电子阻挡层之内,其中第二部段具有比邻接于有源区域的第一部段和邻接于第二部段的第三部段更大的最大铟浓度。此外,第一部段和/或第二部段具有比邻接于电子阻挡层的有源区域和邻接于第二部段的第三部段更高的p型掺杂材料的浓度。
图1C示出根据第三实施例的在此所描述的半导体本体1的示意剖面图。与第一实施例和第二实施例不同,半导体本体1在p型传导区域10中具有不同的铟I和p型掺杂材料M的浓度。p型传导区域10包括另外的第一部段101’、另外的第二部段102’和另外的第三部段103’,上述部段沿生长方向X并排设置。另外的第二部段102’和/或另外的第三部段103’至少部分地设置在p型接触层12的区域中。尤其,另外的第二部段102’具有比另外的第一部段101’更高的p型掺杂材料的浓度M。此外,另外的第二部段102’具有比另外的第一部段101’更高的铟浓度I。例如,在另外的第一部段101’和/或另外的第二部段102’中镁浓度M沿着生长方向X以至少3×1021原子/cm3/μm的变化率升高。尤其,变化率不是恒定的。例如,p型掺杂材料的浓度沿着生长方向的变化率具有至少为3×1021原子/cm3/μm的最大值。
图2示出如下图形,在所述图形中示出沿着生长方向X在第一部段101、第二部段102和第三部段103中的铟I和p型掺杂材料M的浓度C。在第一部段101中,p型掺杂材料M的浓度在8×1019和3×1019原子/cm3之间。铟浓度I在第一部段101中为小于1×1017原子/cm3。沿生长方向X,铟浓度I从第一部段101朝第二部段102的方向升高。尤其,铟浓度I在第二部段102的区域中大于1×1018原子/cm3。在铟浓度I从1×1018原子/cm3升高到高于1×1020原子/cm3的区域中,镁浓度M从3×1019原子/cm3升至1×1020原子/cm3。例如,铟浓度I在整个第二部段102中至少为1×1018原子/cm3
在第二部段102之内,p型掺杂材料M的浓度从1×1020原子/cm3的浓度降低至小于3×1018原子/cm3的浓度。尤其,在整个第二部段102的外延生长期间,p型掺杂材料的流速为0升/秒。然而,在第二部段102中的镁浓度沿生长方向X首先升高,因为借助于提高的铟浓度I支持镁到p型传导区域10中的扩散。由此,首先将在外延生长期间在半导体本体1的表面上积聚的p型掺杂材料,尤其镁吸收到半导体本体1的在该时间段期间生长的区域中。因为在第二部段102生长期间没有另外的p型掺杂材料输送给工艺腔,所以在第二部段102中的p型掺杂材料的浓度降低。
在第二部段102上邻接第三部段103,在所述第三部段中铟浓度I小于1×1017原子/cm3。在第三部段103中,p型掺杂材料M的浓度沿生长方向X增大。尤其在第三部段103外延生长期间,p型掺杂材料输送给工艺腔。
尤其,能够以不同于Y轴的单位给出铟浓度。例如,在第一部段101中,和在第三部段103中的铟浓度最大为0.01%。此外,在第二部段102中的铟浓度至少为2.5%,优选至少为3%。
图3A示出在半导体本体1的p型传导区域10和有源区域20之内的铟浓度I和p型掺杂材料M的浓度的变化。p型掺杂材料M的浓度在p型传导区域10中在3×1019和3×1020原子/cm3之间。铟浓度I在p型传导区域10中基本上小于1×1017原子/cm3
在第一部段101中,p型掺杂材料M的浓度升高至大约8×1019原子/cm3的值。在第二部段102中,p型掺杂材料M的浓度降低至3×1019原子/cm3的值。在整个的p型传导区域10中,p型掺杂材料M的浓度至少为3×1019原子/cm3。在第一部段101、第二部段102和第三部段103中,铟浓度I小于1×1016原子/cm3
图3B示出在p型传导区域10和有源区域20中的p型掺杂材料M和铟I的浓度。与在图3A中示出的实施例不同,在p型传导区域10中借助于添加铟I来部段地调整p型掺杂材料M的扩散。在第二部段102中,相对于第一部段101和第三部段103提高铟浓度I。尤其,在第二部段102中的铟浓度I至少为1×1018原子/cm3。在第一部段101中,p型掺杂材料的浓度最大为5×1019原子/cm3。沿生长方向X,在第二部段中的镁浓度首先升高。接着,沿生长方向X,p型掺杂材料M的浓度从高于9×1019原子/cm3降低至低于2×1019原子/cm3。例如,p型掺杂材料的浓度沿生长方向X的最大变化率至少为3×1021原子/cm3/μm。
在第二部段102和第三部段103的外延生长期间,名义上不将p型掺杂材料M输送给工艺腔。在第二部段中的p型掺杂材料M的浓度沿生长方向首先升高归因于,借助于提高的铟浓度I改善p型掺杂材料,尤其镁到半导体本体中的扩散。在邻接于第二部段102的第三部段103中,铟浓度I最大为1×1017原子/cm3。在第三部段103中,镁浓度M最大为2×1019原子/cm3。尤其,在第二部段102中的p型掺杂材料的浓度具有局部最大值。
尤其能够以不同于Y轴的单位给出铟浓度。例如,在第一部段101中、和在第三部段103中的铟浓度最大为0.01%。此外,在第二部段102中的铟浓度至少为0.1%,优选至少为0.5%。
图4A示出在第一时间段T1期间在第一部段101的外延生长期间,在第二时间段T2期间在第二部段102的外延生长期间和在第三时间段T3期间在第三部段103的外延生长期间,铟的流速IF和p型掺杂材料的流速MF。第二时间段T2按照时间顺序位于第一时间段T1和第三时间段T3之间。例如,铟以含铟的气体或含铟的液体的形式以流速IF传导到工艺腔中。在工艺腔中例如半导体本体1外延生长。此外,p型掺杂材料以流速MF传导到工艺腔中,在所述工艺腔中半导体本体1外延生长。尤其,在时间段中的一个时间段期间调节与在两个其他时间段期间不同的铟流速IF。在此,在第二时间段T2期间,调节与在第一时间段T1和第三时间段T3期间不同的铟流速IF。尤其,p型掺杂材料的流速MF和铟的流速IF在图4A中没有相对于彼此示出。
在第一时间段T1期间,与在第二时间段T2期间相比,p型掺杂材料的流速MF更高。例如,在第二时间段T2期间调节0升/秒的p型掺杂材料的流速MF。此外,在第一时间段T1期间铟流速IF比在第二时间段T2期间更低。在第三时间段T3期间,p型掺杂材料的流速MF可以与在第二时间段T2期间的p型掺杂材料的流速至少同样大。在第三时间段T3期间,铟流速IF比在第二时间段T2期间更小。尤其,铟流速IF在第三时间段T3期间与在第一时间段T1期间的铟流速IF同样大。
图4B示例性地示出在第一部段101、第二部段102和第三部段103之内的p型掺杂材料的和铟的浓度,所述第一部段、第二部段和第三部段在第一时间段T1、第二时间段T2和第三时间段T3期间外延地生长。尤其,图4B中的部段101、102、103在图4B中示出的时间段T1、T2、T3生长。在第一部段101中,p型传导区域10具有铟I的和p型掺杂材料M的近似恒定的浓度。在第二部段102中,p型掺杂材料M的浓度沿生长方向X首先升高至最大值并且接着降低至低于在第一区域101中的p型掺杂材料M的浓度的值。在第二部段102中的p型掺杂材料M的浓度的升高归因于,在外延法期间在半导体本体的表面上积聚的p型掺杂材料随着铟浓度I升高改善地扩散到半导体本体的晶格结构中。在第二时间段102期间,与经由在第二时间段T2期间的p型掺杂材料的流速MF所提供的相比,每单位时间更多的p型掺杂材料M在半导体本体1中扩散。由此,沿生长方向X,在第二部段102中的p型掺杂材料M的浓度降低。尤其,p型掺杂材料的浓度至少以1×1021原子/cm3/μm的数值变化率降低。
在第三部段103中,铟浓度I沿生长方向X降低。例如,铟浓度I降低至如下值,所述值最大与在第一区域101中的值同样大。在铟浓度I沿生长方向X降低的区域中,p型掺杂材料M的浓度也沿生长方向X下降。
类似于图4A,图5A示出用于制造半导体本体1的制造法,其中具有至少一个第一部段101、第二部段102和第三部段103的p型传导区域10外延地生长。在此,第一部段101在第一时间段T1期间生长,第二时间段102在第二时间段T2期间生长,并且第三部段103在第三时间段T3期间生长。与在图4A中示出的实施例不同,在第二时间段T2期间调节比在第一时间段T1期间更高的p型掺杂材料的流速IF和更高的铟的流速IF。此外,在第三时间段T3期间调节比在第二时间段T2期间更低的铟流速IF并且在第三时间段T3期间调节至少与在第二时间段T2期间同样高的p型掺杂材料的流速MF。
图5B示出在p型传导区域的第一部段101、第二部段102和第三部段103中的p型掺杂材料M的和铟I的浓度C,这些部段在图5A中示出的第一时间段T1、第二时间段T2和第三时间段T3期间外延地生长。在第一部段101中,铟浓度I和p型掺杂材料的浓度M是近似恒定的。在第二部段102中,铟浓度I沿生长方向X升高至最大值。p型掺杂材料M的浓度C在第二部段102中首先以低的变化率并且接着以高的变化率升高至最大值。尤其,p型掺杂材料的浓度随着铟含量I的增加以较大的变化率升高。这归因于,提高的铟含量改善p型掺杂材料到半导体本体中的扩散。
在第三部段103中,铟浓度I沿生长方向X降低。例如,铟浓度I在第三部段103中沿生长方向X降低至如下值,所述值对应于在第一部段101中的铟浓度I。在第三部段103中的p型掺杂材料M的浓度C沿生长方向X降低。这归因于,随着铟浓度I降低,p型掺杂材料M到半导体本体1中的扩散变难。由此,在第三部段103外延生长期间,p型掺杂材料M更多地积聚在半导体本体1的表面上。在第三部段103中的p型掺杂材料M的扩散随着铟浓度I降低而降低。
本发明不受根据实施例的描述而局限于此。更确切地说,本发明包括任意新特征以及特征的任意组合,这尤其包含权利要求中的特征的任意组合,即使所述特征或所述组合本身并未详尽地在权利要求或实施例中给出时也如此。
附图标记列表
1 半导体本体
10 p型传导区域
10a p型传导区域的朝向有源区域的侧
10c p型传导区域的背离有源区域的侧
20 有源区域
30 n型传导区域
50 载体
11 电子阻挡层
12 p型接触层
I 铟
M p型掺杂材料
C 浓度
101 第一部段
101’ 另外的第一部段
102 第二部段
102’ 另外的第二部段
103 第三部段
103’ 另外的第三部段
T1 第一时间段
T2 第二时间段
T3 第三时间段
X 生长方向

Claims (14)

1.一种包括III-V族化合物半导体材料的半导体本体(1),具有
-p型传导区域(10),其掺杂有p型掺杂材料,其中
-所述p型传导区域(10)包括至少一个第一部段(101)、第二部段(102)和第三部段(103),
-所述第二部段(102)设置在所述第一部段(101)和所述第三部段(103)之间,
-所述第二部段(102)直接邻接于所述第一部段(101)和所述第三部段(103),并且
-所述部段中的至少一个部段(101,102,103)的铟浓度(I)与其他两个部段(101,102,103)的铟浓度(I)不同。
2.根据上一项权利要求所述的半导体本体(1),其中
-所述第一部段(101)、所述第二部段(102)和所述第三部段(103)具有p型掺杂材料(M)的不同的浓度,
-所述第二部段(102)具有比所述第一部段(101)更高的p型掺杂材料(M)的浓度,并且
-所述第二部段(102)具有比所述第一部段(101)更高的铟浓度(I)。
3.根据上述权利要求中任一项所述的半导体本体(1),
其中至少所述第一部段(101)、所述第二部段(102)或所述第三部段(103)具有至少1×1017原子/cm3的铟浓度。
4.根据上述权利要求中任一项所述的半导体本体(1),其中
-所述第一部段(101)、所述第二部段(102)和所述第三部段(103)具有不同的p型掺杂材料(M)的浓度,
-所述第二部段(102)具有比所述第一部段(101)更高的铟浓度(I),并且
-所述第二部段(102)具有比所述第三部段(103)更高的p型掺杂材料(M)的浓度。
5.根据上一项权利要求所述的半导体本体(1),
其中在所述第二部段(102)中的p型掺杂材料(M)的浓度具有局部最大值。
6.根据上述权利要求中任一项所述的半导体本体(1),
其中在所述p型传导区域(10)中的p型掺杂材料(M)的浓度,垂直于所述第一部段(101)、所述第二部段(102)和所述第三部段(103)的主延伸平面,具有至少±1E+21原子/cm3/μm的变化率。
7.根据上述权利要求中任一项所述的半导体本体(1),具有有源区域(20),
其中所述p型传导区域(10)具有电子阻挡层(11),其中
-所述电子阻挡层(11)在所述p型传导区域(10)的朝向所述有源区域(20)的侧(10a)上存在,并且
-所述第一部段(101)和/或所述第二部段(102)至少部分地位于所述电子阻挡层(11)之内,其中
-所述第二部段(102)具有比邻接于所述有源区域(20)的所述第一部段(101)和邻接于所述第二部段(102)的所述第三部段(103)更大的最大铟浓度(I),并且
-所述第一部段(101)和/或所述第二部段(102)具有比邻接于所述电子阻挡层(11)的所述有源区域(20)和邻接于所述第二部段(102)的所述第三部段(103)更高的p型掺杂材料(M)的浓度。
8.根据上述权利要求中任一项所述的半导体本体(1),具有有源区域(20),
其中所述p型传导区域(10)具有p型接触层(12),其中
-所述p型接触层(12)在所述p型传导区域(10)的背离所述有源区域(20)的侧(10c)上存在,并且
-所述第二部段(102)至少部分地位于所述p型接触层(12)之内,其中所述第二部段(102)具有比邻接于所述第二部段(102)的所述第一部段(101)更大的铟浓度(I)。
9.一种用于制造半导体本体(1)的方法,
其中
-外延生长具有至少一个第一部段(101)、第二部段(102)和第三部段(103)的p型传导区域(10),
-在第一时间段(T1)期间生长所述第一部段(101),在第二时间段(T2)期间生长所述第二部段(102)并且在所述第三时间段(T3)期间生长所述第三部段(103),
-所述第二时间段(T2)按照时间顺序位于所述第一时间段(T1)和所述第三时间段(T3)之间,并且
-在所述时间段中的一个时间段(T1,T2,T3)期间调节与在其他两个时间段(T1,T2,T3)期间不同的铟流速(IF)。
10.根据上一项权利要求所述的方法,
其中在所述第二时间段(T2)期间调节比在所述第一时间段(T1)期间更高的p型掺杂材料的流速(MF)和更高的铟流速(IF)。
11.根据上一项权利要求所述的方法,其中
-在所述第三时间段(T3)期间调节比在所述第二时间段(T2)期间更低的铟流速(IF),并且
-在所述第三时间段(T3)期间调节至少与在所述第二时间段(T2)期间同样高的p型掺杂材料的流速(MF)。
12.根据上述权利要求中任一项所述的方法,其中
-在所述第二时间段(T2)期间调节比在所述第一时间段(T1)期间更高的铟流速(IF),并且
-在所述第二时间段(T2)期间调节比在所述第一时间段(T1)期间更低的p型掺杂材料的流速(MF)。
13.根据上一项权利要求所述的方法,其中
在所述第二时间段(T2)期间调节0L/秒的p型掺杂材料的流速(MF)。
14.根据上述权利要求中任一项所述的方法或半导体本体,
其中所述p型掺杂材料(M)包括镁或是镁。
CN201880042056.XA 2017-06-21 2018-06-14 半导体本体和用于制造半导体本体的方法 Active CN110892535B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
DE102017113765.3 2017-06-21
DE102017113765 2017-06-21
DE102017121484.4A DE102017121484A1 (de) 2017-06-21 2017-09-15 Halbleiterkörper und Verfahren zur Herstellung eines Halbleiterkörpers
DE102017121484.4 2017-09-15
PCT/EP2018/065861 WO2018234159A1 (de) 2017-06-21 2018-06-14 Halbleiterkörper und verfahren zur herstellung eines halbleiterkörpers

Publications (2)

Publication Number Publication Date
CN110892535A true CN110892535A (zh) 2020-03-17
CN110892535B CN110892535B (zh) 2023-05-30

Family

ID=64568126

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880042056.XA Active CN110892535B (zh) 2017-06-21 2018-06-14 半导体本体和用于制造半导体本体的方法

Country Status (4)

Country Link
US (1) US11502224B2 (zh)
CN (1) CN110892535B (zh)
DE (1) DE102017121484A1 (zh)
WO (1) WO2018234159A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11374146B2 (en) * 2019-05-16 2022-06-28 Epistar Corporation Semiconductor device
FR3102302B1 (fr) * 2019-10-17 2023-08-25 Commissariat Energie Atomique DIODE ELECTROLUMINESCENTE COMPRENANT UN SEMI-CONDUCTEUR A BASE D’AlN DOPE P PAR DES ATOMES DE MAGNESIUM
JP7402139B2 (ja) * 2020-09-14 2023-12-20 株式会社東芝 半導体発光装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148507A (ja) * 1999-03-29 2001-05-29 Nichia Chem Ind Ltd 窒化物半導体素子
US20020081763A1 (en) * 2000-12-25 2002-06-27 Akihiko Ishibashi Method for fabricating nitride semiconductor, method for fabricating nitride semiconductor device, and nitride semiconductor device
US20070290230A1 (en) * 2003-09-25 2007-12-20 Yasutoshi Kawaguchi Nitride Semiconductor Device And Production Method Thereof
US20120319080A1 (en) * 2010-02-19 2012-12-20 Mayuko Fudeta Nitride semiconductor light-emitting element and method for producing same
US20130234110A1 (en) * 2011-04-12 2013-09-12 Panasonic Corporation Gallium nitride based compound semiconductor light-emitting element and method for fabricating the same
CN103650263A (zh) * 2011-06-29 2014-03-19 住友电气工业株式会社 Iii族氮化物半导体元件及iii族氮化物半导体元件的制造方法
TW201417341A (zh) * 2012-10-22 2014-05-01 Iljin Led Co Ltd 亮度及靜電放電保護特性優異的氮化物半導體發光裝置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010029720A1 (ja) * 2008-09-09 2010-03-18 パナソニック株式会社 窒化物系半導体発光素子およびその製造方法
JP2013038394A (ja) * 2011-07-14 2013-02-21 Rohm Co Ltd 半導体レーザ素子
US8698163B2 (en) * 2011-09-29 2014-04-15 Toshiba Techno Center Inc. P-type doping layers for use with light emitting devices

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001148507A (ja) * 1999-03-29 2001-05-29 Nichia Chem Ind Ltd 窒化物半導体素子
US20020081763A1 (en) * 2000-12-25 2002-06-27 Akihiko Ishibashi Method for fabricating nitride semiconductor, method for fabricating nitride semiconductor device, and nitride semiconductor device
US20070290230A1 (en) * 2003-09-25 2007-12-20 Yasutoshi Kawaguchi Nitride Semiconductor Device And Production Method Thereof
US20120319080A1 (en) * 2010-02-19 2012-12-20 Mayuko Fudeta Nitride semiconductor light-emitting element and method for producing same
US20130234110A1 (en) * 2011-04-12 2013-09-12 Panasonic Corporation Gallium nitride based compound semiconductor light-emitting element and method for fabricating the same
CN103650263A (zh) * 2011-06-29 2014-03-19 住友电气工业株式会社 Iii族氮化物半导体元件及iii族氮化物半导体元件的制造方法
TW201417341A (zh) * 2012-10-22 2014-05-01 Iljin Led Co Ltd 亮度及靜電放電保護特性優異的氮化物半導體發光裝置
US20150263228A1 (en) * 2012-10-22 2015-09-17 Iljin Led Co., Ltd Nitride semiconductor light-emitting device having excellent brightness and esd protection properties

Also Published As

Publication number Publication date
WO2018234159A1 (de) 2018-12-27
DE102017121484A1 (de) 2018-12-27
US11502224B2 (en) 2022-11-15
CN110892535B (zh) 2023-05-30
US20210091267A1 (en) 2021-03-25

Similar Documents

Publication Publication Date Title
US6914272B2 (en) Formation of Ohmic contacts in III-nitride light emitting devices
US9530932B2 (en) Nitride semiconductor light-emitting device and method for producing the same
US7132677B2 (en) Super bright light emitting diode of nanorod array structure having InGaN quantum well and method for manufacturing the same
JP5143384B2 (ja) 半導体素子の作動電圧を低下させるための構造
JP5244980B2 (ja) 半導体発光素子
JP7228176B2 (ja) Iii族窒化物半導体発光素子
CN106229395B (zh) 发光半导体芯片
JP6155478B2 (ja) 電荷キャリアの分布が改善された光活性デバイス及びその形成方法
CN110892535B (zh) 半导体本体和用于制造半导体本体的方法
CN101273468A (zh) 具有电流扩展层的光电子半导体器件
US11158514B2 (en) Semiconductor device and method for manufacturing the same
JP5148885B2 (ja) 窒化物半導体発光素子
JP5590653B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
JP5395887B2 (ja) 半導体発光素子
US12249628B2 (en) Method of forming p-type nitride semiconductor layer
US11626531B2 (en) Semiconductor body and method for producing a semiconductor body
JP2023036047A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20250219

Address after: Regensburg, Germany

Patentee after: ams-Osram International GmbH

Country or region after: Germany

Address before: Regensburg, Germany

Patentee before: OSRAM OLED GmbH

Country or region before: Germany