CN110827898B - 一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法 - Google Patents

Abstract

本发明属于微电子器件领域，提供了一种基于忆阻器的电压‑电阻式可逆逻辑电路及其操作方法。利用忆阻器阵列，包括字线、位线、忆阻单元和接地电阻，忆阻单元用作运算单元，包括输入单元和输出单元；各忆阻单元一端与字线连接，另一端与相应的位线连接，字线另一端与接地电阻连接；输入单元用于写入相应的输入信号，位线用于接收操作电压信号，运算结果以电阻的形式存于输出单元；本发明基于电压‑电阻逻辑，使用电压‑电阻信号同时参与运算的逻辑操作方式。电路结构具有可重构性，可逆运算不会存在信息丢失带来的能量损耗，且运算只需一步，减小了累积误差。

Description

一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法

技术领域

本发明属于微电子器件领域，更具体地，涉及一种基于忆阻器的电压-电阻式可逆逻辑电路及其操作方法。

背景技术

可逆逻辑是实现可逆计算的一种基本方式，由于可逆运算过程不会产生由信息丢失带来的能量损耗问题，在降低计算功耗方面有着不可替代的优势。随着数据量增大，海量数据的处理需要消耗大量的能量，而且边缘计算等技术的兴起，对计算密集型芯片的功耗要求越来越高，在这种背景下，可逆计算有着巨大的应用价值。

同时，忆阻器作为一种新型的微电子器件，是一种实现存内计算的核心器件，存内计算有望替代冯·诺依曼结构成为下一代计算机的基本架构。作为一种具有记忆效应的阻变开关，其电阻能够在撤电之后稳定地保持，因此具备天然的非易失特性。除此之外，忆阻器的结构简单、与CMOS工艺兼容、阻变速度快、尺寸小、集成密度高等特点，使其在实现逻辑运算时有着不可比拟的优势。

现有的可逆逻辑实现方案除了量子计算外，主要基于CMOS技术，但是其所消耗的硬件资源较多，对于缩小芯片面积不利；在其它领域也有研究，比如分子计算、DNA计算等，但是这些计算介质和信息载体与当前的计算机体系并不兼容(它们并非固态电路)，所以稳定性和实用性存在一定的问题。忆阻器本身具有存算一体的特性，作为运算器件，在经典布尔逻辑运算中已经得到较为深入的研究，例如中国专利CN109994139A公开了一种基于单极性忆阻器的完备非易失逻辑实现方法，利用单个单极性忆阻器实现完备的16种布尔逻辑功能。但是，国内目前对于利用忆阻器实现可逆逻辑的研究还是一片空白，本发明正是基于此，提供一种在忆阻器阵列结构中单步运算实现可逆逻辑门的方案，以达到更好的性能。

发明内容

针对现有技术的缺陷，本发明提供一种在电路层面使用忆阻器这一新型的微电子器件实现可逆运算的方法，旨在降低计算功耗和电路复杂度，并消除累积误差。

本发明利用忆阻器阵列结构，基于电压-电阻逻辑，使用电压-电阻信号同时参与运算的逻辑操作方式，在初始化之后，通过在指定的位线上施加相应的操作电压，一步完成运算，运算结果以电阻的形式存于忆阻单元中。

本发明提供了一种基于忆阻器的电压-电阻式可逆逻辑电路，其特征在于，该电路采用crossbar结构忆阻器阵列，包括字线、位线、忆阻单元和接地电阻，其中忆阻单元用作运算单元，包括输入单元和输出单元；各忆阻单元一端与字线连接，另一端与相应的位线连接，字线另一端与接地电阻连接；

所述电路中高电平和高阻态被定义为逻辑“1”，低电平和低阻态被定义为逻辑“0”；输入单元用于写入参与可逆运算相应的阻态信号，位线用于接收操作电压信号，运算结果以电阻的形式存于输出单元；与输入单元相连的位线上施加参与可逆运算相应的电平信号，与输出单元相连的位线上均施加恒定电压V_DD；该电路基于电压-电阻逻辑，使用电压-电阻信号同时参与运算。

所述可逆运算包括Feynman门、Toffoli门或Fredkin门。

进一步地，Feynman门的输入为A、B，输出为P、Q，其中P＝A，

利用1×3阵列实现；忆阻单元包括第一忆阻、第二忆阻、第三忆阻，其中第一忆阻作为输入单元，第二忆阻同时作为输入单元和输出单元，第三忆阻作为输出单元；第一忆阻和第二忆阻中分别写入B和A的值，在位线一、位线二、位线三上分别施加A、B和V_DD，结果P存于第二忆阻，目标运算结果Q存于第三忆阻。

进一步地，Toffoli门的输入为A、B和控制位C，输出为P、Q、R，其中P＝A，Q＝B，

利用1×5阵列实现；忆阻单元包括第一忆阻、第二忆阻、第三忆阻、第四忆阻、第五忆阻，其中第一忆阻、第二忆阻同时作为输入单元和输出单元，第三忆阻、第四忆阻作为输入单元，第五忆阻作为输出单元，第一忆阻和第二忆阻中分别写入A和B的值，第三忆阻和第四忆阻写入C；在位线一、位线二、位线三、位线四上同时分别施加运算信号C、A、B，其中C信号占位线一和位线二两条位线，在位线五上施加V_DD，结果P、Q分别存于第一忆阻、第二忆阻，目标位运算结果R存于第五忆阻。

进一步地，Fredkin门的输入为控制位A和受控位B、C，输出为P、Q、R，其中P＝A，Q、R输出目标位结果，利用2×3阵列实现；忆阻单元包括由字线一连通的第一忆阻、第二忆阻、第三忆阻和由字线二连通的第四忆阻、第五忆阻、第六忆阻，其中第一忆阻、第四忆阻位于位线一上，第二忆阻、第五忆阻位于位线二上，第三忆阻、第六忆阻位于位线三上，在位线一、位线二、位线三上同时分别施加运算信号B、C、电压V_DD，第一忆阻、第五忆阻写入A，第二忆阻、第四忆阻写入

第三忆阻和第六忆阻输出目标运算结果Q、R。

进一步地，运算过程中所述输入单元的值不会发生改变，能够同时作为控制位的输出。

本发明还提供了一种基于所述基于忆阻器的电压-电阻式可逆逻辑电路的操作方法，包括以下步骤：

对忆阻单元进行写入操作，把输入单元分别置为相应的阻态，输出单元初始化为高阻态；

在位线上施加运算操作电压，其中，输出单元的位线上所施加的操作电压均为恒定电压V_DD，这时，如果输出单元的分压高于忆阻器的SET阈值电压，输出单元就会被置为低阻态，否则，保持高阻态不变。

通过以上技术方案可以完成三个基本的可逆逻辑门：Feynman门，Toffoli门和Fredkin门，其中Feynman门和Toffoli门只需要1×N的阵列，Fredkin门需要一个2×3的阵列，并根据需要可扩展到多位可逆逻辑门。具有如下有益效果：

(1)与可逆计算的本质要求符合，输入信息在运算过程中得以保留没有擦除，所以不会存在信息丢失带来的能量损耗问题；

(2)电路结构具有可重构性，在同一种电路结构中，通过施加不同的操作信号，可以完成不同的运算功能；

(3)运算结果保存在忆阻单元中，可以直接作为下一步运算的输入，避免了重复写入与读取，非常便于级联构造复杂的可逆网络，同时实现了存算一体，减少了电路复杂度；

(4)运算过程只有一步，很大程度地避免了一些运算过程中的累积误差，而且提高了运算速度，降低运算功耗。

附图说明

图1为忆阻电压-电阻可逆逻辑电路示意图。

图2为忆阻器阵列电路执行运算功能的操作方法流程图。

图3(a)为本发明中的Feynman门的电路符号，图3(b)为Feynman门的逻辑真值表，图3(c)为本发明设计的基于忆阻器阵列的Feynman门电路结构及操作信号示意图。

图4(a)为本发明中的Toffoli门电路符号，图4(b)为Toffoli门的逻辑真值表，图4(c)为本发明设计的基于忆阻器阵列的Toffoli门电路结构及操作信号示意图。

图5(a)为本发明中的Fredkin门电路符号，图5(b)为Fredkin门的逻辑真值表，图5(c)为本发明设计的基于忆阻器阵列的Fredkin门电路结构及操作信号示意图。

图6(a)为本发明中的多位控制非门电路符号，图6(b)本发明设计的基于忆阻器阵列的多位控制非门电路结构及操作信号示意图。

具体实施方式

为了使本发明更加易于理解和清楚明白，下面结合具体实施例加以说明。

为了便于理解本发明的内容和基本原理，图1展示了忆阻电压-电阻可逆逻辑电路，包括crossbar结构忆阻器阵列，其中包含字线、位线、忆阻单元M₁～M_n以及接地电阻R_X，各个忆阻单元一端与字线连接，另一端与相应的位线连接；字线连接接地电阻R_X，接地电阻的阻值为

作为分压电阻；电路工作时在位线处施加来自外围电路1的电平信号V₁～V_n。本发明定义高电平和高阻态为逻辑“1”，低电平和低阻态为逻辑“0”，位线上施加的操作电压和运算单元的值均为二值信号。忆阻器在初始化时，输入单元写入相应的输入信号，输出单元全部置为高阻态，在运算单元对应的位线上施加相应的操作电压信号之后，当输出单元的分压大于其SET电压时，从高阻态R_H转化到低阻态RL，否则保持高阻态不变，完成运算。

图2示出利用上述电路执行运算功能的操作方法。首先进行写入操作，把输入单元分别置为相应的阻态，输出单元初始化为高阻态。然后，在位线上施加运算操作电压，其中，输出单元的位线上所施加的操作电压均为V_DD(芯片或器件的工作电压，其为恒定值)，这时，如果输出单元的分压(即V_DD与字线电压V_WL之差)高于忆阻器的SET阈值电压，输出单元就会被置为低阻态，否则，保持高阻态不变。在整个运算过程中，输入单元的值并不会发生改变，也就是操作电压对输入单元的值不会产生影响，所以可以同时作为控制位的输出。

实施例一

在图3中，图3(a)为Feynman门的电路符号，图3(b)为Feynman门的真值表。这是一个2×2的逻辑门，输入信号A、B，输出信号P＝A，

根据其运算功能和逻辑真值表，设计的电路结构为图3(c)，其中M₁，M₂，M₃作为忆阻单元，也就是运算单元。

操作步骤如下：

(1)初始化。M₁，M₂作为输入单元，将B和A的值分别写入M₁和M₂，高阻态R_H表示“1”，低阻态RL表示“0”；M₃作为输出单元，将其初始化为高阻态。

(2)施加操作电压。同时在位线一、位线二、位线三上分别施加A、B、V_DD，A和B是运算信号，高电平V_H表示“1”，低电平V_L表示“0”。

根据基尔霍夫电流定律：

V_i表示各条位线上施加的操作电压，只有V_H和VL两个值，分别表示逻辑“1”和“0”，V_WL表示字线电压，当A＝0时，V_A＝V_L，R_A＝R_L，当A＝1时，V_A＝V_H，R_A＝R_H。同理当B＝0时，V_B＝V_L，R_B＝R_L；当B＝1时，V_B＝V_H，R_B＝R_H。所以，在图3(c)所示的电路结构中，根据基尔霍夫电流定律可得：

如果：

V_DD-V_WL＞V_SET (4)

那么M₃将会被置为低阻态，否则保持高阻态不变。施加操作信号电压，完成运算，而且在运算过程中A和B的值始终保存在M₂和M₁中不变，目标运算结果Q存于M₃中，M₂同时可以作为输入单元和输出单元，减少了垃圾位对电路复杂度的增加。

当A＝0，B＝0时，M₁和M₂均为低阻态，两个单元的位线电压也都是低电压VL，此时字线电压被M₁和M₂拉低，所以M₃分压较高，大于V_SET，M₃执行SET操作，被置为低阻态，运算结果为Q＝0；当A＝0，B＝1时，M₁写入为B的值，所以为高阻态，M₂写入为A的值，所以为低阻态，位线一施加的是A的操作电压V_L，位线二施加的是B的操作电压V_H，因为M₂是低阻态，将字线的电压拉高，M₃分压较低，小于V_SET，无法执行SET操作，保持高阻态不变，所以运算结果为Q＝1；同理A＝1，B＝0时，字线电压被M₁拉高，使得M₃分压较低，无法完成SET操作，运算结果为Q＝1；当A＝1，B＝1时，M₁和M₂均为高阻态，位线一和位线二均施加高电平，此时R_X的电阻是最小的，所以字线电压被R_x拉低，M₃的分压较高，大于V_SET，M₃被置为低阻态，所以运算结果为Q＝0。综上，该电路结构及操作方式可以实现Feynman门。

若用约束方程描述上述四种情况，则表示为：

因为电路结构是对称的，所以四组方程中，第二组和第三组是等价的，所以实际只有三组，具体的值，使用约束方程求解V_H、VL、V_DD的最优组合即可。

实施例二

在图4中，Toffoli门的输入为A、B和目标位C，输出为P、Q、R，其中P＝A，Q＝B，

利用1×5阵列实现；因为Toffoli门是在Feynman门的基础上增加了一个控制位，所以采用相同的设计思路，如图4(c)，在电路结构中增加相应的运算单元。

操作步骤如下：

(1)初始化。将A、B、C分别写入M₁、M₂、M₃、M₄，其中C占两个运算单元M₃和M₄，M₅作为输出单元，初始化为高阻态；

(2)在位线一、位线二、位线三、位线四上同时分别施加运算信号C，A，B，其中C信号占两条位线即位线一和位线二，在位线五上施加V_DD。

运算过程中输入单元的阻值不变，目标位运算结果R存于M₅中。Toffoli门在Feynman门的基础上增加了一个位，但是电路结构中增加了两个运算单元，所以分压情况更为复杂，对于操作电压的值和V_DD的值的选取需要更为准确，因此需要根据8种输入组合，建立约束方程求解。

实施例三

图5中展示的是本发明中Fredkin门的设计方案。Fredkin门的输入为控制位A和受控位B、C，输出为P、Q、R，其中P＝A，Q、R输出目标位结果。Fredkin门也是3×3的可逆逻辑门，但是有两个目标位，所以需要一个2×3的阵列。如图5(c)，字线一连通的运算单元M₁、M₂、M₃，计算的是Q，字线二连通的运算单元M₄、M₅、M₆，计算的是R，Fredkin门的作用相当于两个数据选择器，所以A相当于一个阀门的作用。

操作步骤如下：

(1)初始化。M₁和M₅写入A，M₂和M₄写入

M₃和M₆作为输出单元，初始化为高阻态；

(2)分别在位线一、位线二、位线三上同时施加操作电压B、C、V_DD，运算完成，目标位运算结果Q和R分别保存在M₃和M₆中，M₁的值运算过程中保持不变，所以同时可以作为控制位的输出P。

实施例四

为了说明本发明提供的电路结构及操作方法具有优良的可扩展性，此处进一步说明多位可逆逻辑门的示例。图6所示是一个4×4的多位控制非门，该电路逻辑运算功能为：

图6(a)是其电路符号，图6(b)是电路结构示意图，真值表可通过逻辑运算式推导得出。电路结构含7个忆阻器件和一个分压电阻，A、B、C、D作为输入变量，输出为O、P、Q、R，其中A、B、C是控制位，D是目标位，O＝A，P＝B，Q＝C，R是输出的目标位。假设输入1101，即A＝1，B＝1，C＝0，D＝1，为方便说明，这里给7个器件依次编号为M₁、M₂、M₃、M₄、M₅、M₆、M₇，阻态分别为：M₁＝R_H，M₂＝R_H，M₃＝R_H，M₄＝R_H，M₅＝R_H，M₆＝R_L，M₇＝R_H，对应的电压为：V_H，V_H，V_L，V_H，V_H，V_H，V_DD，M₁～M₅均为高阻态，阻塞了位线上的电压信号，M₆为低阻态，导通电压信号D，此时D＝1为高电平，将字线电压拉高，所以M₇不会被置为低阻态，维持高阻态不变，输出“1”；假设输入为1110，此时M₁～M₆的阻态分别是：M₁＝R_L，M₂＝R_L，M₃＝R_L，M₄＝R_H，M₅＝R_H，M₆＝R_H，M₁～M₃均为低阻态，导通对应的位线信号为：A，B，C。此时ABC均为“1”，所以为高电平，M₄～M₆为高阻态，阻塞了对应位线的电压信号，所以字线电压被这三个高电平拉高，M₇不会被置为低阻态，维持高阻态不变，输出“1”。

Claims (10)

1.一种基于忆阻器的电压-电阻式可逆逻辑电路，其特征在于，该电路采用crossbar结构忆阻器阵列，包括字线、位线、忆阻单元和接地电阻，其中忆阻单元用作运算单元，所述忆阻单元包括输入单元和输出单元；各忆阻单元一端与字线连接，另一端与相应的位线连接，字线另一端与接地电阻连接；

所述电路中高电平和高阻态被定义为逻辑“1”，低电平和低阻态被定义为逻辑“0”；所述输入单元用于写入参与可逆运算相应的阻态信号，位线用于接收操作电压信号，运算结果以电阻的形式存于输出单元；运算时与输入单元相连的位线上施加参与可逆运算相应的电平信号，与输出单元相连的位线上均施加恒定电压V_DD；该电路基于电压-电阻逻辑，使用电压和电阻信号同时参与运算。

2.根据权利要求1所述的电压-电阻式可逆逻辑电路，其特征在于：所述可逆运算包括Feynman门、Toffoli门或Fredkin门。

3.根据权利要求2所述的电压-电阻式可逆逻辑电路，其特征在于：Feynman门的输入为A、B，输出为P、Q，其中P＝A，

利用1×3阵列实现；忆阻单元包括第一忆阻(M₁)、第二忆阻(M₂)、第三忆阻(M₃)，其中第一忆阻(M₁)作为输入单元，第二忆阻(M₂)同时作为输入单元和输出单元，第三忆阻(M₃)作为输出单元；第一忆阻(M₁)和第二忆阻(M₂)中分别写入B和A的值，在位线一、位线二、位线三上分别施加A、B和V_DD，结果P存于第二忆阻(M₂)，目标运算结果Q存于第三忆阻(M₃)。

4.根据权利要求2所述的电压-电阻式可逆逻辑电路，其特征在于：Toffoli门的输入为A、B和控制位C，输出为P、Q、R，其中P＝A，Q＝B，

利用1×5阵列实现；忆阻单元包括第一忆阻(M₁)、第二忆阻(M₂)、第三忆阻(M₃)、第四忆阻(M₄)、第五忆阻(M₅)，其中第一忆阻(M₁)、第二忆阻(M₂)同时作为输入单元和输出单元，第三忆阻(M₃)、第四忆阻(M₄)作为输入单元，第五忆阻(M₅)作为输出单元，第一忆阻(M₁)和第二忆阻(M₂)中分别写入A和B的值，第三忆阻(M₃)和第四忆阻(M₄)写入C；在位线一、位线二、位线三、位线四上同时分别施加运算信号C、A、B，其中C信号占位线一和位线二两条位线，在位线五上施加V_DD，结果P、Q分别存于第一忆阻(M₁)、第二忆阻(M₂)，目标位运算结果R存于第五忆阻(M₅)。

5.根据权利要求2所述的电压-电阻式可逆逻辑电路，其特征在于：Fredkin门的输入为控制位A和受控位B、C，输出为P、Q、R，其中P＝A，Q、R输出目标位结果，利用2×3阵列实现；忆阻单元包括由字线一连通的第一忆阻(M₁)、第二忆阻(M₂)、第三忆阻(M₃)和由字线二连通的第四忆阻(M₄)、第五忆阻(M₅)、第六忆阻(M₆)，其中第一忆阻(M₁)、第四忆阻(M₄)位于位线一上，第二忆阻(M₂)、第五忆阻(M₅)位于位线二上，第三忆阻(M₃)、第六忆阻(M₆)位于位线三上，在位线一、位线二、位线三上同时分别施加运算信号B、C、电压V_DD，第一忆阻(M₁)、第五忆阻(M₅)写入A，第二忆阻(M₂)、第四忆阻(M₄)写入

第三忆阻(M₃)和第六忆阻(M₆)输出目标运算结果Q、R。

6.根据权利要求3-5任一项所述的电压-电阻式可逆逻辑电路，其特征在于：运算过程中所述输入单元的值不变，同时作为控制位的输出。

7.一种基于权利要求1所述的基于忆阻器的电压-电阻式可逆逻辑电路的操作方法，其特征在于，包括以下步骤：

对忆阻单元进行写入操作，把输入单元分别置为相应的阻态，输出单元初始化为高阻态；

在位线上施加运算操作电压，其中，输出单元的位线上所施加的操作电压均为恒定电压V_DD，这时，如果输出单元的分压高于忆阻器的SET阈值电压，输出单元就会被置为低阻态，否则，保持高阻态不变。

8.根据权利要求7所述的操作方法，其特征在于，Feynman门的输入为A、B，输出为P、Q，其中P＝A，

在A单元所对应忆阻器的位线上施加B信号电压，B单元所对应忆阻器的位线上施加A信号电压，输出单元所对应忆阻器的位线上施加V_DD。

9.根据权利要求7所述的操作方法，其特征在于，Toffoli门的输入为A、B和目标位C，输出为P、Q、R，其中P＝A，Q＝B，

在控制位A和B单元的位线上施加目标位C的电压信号，两个忆阻单元用作C，在上面分别施加A和B的电压信号，输出单元R的位线施加V_DD。

10.根据权利要求7所述的操作方法，其特征在于，Fredkin门的输入为控制位A和受控位B、C，输出为P、Q、R，其中P＝A，Q、R输出目标位结果；在2×3的阵列中第一行字线依次写入A，

同时输出单元Q置高阻态，第二行字线依次写入

A，同时输出单元R置高阻态，在位线一、位线二、位线三上分别施加B、C信号电压和V_DD。

Images