[go: up one dir, main page]

CN110737616B - 处理中断优先级的电路系统 - Google Patents

处理中断优先级的电路系统 Download PDF

Info

Publication number
CN110737616B
CN110737616B CN201810802685.XA CN201810802685A CN110737616B CN 110737616 B CN110737616 B CN 110737616B CN 201810802685 A CN201810802685 A CN 201810802685A CN 110737616 B CN110737616 B CN 110737616B
Authority
CN
China
Prior art keywords
interrupt
priority
priority interrupt
processor
task
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810802685.XA
Other languages
English (en)
Other versions
CN110737616A (zh
Inventor
费晓行
费善健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN201810802685.XA priority Critical patent/CN110737616B/zh
Priority to TW107126110A priority patent/TWI676935B/zh
Priority to US16/515,689 priority patent/US20200026671A1/en
Publication of CN110737616A publication Critical patent/CN110737616A/zh
Application granted granted Critical
Publication of CN110737616B publication Critical patent/CN110737616B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4812Task transfer initiation or dispatching by interrupt, e.g. masked
    • G06F9/4818Priority circuits therefor
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/24Interrupt
    • G06F2213/2412Dispatching of interrupt load among interrupt handlers in processor system or interrupt controller

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Bus Control (AREA)

Abstract

一种处理中断优先级的电路系统,电路系统如一片上系统(SoC),在其中运行的中断优先级处理方法中,片上系统中的处理器在执行工作时,当接收到访问一临界区的高优先级中断时,系统设计高优先级中断为恒开,但禁止访问临界区,如此,即设置一低优先级中断,以访问并处理高优先级中断所要访问的数据,当返回低优先级中断后,处理器将判断是否唤醒之前高优先级中断未处理完的工作,若尚有工作,即由处理器以一任务继续处理高优先级中断未处理完的工作。所披露的电路系统可以在保持有关中断的特性外,还保持系统处理重要任务的实时性。

Description

处理中断优先级的电路系统
技术领域
一种中断处理的电路系统,特别是一种为了要达成有些高优先级中断在处理过程中始终打开,并保持有关中断特性,所提出的具有中断优先级机制的片上系统。
背景技术
片上系统(System on Chip,SoC)为一种整合多种功能的系统的单一晶片,并广泛被晶片设计者采用,设计片上系统时,设置有多个子系统(subsystems),或是子系统的子系统,子系统通过系统总线(bus)彼此通信。
因为片上系统中的子系统彼此分享共同的数据,传统上,子系统彼此之间运用了触发(trigger)中断(interrupt)的方式进行通信,作为控制数据存取的机制。所述中断是由系统内中央处理器(CPU)的中断控制器(interrupt controller)所处理的,中断控制器用以连接各种子系统和中央处理器,当有一个子系统产生中断后,需经过中断控制器的转发,信号才能到达中央处理器。
运作时,由子系统产生中断信号给片上系统中央处理器,由中央处理器的中断控制器接收到中断信号后,判断是由哪个子系统触发的中断,接着处理中断处理程序(Interrupt Service Routine,ISR),让子系统可以在不冲突的情况下共享数据。
图1显示现有片上系统的电路方框图。
一个设于电子系统中的片上系统包括有中央处理器110,其中设有管理中断信号的中断控制器115,其他共用资源示意列出有存储器111与传感器112,彼此通过总线10传递信息。片上系统中设有多个子系统101~105,也可能有子系统的子系统,子系统101~105是在片上系统中的一些模块,在需要共用资源时产生中断信号,中断控制器115接收某个子系统中断信号时,传播到其他子系统,达到中断管理的目的。
而多数处理实时信息的过程中,现有技术大多采用关中断(disabled interrupt)的方法来实现临界区的设置,当一个程序正在处理器上执行其临界区代码时,要防止其他程序再进入临界区访问,最简单直接的方法是禁止中断发生,称之为关中断(disableinterrupt)。
但是这种方法在禁止低优先级中断的同时,也关闭了高优先级中断,在很大程度上影响了系统处理的实时性。
发明内容
本发明提出一种处理中断优先级的电路系统,如一种在片上系统(SoC)的电路系统中,发明目的是利用片上系统中断优先级的特性,将高优先级中断设为恒开,但此高优先级中断的处理函数禁止访问临界区,而低优先级中断处理函数则允许访问临界区,通过此设定,一方面可继续使用传统关中断的方法实现临界区的设置,另外一方面可以保持系统处理的实时性。
根据一实施例,所述电路系统运行一中断优先级处理方法,并可应用在一实时操作系统中,当处理器正在执行一工作时,接收一访问临界区的高优先级中断,此时,因为高优先级中断禁止访问临界区,而通过一旗标状态或位元状态设置一低优先级中断访问并处理高优先级中断所要访问的临界区的数据。接着,当返回低优先级中断后,处理器将判断是否唤醒高优先级中断未处理完的工作,若尚有工作未完成,由处理器继续处理高优先级中断未处理完的工作。
在一实施例中,所述处理器原本执行的工作为一无须中断处理的普通任务,亦可为低优先级中断的任务。
根据电路系统实施例,电路系统可为一片上系统,其中包括一处理器以及一或多个子系统,处理器用以执行上述中断优先级处理方法。
为了能更进一步了解本发明为达成既定目的所采取的技术、方法及效果,请参阅以下有关本发明的详细说明、图式,相信本发明的目的、特征与特点,当可由此得以深入且具体的了解,然而所附图式仅提供参考与说明用,并非用来对本发明加以限制。
附图说明
图1显示现有片上系统的电路方框图;
图2显示为中断优先级处理方法的实施例流程图;
图3所示范例是在系统处理一普通任务的时候发生了高优先级中断所执行的中断优先级处理流程;
图4所示范例显示片上系统在处理低优先级中断的时候发生了高优先级中断的中断优先级处理流程。
具体实施方式
本发明提出一种处理中断优先级(Interrupt Priority)的电路系统,所披露的技术的目的在于利用片上系统(SoC)具有中断优先级的特性,一方面继续使用关中断(disabled interrupt)的方法来实现临界区(Critical Section)的设置,另外一方面可以使得中央处理器(CPU)高优先级中断永远被打开,例如是涉及安全性的处理程序、紧急处置,或是重要线程,这类优先级中断处理的任务往往不得被其他中断干扰,因此维持恒开可以保持系统处理重要任务的实时性。
所述中断优先级(Interrupt Priority Level)是指一种中断状态(interruptstate),包括高优先级中断与低优先级中断,可以写在中断控制器(InterruptController)的暂存器(register)中,或是利用软件管理。
然而,在通过中断信息来决定子系统如何使用系统资源的机制下,仍有需求是要求中央处理器可以对高优先级中断在处理程序中始终打开,例如,当片上系统应用在一种实时操作系统(Real-Time Operating System,RTOS)时,为了要保持系统处理的实时性,如实时处理安全性相关的程序,或是需要立即回应的程序,如此,有些高优先级中断需要一直是打开的状态。
进一步,大多数的实时操作系统是用关中断的方法来实现临界区,所谓临界区,就是指那些有可能被中断和内核(内部线程)同时访问的代码区域。举例来说,当有用户通过片上系统访问临界区数据,形成一个线程正在中央处理器上执行某个临界区代码,由于数据无法同时被多个子系统的线程(thread)要求访问,如果可以,各个正在执行的线程所取得的数据会有不一致或是错误的问题,因此,一般是通过关中断的方式防止其他线程访问这个临界区。不过缺点是,关中断的方法将会关掉低优先级中断,同时也将高优先级中断遮蔽(masked)了。如此,一旦发生了高优先级中断反而得不到实时处理,所以在实时性上会有所损失。
因此,根据本发明所提出的处理中断优先级的电路系统的实施例,以遮蔽(mask)低优先级中断的方法来实现临界区的处理(关中断),使得实时操作系统不会影响原先的处理流程,还能有效地提高实时操作系统的实时性。
片上系统(SoC)包括一处理器以及一或多个子系统,处理器用以执行中断优先级处理方法。其中,中央处理器内部中断控制器或是系统外部中断控制器会负责处理各子系统(如片上系统上的模块)触发的中断信号,每个子系统皆可经由中断控制器向中央处理机发出请求使用,中央处理器依优先级给予适当安排提供服务。当其中之一子系统触发中断时,中断控制器会负责和其他子系统沟通,并将相对应的中断信号和中断需求信号发给中央处理器,当中断控制器接收到中断信号时,会转发给中央处理器,中断控制器也将执行相关中断处理程序。
举例来说,在一个片上系统中,中央处理器支持16个中断数目,其中0至7为低优先级中断,优先级一致,且只能被高优先级中断打断;16个中断内,8至15为高优先级中断,优先级一致。
在本实施例中,设定一系统处理中断程序的规则,包括将关中断(disableinterrupt)方法修改为遮蔽(mask)低优先级中断,所有开中断(enable interrupt)方法修改为去遮蔽(unmask)低优先级中断;而高优先级中断则设定恒开。其中,低优先级中断处理函数允许访问临界区,高优先级中断在恒开的状态下能处理任何实时任务,但禁止其处理函数访问临界区。并且,高优先级中断可以通过和低优先级中断通信的方法完成消息的传递,如设置中断旗标(flag),进而在低优先级中断返回时唤醒任务,让任务继续完成高优先级中断剩下的工作。
根据以上规则,本发明提出的中断优先级处理方法一实施例的流程如
图2所示。在开始方法前,系统执行一前置操作,为将高优先级中断设为一直开的中断(恒开),目的是能够处理实时的任务,但高优先级中断的处理函数禁止访问临界区;另有低优先级中断处理函数设为允许访问临界区。
流程一开始,在步骤S201中,片上系统内的中央处理器在处理一工作,工作为一无须中断处理的普通任务,如通过中央处理器中某一线程执行的任务A(可参考图3),但也可能是处理低优先级中断的一般任务。此时,如步骤S203,有高优先级中断发生,片上系统中的中央处理器或其中的中断控制器接收到此高优先级中断请求,若高优先级中断的工作为访问一临界区,通常处理较一般更为紧急的事件,但由于高优先级中断被设定禁止访问临界区,中央处理器接获此中断请求后,如步骤S205,与低优先级中断通信(传递信息给低优先级中断),例如设置一个旗标状态(flag)或一位元状态(0或1),藉以设置(去遮蔽)低优先级中断以访问并处理前述高优先级中断所要访问的临界区的数据。
由于低优先级中断设定为允许访问临界区,临界区中的数据也可被一般任务访问,当处理器通过中断旗标通知,片上系统内线程即去遮蔽低优先级中断,如步骤S207,让低优先级中断的处理函数允许访问临界区。
接着,当返回低优先级中断后,即遮蔽低优先级中断,如步骤S209,处理器判断是否唤醒高优先级中断未处理完的工作,若判断无须继续未完成工作,则如步骤S211,终止程序,系统可以回到原本工作(如图3所示的任务A);反之,若有高优先级中断未处理完的工作,如步骤S213,则唤醒一任务(如图3所示的任务B),由处理器继续处理高优先级中断未处理完的工作。
以下以图示方式表示本发明所揭示的中断优先级处理流程的实施例。
[实施例一]
图3所示范例系在系统处理一普通任务的时候发生了高优先级中断所执行的中断优先级处理流程。
当系统处理器在执行一般任务时,如任务A(步骤S301),接着发生一高优先级中断,这类中断往往是处理较为实时或紧急的任务,系统实时处理高优先级中断(步骤S303)。
例如,高优先级中断的工作为访问一临界区,但是系统的规则设计是让高优先级中断为恒开,却禁止其处理函数访问临界区,因此,处理器接着通过旗标等方式设置低优先级中断(步骤S305),让系统能处理低优先级中断,例如,让低优先级中断访问并处理高优先级中断所要访问的临界区数据(步骤S307),当由低优先级中断完成访问临界区数据时,并接着检查是否唤醒之前高优先级中断并未完成的任务(任务B)(步骤S309),如果有未完成任务,在低优先级中断返回时唤醒任务B,系统即委派任务B继续完成工作(步骤S311)。
[实施例二]
图4所示范例显示片上系统中的处理器在处理低优先级中断的时候发生了高优先级中断的中断优先级处理流程。
当处理器正在处理低优先级中断的任务时(步骤S401),接收到高优先级中断的信号,即接手处理高优先级中断(步骤S403),之后,处理高优先级中断时,同时通过和低优先级中断通信的方法完成消息的传递(步骤S405),而继续处理低优先级中断的任务(步骤S407),接着检查之前高优先级中断的任务是否完成而判断是否唤醒任务B(步骤S409),如果尚有高优先级中断工作未完成,系统即委派任务B(步骤S411),让任务B继续完成高优先级中断剩下的工作。
根据以上实施例,本发明所揭示的中断优先级处理方法通过重新设置关中断的方法和修改高优先级中断的处理机制,让高优先级中断不能被关闭恒开,以处理实时任务,而通过遮蔽低优先级中断处理一般任务,能继续使用关中断的机制,一方面可以满足原来临界区的处理要求,另一方面也可以有效地提高系统处理的实时性。
综上所述,说明书所披露的中断优先级处理方法以及相关电路系统适用具有优先级中断机制的片上系统(SoC),而用于改进操作系统中中断处理程序,这种高性能中断处理方法可以让高优先级中断在任何情况下都可以立即得到回应,并永远可以被优先处理,也达到实时处理紧急或最重要任务的目的。
惟以上所述仅为本发明的优选可行实施例,非因此即局限本发明的专利范围,故举凡运用本发明说明书及图示内容所示的等效结构变化,均同理包含于本发明的范围内,合予陈明。
符号说明
中央处理器110中断控制器115
存储器111传感器112
总线10子系统101~105
步骤S201~S213中断优先级处理流程
步骤S301~S311中断优先级处理流程范例一
步骤S401~S411中断优先级处理流程范例二。

Claims (9)

1.一种电路系统,包括:
一处理器以及一或多个子系统,该处理器用以执行一中断优先级处理方法,包括设置一高优先级中断为恒开,以处理任何实时任务,
其中,该处理器执行的该中断优先级处理方法还包括:
当该处理器执行一工作时,接收该高优先级中断,该高优先级中断的工作为访问一临界区;
设置一低优先级中断,以访问并处理该高优先级中断所要访问的该临界区的数据;
当返回该低优先级中断后,该处理器判断是否唤醒该高优先级中断未处理完的工作;以及
由该处理器继续处理该高优先级中断未处理完的工作。
2.如权利要求1所述的电路系统,其中该电路系统为一片上系统。
3.如权利要求1所述的电路系统,其中该一或多个子系统向该处理器发出该高优先级中断或该低优先级中断。
4.如权利要求1所述的电路系统,其中该电路系统运行于一电脑系统,该中断优先级处理方法运行于一实时操作系统中。
5.如权利要求1所述的电路系统,其中该处理器原本执行的该工作为一无须中断处理的任务。
6.如权利要求1所述的电路系统,其中该处理器原本执行的该工作为该低优先级中断的任务。
7.如权利要求1所述的电路系统,其中包括一前置操作,为将该高优先级中断设为一直开的中断,但该高优先级中断的处理函数禁止访问该临界区。
8.如权利要求7所述的电路系统,其中该低优先级中断的处理函数设为允许访问该临界区。
9.如权利要求8所述的电路系统,其中设置该低优先级中断的步骤是设置一旗标状态或一位元状态,用以通知该低优先级中断。
CN201810802685.XA 2018-07-20 2018-07-20 处理中断优先级的电路系统 Active CN110737616B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810802685.XA CN110737616B (zh) 2018-07-20 2018-07-20 处理中断优先级的电路系统
TW107126110A TWI676935B (zh) 2018-07-20 2018-07-27 處理中斷優先級的電路系統
US16/515,689 US20200026671A1 (en) 2018-07-20 2019-07-18 Circuitry system and method for processing interrupt priority

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810802685.XA CN110737616B (zh) 2018-07-20 2018-07-20 处理中断优先级的电路系统

Publications (2)

Publication Number Publication Date
CN110737616A CN110737616A (zh) 2020-01-31
CN110737616B true CN110737616B (zh) 2021-03-16

Family

ID=69161790

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810802685.XA Active CN110737616B (zh) 2018-07-20 2018-07-20 处理中断优先级的电路系统

Country Status (3)

Country Link
US (1) US20200026671A1 (zh)
CN (1) CN110737616B (zh)
TW (1) TWI676935B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112559403B (zh) * 2019-09-25 2024-05-03 阿里巴巴集团控股有限公司 一种处理器及其中的中断控制器
CN113934516A (zh) * 2020-06-29 2022-01-14 华为技术有限公司 一种锁管理方法、装置及设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828563A (zh) * 2005-03-01 2006-09-06 精工爱普生株式会社 处理器及信息处理方法
CN101482833A (zh) * 2009-02-18 2009-07-15 杭州华三通信技术有限公司 涉及临界资源的中断处理方法和装置及实时操作系统
CN101673221A (zh) * 2009-10-22 2010-03-17 同济大学 一种嵌入式片上多处理器的中断处理方法
CN102099797A (zh) * 2008-04-03 2011-06-15 松下电器产业株式会社 多处理器系统以及多处理器系统的中断控制方法
CN102169449A (zh) * 2010-02-25 2011-08-31 三星电子株式会社 具有中断代理功能的片上系统及其中断处理方法
CN103699437A (zh) * 2013-12-20 2014-04-02 华为技术有限公司 一种资源调度方法及设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5202991A (en) * 1988-04-14 1993-04-13 Digital Equipment Corporation Reducing the effect processor blocking
US6779065B2 (en) * 2001-08-31 2004-08-17 Intel Corporation Mechanism for interrupt handling in computer systems that support concurrent execution of multiple threads
GB0407384D0 (en) * 2004-03-31 2004-05-05 Ignios Ltd Resource management in a multicore processor
US9459890B2 (en) * 2008-07-10 2016-10-04 Mentor Graphics Corporation Controlling real time during embedded system development
CN103294544B (zh) * 2012-02-27 2016-08-17 展讯通信(上海)有限公司 嵌入式系统及其中断处理方法与装置
US9841993B2 (en) * 2013-12-27 2017-12-12 Hitachi, Ltd. Realtime hypervisor with priority interrupt support
US10102031B2 (en) * 2015-05-29 2018-10-16 Qualcomm Incorporated Bandwidth/resource management for multithreaded processors
US10031771B2 (en) * 2015-06-15 2018-07-24 Nxp Usa, Inc. Multiple processor core interrupt priority levels
US20170286333A1 (en) * 2016-03-30 2017-10-05 Intel Corporation Arbiter Based Serialization of Processor System Management Interrupt Events

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1828563A (zh) * 2005-03-01 2006-09-06 精工爱普生株式会社 处理器及信息处理方法
CN102099797A (zh) * 2008-04-03 2011-06-15 松下电器产业株式会社 多处理器系统以及多处理器系统的中断控制方法
CN101482833A (zh) * 2009-02-18 2009-07-15 杭州华三通信技术有限公司 涉及临界资源的中断处理方法和装置及实时操作系统
CN101673221A (zh) * 2009-10-22 2010-03-17 同济大学 一种嵌入式片上多处理器的中断处理方法
CN102169449A (zh) * 2010-02-25 2011-08-31 三星电子株式会社 具有中断代理功能的片上系统及其中断处理方法
CN103699437A (zh) * 2013-12-20 2014-04-02 华为技术有限公司 一种资源调度方法及设备

Also Published As

Publication number Publication date
TWI676935B (zh) 2019-11-11
US20200026671A1 (en) 2020-01-23
TW202008159A (zh) 2020-02-16
CN110737616A (zh) 2020-01-31

Similar Documents

Publication Publication Date Title
US8713563B2 (en) Data processor with virtual machine management
US7287135B2 (en) Adapting RCU for real-time operating system usage
RU2417413C2 (ru) Способ доставки прерываний в драйверы пользовательского режима
US20140223052A1 (en) System and method for slave-based memory protection
EP1977363B1 (en) Protection system and method of operation therein
US6633940B1 (en) Method and apparatus for processing interrupts in a computing system
KR100869298B1 (ko) 시스템 컨트롤러, 동일 어드레스 리퀘스트 큐잉 방지 방법및 정보 처리 장치
KR20170031697A (ko) 이종 공유된 가상 메모리에서 온-디맨드 공유가능성 변환
JPH04246740A (ja) マイクロコンピュータ
WO2014188160A1 (en) A method and apparatus for interrupt handling
US7398378B2 (en) Allocating lower priority interrupt for processing to slave processor via master processor currently processing higher priority interrupt through special interrupt among processors
US8135894B1 (en) Methods and systems for reducing interrupt latency by using a dedicated bit
US20020099893A1 (en) System and method for the handling of system management interrupts in a multiprocessor computer system
CN110737616B (zh) 处理中断优先级的电路系统
CN117234729A (zh) 动态内存保护方法、装置、计算机设备及存储介质
CN109933549B (zh) 一种适用于risc-v处理器的中断控制器
CN110858164B (zh) 进程间通信方法、装置及计算机可读介质
US7523229B2 (en) Memory protection during direct memory access
JPH11338833A (ja) マルチプロセッサ型コントローラ及びスケーラブルコントローラシステム
JP2014074995A (ja) 情報処理装置
JP7112058B2 (ja) リアルタイム処理装置及びその作製方法
JP6066807B2 (ja) 計算機システム、計算機システムの割込み処理プログラム及び計算機システムの割込み処理方法
CN118140215A (zh) 一种内存控制器和带内存控制器的数据处理系统
CN117272412B (zh) 中断控制寄存器保护方法、装置、计算机设备及存储介质
CN103210377A (zh) 信息处理系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant