[go: up one dir, main page]

CN110707056B - 封装组件及其制造方法、以及降压型变换器的封装组件 - Google Patents

封装组件及其制造方法、以及降压型变换器的封装组件 Download PDF

Info

Publication number
CN110707056B
CN110707056B CN201910927320.4A CN201910927320A CN110707056B CN 110707056 B CN110707056 B CN 110707056B CN 201910927320 A CN201910927320 A CN 201910927320A CN 110707056 B CN110707056 B CN 110707056B
Authority
CN
China
Prior art keywords
heat dissipation
package assembly
package
wafer
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910927320.4A
Other languages
English (en)
Other versions
CN110707056A (zh
Inventor
代克
危建
颜佳佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei silijie Semiconductor Technology Co.,Ltd.
Original Assignee
Nanjing Sili Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Sili Microelectronics Technology Co ltd filed Critical Nanjing Sili Microelectronics Technology Co ltd
Priority to CN201910927320.4A priority Critical patent/CN110707056B/zh
Publication of CN110707056A publication Critical patent/CN110707056A/zh
Priority to US17/025,106 priority patent/US11302595B2/en
Application granted granted Critical
Publication of CN110707056B publication Critical patent/CN110707056B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
    • H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
    • H02M3/10—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1582—Buck-boost converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供了一种封装组件及其制造方法，以及一种降压变换器的封装组件，所述封装组件包括：引线框架；安装于所述引线框架上的晶片，所述晶片的第一表面朝向所述引线框架；电子元件，位于所述晶片第二表面的上方，所述电子元件的通过导电柱连接至所述引线框架，所述晶片的第一表面与第二表面相对；散热结构，位于所述晶片与所述电子元件之间，以用于所述电子元件的散热。通过在电子元件的下方设置所述散热结构，以将所述电子元件的热量导出至外引脚，有效地降低了封装组件的热阻和电子元件的温度。

Description

封装组件及其制造方法、以及降压型变换器的封装组件
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种封装组件及其制造方法、以及一种降压型变换器的封装组件。
背景技术
电源模块通常要满足无风条件下工作，绝大多数热量需要通过模块引脚从与其连接的PCB板导出。封装集成的电源模块通常将电感置于晶片晶圆(DIE)上方，导致电感离热沉更远，更不易散热，从而经常导致电源的热点不在晶片上而在电感上。而普通电感的使用温度(125℃)通常会低于晶圆(150℃)，因此进一步限制了电源模块可以处理的功率。
在目前的电源模块中，电感主要是通过电感的两个电极引脚导出，而与电感本体直接接触的均是热导率很低的环氧包封材料。如图1所示。电感11位于晶片12的上方，电感11和晶片12之间的空隙由封装体13填充，因此与电感本体直接接触的是封装体13。然而电感的损耗并非单纯的由线圈112产生，磁芯111也会产生大量损耗。电感本体的热量仅通过两个电极传导(根据电路拓扑不同，在最常用的Buck(降压型变换器)拓扑中有一个电极并不直接连到电源模块出线脚，而是连接到发热的晶圆上)，这对电感本身的散热来讲是很不利的。
发明内容
有鉴于此，本发明的目的在于提供一种封装组件及其制造方法，在电子元件和晶片之间设置有散热结构，从而解决电子元件本身的散热问题。
根据本发明的一方面，提供一种封装组件，包括：引线框架；晶片，安装于所述引线框架上，所述晶片的第一表面朝向所述引线框架；电子元件，位于所述晶片第二表面的上方，所述电子元件通过导电柱连接至所述引线框架，所述晶片的第一表面与第二表面相对；散热结构，位于所述晶片与所述电子元件之间，以用于所述电子元件的散热，并且，所述散热结构将所述电子元件和所述晶片物理隔离，以隔离所述电子元件对所述晶片的电子干扰。
优选地，所述散热结构的至少部分裸露于所述封装组件外，以将所述电子元件的热量引出。
优选地，所述散热结构包括位于所述晶片第二表面上方的第一部分，以及与所述第一部分相连并向所述封装组件外延伸的第二部分。
优选地，其中，所述散热结构的第二部分与所述引线框架相接触。
优选地，所述封装组件还包括电子元件的焊盘结构，所述焊盘结构包括金属层和位于所述金属层上的焊接层，所述焊盘结构与所述导电柱连接以实现所述电子元件与所述引线框架之间的电连接。
优选地，设置所述散热结构的第一部分的形状，使之与所述焊盘结构相互隔离，并增加所述散热结构的水平面积。
优选地，所述散热结构的第一部分设置为位于所述焊盘结构的外围。
优选地，所述散热结构的第一部分具有一致的厚度。
优选地，设置所述散热结构的第一部分的厚度，使得所述散热结构的第一部分的中间部分所处的平面高于两侧与所述焊盘结构相邻的部分所处的平面，以防所述焊接层与所述散热结构焊接在一起。
优选地，所述封装组件还包括一封装体，用于包封所述晶片，所述电子元件和所述散热结构。
优选地，所述散热结构的第一部分与所述电子元件的下表面相接触。
优选地，所述散热结构的第一部分的中间部分与所述电子元件的下表面接触。
优选地，所述封装组件包括用于包封所述晶片和所述散热结构的第一封装体和用于包封所述电子元件的第二封装体。
优选地，所述封装组件包括用于包封所述晶片和所述散热结构的第一封装体，所述电子元件裸露在外。
优选地，所述散热结构的第一部分与所述电子元件不接触。
优选地，所述散热结构的第一部分的中间部分与所述金属层位于同一平面。
优选地，所述散热结构与地电位引脚连接，以增加电子元件的散热。
优选地，其中，所述电子元件为磁性元件，电阻或电容之一。
优选地，所述晶片的第二表面包括一层绝缘膜，以将所述散热结构和所述焊盘结构与所述晶片绝缘。
优选地，所述散热结构为铜材料。
根据本发明的第二方面，提供一种降压型变换器的封装组件，包括引线框架；集成功率器件和控制电路的晶片，安装于所述引线框架上，所述晶片的第一表面朝向所述引线框架；电感，位于所述晶片第二表面的上方，所述电感通过导电柱连接至所述引线框架，所述晶片的第一表面与第二表面相对；散热结构，位于所述晶片与所述电感之间，以用于所述电感的散热，并且，所述散热结构将所述降压型变换器的开关节点包围，以屏蔽所述开关节点处的电压跳变时引起的辐射；同时，设置所述散热结构与所述晶片和所述电感的相对位置，以避免所述电感的漏磁通干扰所述晶片。
优选地，所述散热结构连接至所述降压型变换器的输出电压引脚。
优选地，所述散热结构至少包括相互分离第一结构和第二结构，所述第一结构连接至所述降压型变换器的输出电压引脚，所述第二结构连接至所述降压型变换器的地电位引脚。
优选地，所述散热结构的所述第一结构与连接至所述降压型变换器输出电压引脚的电感焊盘结构的金属层共形，以增加电感的散热，其中所述电感焊盘结构包括金属层和位于所述金属层上的焊接层。
优选地，所述封装组件还包括一封装体，用于包封所述晶片，所述集成功率器件，所述电感和所述散热结构。
优选地，所述散热结构与所述电感的下表面相接触。
优选地，所述封装组件包括用于包封所述晶片，所述集成功率器件和所述散热结构的第一封装体和用于包封所述电感的第二封装体。
优选地，所述封装组件包括用于包封所述晶片，所述集成功率器件和所述散热结构的第一封装体，所述电感裸露在外。
优选地，所述散热结构与所述电感的下表面不接触。
优选地，所述晶片的第二表面包括一层绝缘膜，以将所述散热结构和所述电感的焊盘结构与所述晶片绝缘。
优选地，所述散热结构为铜材料。
根据本发明的第三方面，提供一种制造封装组件的方法，包括：提供一引线框架；在所述引线框架上安装晶片，所述晶片的第一表面朝向所述引线框架；在所述晶片第二表面的上方安装电子元件，所述晶片的第一表面和第二表面相对，在所述电子元件和所述晶片之间形成散热结构，以用于所述电子元件的散热，并且，所述散热结构将所述电子元件和所述晶片物理隔离，以隔离所述电子元件对所述晶片的电子干扰。
优选地，在安装所述电子元件之前，还包括形成所述电子元件的焊盘结构，所述焊盘结构包括金属层和位于所述金属层上的焊接层，所述金属层与所述晶片的第二表面相邻。
优选地，在形成所述金属层时，形成所述散热结构的第一部分，所述散热结构的第一部分与所述晶片的第二表面相邻。
优选地，还包括形成与所述焊盘结构连接的导电柱，所述电子元件通过所述焊盘结构和所述导电柱以实现与所述引线框架的电连接。
优选地，在形成所述导电柱的时，形成所述散热结构的第二部分，所述散热结构第二部分的一端连接所述散热结构的第一部分，另一端与所述引线框架接触。
优选地，还包括形成位于所述晶片第二表面的绝缘膜，以将所述散热结构和所述焊盘结构与所述晶片绝缘。
优选地，还包括形成一封装体，所述封装体包封所述晶片，所述散热结构以及所述电子元件。
优选地，所述散热结构与所述电子元件的下表面相接触。
优选地，还包括形成第一封装体，所述第一封装体用于包封所述晶片和所述散热结构。
优选地，还包括形成第二封装体，所述第二封装体用于包封所述电子元件。
优选地，所述散热结构与所述电子元件的下表面不接触。
优选地，所述散热结构由RDL工艺形成。
优选地，所述电子元件为磁性元件，电阻或电容之一。
根据本发明提供的封装组件及其制造方法，通过在所述电子元件下方设置散热结构，以用于为所述电子元件散热，可以将电子元件的热量直接导出至封装组件的外引脚，从而能够降低所述封装组件的热阻和电子元件的温度，并且，所述散热结构将所述电子元件和所述晶片物理隔离，以隔离所述电子元件对所述晶片的电子干扰。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出根据现有技术晶片封装组件的截面图；
图2示出根据本发明第一实施例的封装组件的立体图；
图3示出根据本发明第一实施例的封装组件的截面图；
图4示出根据本发明第二实施例的封装组件的部分立体图；
图5示出根据本发明第二实施例的封装组件的截面图；
图6示出根据本发明第三实施例的封装组件的部分立体图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
在本申请中，术语“冲丝”是指在引线框上固定晶片以及进行引线键合之后，在注入封装料的过程中，彼此相邻的引线由于封装料的冲击而彼此接触导致短路的现象。
在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明提供了一种封装组件，所述封装组件包括引线框架；安装于所述引线框架上的晶片，所述晶片的第一表面朝向所述引线框架；电子元件，位于所述晶片第二表面的上方，所述电子元件通过导电柱连接至所述引线框架，所述晶片的第一表面与第二表面相对；散热结构，位于所述晶片与所述电子元件之间，以用于所述电子元件的散热，并且，所述散热结构将所述电子元件和所述晶片物理隔离，以隔离所述电子元件对所述晶片的电子干扰。其中，所述散热结构的至少部分裸露于所述封装组件外，以将所述电子元件的热量引出。具体地，所述散热结构包括位于所述晶片第二表面上方的第一部分，以及与所述第一部分相连并向所述封装组件外延伸的第二部分。
图2和图3为本发明提供的第一实施例的封装组件的立体图和截面图。具体地，如图2和图3所示，所述封装组件包括电子元件21，晶片22，散热结构23和引线框架24，其中，所述晶片22安装在所述引线框架24上，所述晶片22的有源面221朝向所述引线框架24；所述电子元件21位于所述晶片22的上方，所述电子元件21通过导电柱25连接至所述引线框架24；在所述电子元件21和所述晶片22的之间设置有所述散热结构23，以用于所述电子元件21的散热。具体地，所述散热结构23包括位于所述晶片上的第一部分231，以及与所述第一部分相连并延伸至所述引线框架的第二部分232，所述散热结构的第二部分与引线框架接触的表面被封装体裸露，以将电子元件的热量直接导向封装组件的出线脚。在本实施例中，所述散热结构的第一部分231呈H型形状，所述散热结构的第一部分具有一致的厚度，所述散热结构的第二部分232沿所述晶片22和所述电子元件21的堆叠方向延伸至所述引线框架。当然，在其他实施例中，所述散热结构的具体结构并不限于此，只要能实现将所述电子元件的热量导出即可。
进一步地，所述封装组件还包括与所述电子元件电极连接的焊盘结构26，所述焊盘结构包括位于所述晶片背面的金属层262和位于所述金属层262上的焊接层261，所述晶片的有源面与背面相对，所述电子元件21通过所述焊盘结构26和导电柱25与所述引线框架24实现电连接。在本实施例中，所述电子元件为电磁元件，例如为电感或变压器。所述电子元件21包括线圈211和磁芯212，由于所述焊料层261的厚度很薄，所述散热结构基本与所述磁芯212接触，以将所述电子元件21上的热量导出。进一步地，设置所述散热结构的第一部分的形状，使得所述散热结构的第一部分尽可能的铺满所述芯片背面空余的位置(本实施例中除金属层外的位置)，在本实施例中，即使所述散热结构23的第一部分231位于所述焊盘结构26的外围，所述散热结构与所述金属层262相互隔离。在所述晶片的背面还包括一层绝缘膜29，例如可以是绝缘胶，以防止电子元件的电极直接接触晶片的背面，同时将所述散热结构和所述金属层与所述晶片绝缘。另外，所述晶片22也通过多个导电柱25与引线框架24电连接。在图3中，所述封装组件还包括第一封装体27和第二封装体28，所述第一封装体27用于囊封所述散热结构23，所述晶片22，以及所述导电柱25，以裸露出所述导电柱25的下表面和所述散热结构23第二部分的下表面，作为与外部电路电连接的外引脚。另外，因为焊接层位于第一封装体上，因此所述电子元件和所述散热结构无法直接接触；所述第二封装体28主要用于包封所述电子元件21。而在其他实施例中，所述第二封装体28也可以省略不要，将所述电子元件裸露，或者也可以只包括一个封装体，用于囊封所述电子元件21，所述散热结构23，所述晶片22，以及所述导电柱25，此时，所述电子元件可以设置为与所述散热结构直接接触。
在本实施例中，所述晶片22是通过正装的方式安装在所述引线框架上，在其他实施例中，所述晶片22也可以是通过倒装的方式安装在所述引线框架上，则所述晶片22的有源面朝向所述电子元件21，所述晶片的背面朝向所述引线框架，所述晶片22的有源面与背面相对，所述晶片的安装方式和与引线框架的连接方式在此不作任何限定。另外，本实施例中的电子元件的焊盘结构26位于所述晶片22上，若所述晶片22的面积较小时，所述焊盘结构26可以与所述晶片不接触，而是位于所述晶片的侧边。
本申请中的所述散热结构可以由RDL工艺形成，例如溅射或电镀的工艺形成，也可以通过其他工艺方式实现。所述散热结构的材料优选为铜，当然也可以为其他金属材料。所述散热结构可以连接至地电位引脚，以增加电子元件的散热，也可以根据电路功能需要与某一个电子元件引脚相连，亦也可以悬浮。
值得注意的是，所述电子元件还可选择其他元件，例如电阻，电容等。所述电子元件与晶片，与引线框架之间的连接方式，所述晶片与所述引线框架的连接方式，以及所述引线框架的结构在此都不作任何的限定，只要能实现封装组件中晶片与电子元件之间的叠层即可。
本发明提供的封装组件可以是降压型变换器(buck电路)的封装组件，或升压型变换器(boost电路)的封装组件，或升压-降压型变换器(buck-boost电路)的封装组件。例如，当所述封装组件为降压型变换器的封装组件时，所述电子元件为电感，所述电子元件的一个焊盘结构与输出电压引脚连接，所述电子元件的另一个焊盘结构与开关节点连接，所述散热结构可以和与输出电压引脚连接的焊盘结构的金属层一起形成共形体，即所述散热结构与输出电压引脚连接，由于一般在PCB版图中会铺设很大的输出电压引脚，则所述散热结构与输出电压引脚连接可以更有利于电子元件的散热。
本发明提供的位于电子元件下方的散热结构，用于为所述电子元件散热，可以将电子元件的热量直接导出至封装组件的外引脚，从而能够降低所述封装组件的热阻和电子元件的温度。另外，由于所述散热结构将所述电子元件的焊盘结构包围起来，因此在某些拓扑如buck电路或boost电路中，开关节点处也被所述散热结构包围，所述散热结构能够起到屏蔽开关节点的电压跳变时的辐射的作用。另外，所述散热结构将所述电子元件和所述晶片物理隔离，以隔离所述电子元件对所述晶片的电子干扰，当所述电子元件为磁性元件时，由于所述磁性元件与所述晶片之间存在所述散热结构，避免了由磁性元件漏磁通垂直穿过所述晶片而产生霍尔效应对晶片的工作产生影响。
图4和图5分别为本发明提供的第二实施例的封装组件的部分立体图和截面图。在本实施例中，为了更清楚的显示所述散热结构的具体结构，所述立体图省略了所述封装组件中的电子元件和封装体。具体地，本实施例中的散热结构的第一部分包括中间部分331和两侧部分332，所述中间部分331呈矩形形状，所述两侧部分分别呈U型形状，所述两侧部分为与焊盘结构36相邻的部分。其中，所述中间部分331所处的平面高于所述两侧部分332所处的平面。具体地，在本实施例中，所述散热结构的第一部分的中间部分331与金属层362处于同一平面，所述散热结构的第一部分的两侧部分332低于所述金属层362。若所述电子元件，所述散热结构以及所述晶片被包封在同一封装体内，所述散热结构的第一部分的中间部分331可以设置的与所述电子元件接触。
另外，本实施例中的封装组件结构与第一实施例中的封装组件结构的其他部分基本相同，在此不再赘述。
本实施例中通过设置所述散热结构的第一部分的厚度，使得所述散热结构的第一部分的中间部分所处的平面高于与两侧部分与金属层相邻的散热结构所处的平面，即与焊盘结构36相邻两侧的散热结构所处的平面低于金属层362，以防止在表面贴装工艺中，焊料层361溢出来将金属层与散热结构焊在一起。
图6为本发明提供的第三实施例的封装组件的部分立体图。本实施例中的封装组件与第二实施例中的封装组件除了散热结构部分不同，其他基本相同，在此不再赘述。本实施例以降压型变换器的封装组件为例进行说明，所述降压型变换器的封装组件包括引线框架；集成功率器件和控制电路的晶片，安装于所述引线框架上，所述晶片的第一表面朝向所述引线框架；电感，位于所述晶片第二表面的上方，所述电感通过导电柱连接至所述引线框架，所述晶片的第一表面与第二表面相对；散热结构，位于所述晶片与所述电感之间，以用于所述电感的散热，并且，所述散热结构将所述降压型变换器的开关节点包围，以屏蔽所述开关节点处的电压跳变时引起的辐射；同时，设置所述散热结构与所述晶片和所述电感的相对位置，以避免所述电感的漏磁通干扰所述晶片。其中，图6中省略了电子元件和封装体的部分，具体电子元件的结构和连接方式与图2相同，在此不再赘述。
具体地，本实施例中提供的散热结构包括相互分离的第一结构610和第二结构611，电感焊盘结构620连接至开关节点LX，另一电感焊盘结构621连接至输出电压VOUT，如图6所示，当需所述散热结构的第二结构611与输出电压VOUT电连接时，所述散热结构的第二结构611可以与电感焊盘结构621的金属层一体形成，形成共形体，而位于其上面凸出来的部分为电感焊盘结构621的焊接层。在本实施例中，所述散热结构的第一结构610接地电位引脚，其结构与第二实施例中的结构相同，即所述散热结构的第一结构610可以连接至引线框架，所述引线框架再与地电位引脚连接。由于在PCB版图中的地电位引脚和输出电压电位引脚通常会铺设很大的面积，因此散热结构与地电位引脚或者输出电压电位引脚连接，可以实现更好的散热。当然，散热结构也并不限于与地电位引脚和输出电压电位引脚相连，在其他的实施例中，所述散热结构可以被分解为相互分离的更多部分，根据电路的需求与其它功能引脚相连接，也可以悬浮不连接任何引脚。
本发明还提供了一种制造封装组件的方法，所述方法包括：形成引线框架；在所述引线框架上安装晶片，所述晶片的第一表面朝向所述引线框架；在所述晶片的第二表面上方安装电子元件，所述晶片的第一表面和第二表面相对；在所述电子元件和所述晶片之间形成散热结构，以用于所述电子元件的散热，所述散热结构将所述电子元件和所述晶片物理隔离，以隔离所述电子元件对所述晶片的电子干扰。
具体地，所述引线框架可以由RDL工艺形成，也可通过冲压的方式形成，在此不作限定，本领域的技术人员可以采用其他任何工艺形成所述引线框架，以实现晶片和电子元件与外部电路的电连接。
在所述引线框架上安装所述晶片时，将所述晶片有源面的电极通过导电柱连接至所述引线框架，在所述导电柱和所述晶片的电极之间可以通过焊接层来连接。当然，安装所述晶片的方法也并不限于此，本领域的技术人员可以采用其他方法进行安装，例如采用倒装方式安装晶片。
所述散热结构可以通过RDL工艺形成，例如溅射或者电镀工艺，当然，也可通过其他工艺形成。所述散热结构包括位于所述晶片上的第一部分，以及与所述第一部分相连并延伸至所述引线框架的第二部分。
在安装所述电子元件之前，所述方法还包括形成所述电子元件的焊盘结构，所述焊盘结构包括金属层和位于所述金属层上的焊接层，所述金属层与所述晶片的第二表面相邻。其中，所述散热结构环绕电子元件的焊盘结构，即所述散热结构位于所述电子元件焊盘结构的外围。具体地，所述方法包括在形成所述金属层时，同时形成所述散热层，即所述散热结构的第一部分，所述散热结构的第一部分与所述晶片的第二表面相邻。
所述方法还包括形成与所述金属层连接的导电柱，其中，所述电子元件通过所述焊盘结构和所述导电柱连接至所述引线框架；在形成所述导电柱时，同时形成所述散热结构的第二部分，其中，所述散热结构的第二部分一端连接所述散热结构的第一部分，一端与所述引线框架接触。
所述方法还包括在所述晶片的第二表面上形成绝缘膜，以将所述散热结构和所述金属层与所述晶片绝缘。
所述方法还包括形成一封装体，所述封装体包封所述晶片，所述散热结构以及所述电子元件。其中，所述散热结构与所述电子元件的下表面相接触。
所述方法还包括形成第一封装体，所述第一封装体用于包封所述晶片和所述散热结构。所述方法还包括形成第二封装体，所述第二封装体用于包封所述电子元件。其中，所述散热结构与所述电子元件的下表面不接触。
其中，所述电子元件为磁性元件，电阻或电容之一。
下面以晶片为倒装安装的方式为例，将具体描述一实施例中的所述封装组件的制造方法，所述方法包括：
提供一基板，在所述基板上同时形成金属层和散热结构的第一部分，以及同时形成相应的导电柱部分(与电子元件连接的导电柱)和所述散热结构的第二部分；
在所述晶片的有源面的电极上形成导电柱；
将所述晶片以背面朝向所述基板的方向粘贴在所述基板相应地位置上，即粘贴在散热结构的第一部分和部分金属层上，其中，所述晶片的背面包括绝缘膜，以防止金属层和散热结构与所述晶片直接接触；
形成包封所述晶片和所述散热结构的第一封装体，所述第一塑封体的第一表面与所述基板接触，在所述第一封装体的第二表面形成引脚，即引线框架部分，所述第一封装体的第一表面和第二表面相对；
去除所述基板；
将所述第一封装体翻转，在所述第一封装体的第一表面裸露所述金属层的表面，在所述金属层上形成焊接层，以在所述焊接层上焊接所述电子元件；
形成包封所述电子元件的第二包封体。
本实施例所提供的方法只是一种实现所述封装组件的制造方法，但并不限于此方法，本领域的技术人员在此基础上作相应的修改或替换都属于本申请的保护范围。
应当说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (47)

1.一种封装组件，包括：
晶片，与所述封装组件的外引脚电连接，
电子元件，位于所述晶片的上方，与所述晶片之间电连接，所述电子元件通过导电柱连接至所述封装组件的外引脚；
散热结构，位于所述晶片与所述电子元件之间，以用于所述电子元件的散热，并且，所述散热结构将所述电子元件和所述晶片物理隔离，以隔离所述电子元件对所述晶片的电子干扰，
其中，所述封装组件还包括电子元件的焊盘结构，所述焊盘结构与所述导电柱连接以实现所述电子元件与所述封装的外引脚之间的电连接。
2.根据权利要求1所述的封装组件，其中，所述散热结构的至少部分裸露于所述封装组件外，以将所述电子元件的热量引出。
3.根据权利要求1所述的封装组件，其中，所述散热结构包括位于所述晶片上方的第一部分，以及与所述第一部分相连并向所述封装组件外延伸的第二部分。
4.根据权利要求3所述的封装组件，其中，所述散热结构的第二部分与所述封装组件的外引脚相接触。
5.根据权利要求3所述的封装组件，其中，所述焊盘结构包括金属层和位于所述金属层上的焊接层。
6.根据权利要求5所述的封装组件，其中，设置所述散热结构的第一部分的形状，使之与所述焊盘结构相互隔离，并增加所述散热结构的水平面积。
7.根据权利要求6所述的封装组件，其中，所述散热结构的第一部分设置为位于所述焊盘结构的外围。
8.根据权利要求3所述的封装组件，其中，所述散热结构的第一部分具有一致的厚度。
9.根据权利要求5所述的封装组件，其中，设置所述散热结构的第一部分的厚度，使得所述散热结构的第一部分的中间部分所处的平面高于两侧与所述焊盘结构相邻的部分所处的平面，以防所述焊接层与所述散热结构焊接在一起。
10.根据权利要求9所述的封装组件，其中，所述封装组件还包括一封装体，用于包封所述晶片，所述电子元件和所述散热结构。
11.根据权利要求10所述的封装组件，其中，所述散热结构的第一部分与所述电子元件的下表面相接触。
12.根据权利要求10所述的封装组件，其中，所述散热结构的第一部分的中间部分与所述电子元件的下表面接触。
13.根据权利要求9所述的封装组件，其中，所述封装组件包括用于包封所述晶片和所述散热结构的第一封装体和用于包封所述电子元件的第二封装体。
14.根据权利要求9所述的封装组件，其中，所述封装组件包括用于包封所述晶片和所述散热结构的第一封装体，所述电子元件裸露在外。
15.根据权利要求13或14所述的封装组件，其中，所述散热结构的第一部分与所述电子元件不接触。
16.根据权利要求15所述的封装组件，其中，所述散热结构的第一部分的中间部分与所述金属层位于同一平面。
17.根据权利要求1所述的封装组件，其中，所述散热结构与地电位引脚连接，以增加电子元件的散热。
18.根据权利要求1所述的封装组件，其中，所述电子元件为磁性元件，电阻或电容之一。
19.根据权利要求5所述的封装组件，其中，所述晶片的上表面包括一层绝缘膜，以将所述散热结构和所述焊盘结构与所述晶片绝缘。
20.根据权利要求1所述的封装组件，其中，所述散热结构为铜材料。
21.根据权利要求1所述的封装组件，其中，所述封装组件还包括用于安装所述晶片的框架，所述框架包括所述封装组件的外引脚。
22.根据权利要求21所述的封装组件，其中，所述框架通过RDL工艺形成。
23.一种降压型变换器的封装组件，包括，
集成功率器件和控制电路的晶片，与所述封装组件的外引脚电连接，电感，位于所述晶片的上方，与所述晶片电连接，所述电感通过导电柱连接至所述封装组件的外引脚；
散热结构，位于所述晶片与所述电感之间，以用于所述电感的散热，并且，所述散热结构将所述降压型变换器的开关节点包围，以屏蔽所述开关节点处的电压跳变时引起的辐射；
同时，设置所述散热结构与所述晶片和所述电感的相对位置，以避免所述电感的漏磁通干扰所述晶片，
其中，所述封装组件还包括所述电感的焊盘结构，所述焊盘结构与所述导电柱连接以实现所述电感与所述封装的外引脚之间的电连接。
24.根据权利要求23所述的封装组件，其中，所述散热结构连接至所述降压型变换器的输出电压引脚。
25.根据权利要求23所述的封装组件，其中，所述散热结构至少包括相互分离第一结构和第二结构，所述第一结构连接至所述降压型变换器的输出电压引脚，所述第二结构连接至所述降压型变换器的地电位引脚。
26.根据权利要求25所述的封装组件，其中，所述散热结构的所述第一结构与连接至所述降压型变换器输出电压引脚的电感焊盘结构的金属层共形，以增加电感的散热，其中所述电感焊盘结构包括金属层和位于所述金属层上的焊接层。
27.根据权利要求23所述的封装组件，其中，所述封装组件还包括一封装体，用于包封所述晶片，所述电感和所述散热结构。
28.根据权利要求27所述的封装组件，其中，所述散热结构与所述电感的下表面相接触。
29.根据权利要求23所述的封装组件，其中，所述封装组件包括用于包封所述晶片和所述散热结构的第一封装体和用于包封所述电感的第二封装体。
30.根据权利要求23所述的封装组件，其中，所述封装组件包括用于包封所述晶片和所述散热结构的第一封装体，所述电感裸露在外。
31.根据权利要求29或30所述的封装组件，其中，所述散热结构与所述电感的下表面不接触。
32.根据权利要求26所述的封装组件，其中，所述晶片的上表面包括一层绝缘膜，以将所述散热结构和所述电感的焊盘结构与所述晶片绝缘。
33.根据权利要求23所述的封装组件，其中，所述散热结构为铜材料。
34.根据权利要求23所述的封装组件，其中，所述封装组件还包括用于安装所述晶片的框架，所述框架包括所述封装组件的外引脚。
35.一种制造封装组件的方法，包括：
提供一晶片，所述晶片与所述封装组件的外引脚电连接；
在所述晶片的上方安装电子元件，所述电子元件与所述晶片电连接，以及
在所述电子元件和所述晶片之间形成散热结构，以用于所述电子元件的散热，并且，所述散热结构将所述电子元件和所述晶片物理隔离，以隔离所述电子元件对所述晶片的电子干扰，
在安装所述电子元件之前，还包括形成所述电子元件的焊盘结构。
36.根据权利要求35所述的方法，其中，所述焊盘结构包括金属层和位于所述金属层上的焊接层，所述金属层与所述晶片的上表面相邻。
37.根据权利要求36所述的方法，其中，在形成所述金属层时，形成所述散热结构的第一部分，所述散热结构的第一部分与所述晶片的上表面相邻。
38.根据权利要求36所述的方法，其中，还包括形成与所述焊盘结构连接的导电柱，所述电子元件通过所述焊盘结构和所述导电柱以实现与所述封装组件的外引脚的电连接。
39.根据权利要求38所述的方法，其中，在形成所述导电柱的时，形成所述散热结构的第二部分，所述散热结构第二部分的一端连接所述散热结构的第一部分，另一端与所述封装组件的外引脚接触。
40.根据权利要求36所述的方法，其中，还包括形成位于所述晶片上表面的绝缘膜，以将所述散热结构和所述焊盘结构与所述晶片绝缘。
41.根据权利要求35所述的方法，还包括形成一封装体，所述封装体包封所述晶片，所述散热结构以及所述电子元件。
42.根据权利要求41所述的方法，其中，所述散热结构与所述电子元件的下表面相接触。
43.根据权利要求35所述的方法，其中，还包括形成第一封装体，所述第一封装体用于包封所述晶片和所述散热结构。
44.根据权利要求43所述的方法，其中，还包括形成第二封装体，所述第二封装体用于包封所述电子元件。
45.根据权利要求44所述的方法，其中，所述散热结构与所述电子元件的下表面不接触。
46.根据权利要求35所述的方法，其中，所述散热结构由RDL工艺形成。
47.根据权利要求35所述的方法，其中，所述电子元件为磁性元件，电阻或电容之一。
CN201910927320.4A 2019-09-27 2019-09-27 封装组件及其制造方法、以及降压型变换器的封装组件 Active CN110707056B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910927320.4A CN110707056B (zh) 2019-09-27 2019-09-27 封装组件及其制造方法、以及降压型变换器的封装组件
US17/025,106 US11302595B2 (en) 2019-09-27 2020-09-18 Package assembly and method for manufacturing the same, package assembly of buck converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910927320.4A CN110707056B (zh) 2019-09-27 2019-09-27 封装组件及其制造方法、以及降压型变换器的封装组件

Publications (2)

Publication Number Publication Date
CN110707056A CN110707056A (zh) 2020-01-17
CN110707056B true CN110707056B (zh) 2021-06-15

Family

ID=69197107

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910927320.4A Active CN110707056B (zh) 2019-09-27 2019-09-27 封装组件及其制造方法、以及降压型变换器的封装组件

Country Status (2)

Country Link
US (1) US11302595B2 (zh)
CN (1) CN110707056B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384044A (zh) * 2020-04-26 2020-07-07 无锡中微高科电子有限公司 芯片3d封装组合堆叠结构及其封装方法
US11908767B2 (en) * 2021-01-13 2024-02-20 Mediatek Inc. Semiconductor package structure
CN117200575A (zh) * 2022-05-30 2023-12-08 华为技术有限公司 一种非隔离dcdc变换器、供电电源及通信设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450761B1 (ko) * 2013-04-29 2014-10-16 에스티에스반도체통신 주식회사 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
CN108022899A (zh) * 2016-10-28 2018-05-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
CN109256363A (zh) * 2018-11-07 2019-01-22 珠海格力电器股份有限公司 一种芯片及移动终端

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063472B2 (en) 2008-01-28 2011-11-22 Fairchild Semiconductor Corporation Semiconductor package with stacked dice for a buck converter
US20100019362A1 (en) * 2008-07-23 2010-01-28 Manolito Galera Isolated stacked die semiconductor packages
US20120299173A1 (en) * 2011-05-26 2012-11-29 Futurewei Technologies, Inc. Thermally Enhanced Stacked Package and Method
US9088215B2 (en) 2011-06-08 2015-07-21 Futurewei Technologies, Inc. Power converter package structure and method
US9159703B2 (en) 2012-10-18 2015-10-13 International Rectifier Corporation Power converter package including vertically stacked driver IC
US8860194B2 (en) 2012-11-01 2014-10-14 International Rectifier Corporation Buck converter power package
CN105849897B (zh) * 2014-10-17 2019-09-27 华为技术有限公司 散热屏蔽结构及通信产品
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法
US11276667B2 (en) * 2016-12-31 2022-03-15 Intel Corporation Heat removal between top and bottom die interface
US10566261B2 (en) * 2017-11-15 2020-02-18 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated fan-out packages with embedded heat dissipation structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101450761B1 (ko) * 2013-04-29 2014-10-16 에스티에스반도체통신 주식회사 반도체 패키지, 적층형 반도체 패키지 및 반도체 패키지의 제조방법
CN108022899A (zh) * 2016-10-28 2018-05-11 台达电子工业股份有限公司 具有引线部件的电源模块及其制造方法
CN109256363A (zh) * 2018-11-07 2019-01-22 珠海格力电器股份有限公司 一种芯片及移动终端

Also Published As

Publication number Publication date
US20210098329A1 (en) 2021-04-01
CN110707056A (zh) 2020-01-17
US11302595B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
CN108447857B (zh) 三维空间封装结构及其制造方法
US9780081B2 (en) Chip package structure and manufacturing method therefor
US11134570B2 (en) Electronic module with a magnetic device
US9734944B2 (en) Electronic package structure comprising a magnetic body and an inductive element and method for making the same
CN112997407B (zh) 采用引线框架和薄介电层掩膜焊垫限定的低电感激光驱动器封装
US20190115330A1 (en) Method for fabricating electronic package
US20160027711A1 (en) Semiconductor module
CN110707056B (zh) 封装组件及其制造方法、以及降压型变换器的封装组件
US20130181332A1 (en) Package leadframe for dual side assembly
US9275983B2 (en) Integrated circuit package
US9324633B2 (en) Multi-level package assembly having conductive vias coupled to chip carrier for each level and method for manufacturing the same
US10777491B2 (en) Package comprising carrier with chip and component mounted via opening
US9362238B2 (en) Semiconductor device
CN113764385B (zh) 电子部件
CN105990268B (zh) 电子封装结构及其制法
US9655265B2 (en) Electronic module
CN104934398A (zh) 电子部件和引线框架
TWI681414B (zh) 電子模組
US12027572B2 (en) Integrated semiconductor device isolation package
CN104347550A (zh) 一种无基板器件及其制造方法
US11404360B2 (en) Power module with enhanced heat dissipation
CN104377186A (zh) 具有复合基材的电子系统
CN118099152A (zh) 一种GaN器件封装结构及其封装方法
JP2007012731A (ja) 回路装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200305

Address after: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Applicant after: Silergy Semiconductor Technology (Hangzhou) Ltd.

Address before: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Applicant before: Silergy Semiconductor Technology (Hangzhou) Ltd.

CB02 Change of applicant information
CB02 Change of applicant information

Address after: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Applicant after: Nanjing Sili Microelectronics Technology Co., Ltd

Address before: 210042 302, Xuanwu Road, 7, Xuanwu Road, Xuanwu District, Nanjing, Jiangsu, China, 7

Applicant before: Silergy Semiconductor Technology (Hangzhou) Ltd.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20211220

Address after: 230088 Jisi space 1 368, software park, No. 10 Tiantong Road, high tech Zone, Hefei, Anhui

Patentee after: Hefei silijie Semiconductor Technology Co.,Ltd.

Address before: 210042 Room 302, building 7, 699-27 Xuanwu Avenue, Xuanwu District, Nanjing City, Jiangsu Province

Patentee before: Nanjing Sili Microelectronics Technology Co.,Ltd.