[go: up one dir, main page]

CN110690171A - 阵列基板的制作方法、阵列基板及显示面板 - Google Patents

阵列基板的制作方法、阵列基板及显示面板 Download PDF

Info

Publication number
CN110690171A
CN110690171A CN201911013980.8A CN201911013980A CN110690171A CN 110690171 A CN110690171 A CN 110690171A CN 201911013980 A CN201911013980 A CN 201911013980A CN 110690171 A CN110690171 A CN 110690171A
Authority
CN
China
Prior art keywords
layer
photoresist
metal
array substrate
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911013980.8A
Other languages
English (en)
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu CEC Panda Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN201911013980.8A priority Critical patent/CN110690171A/zh
Publication of CN110690171A publication Critical patent/CN110690171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种阵列基板的制作方法、阵列基板及显示面板。阵列基板的制作方法包括：在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在衬底基板上形成栅极；在形成有栅极的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、以及光刻胶，并通过构图工艺在光刻胶上形成具有光刻胶的完全去除区域的第一光刻胶图案，其中，光刻胶的完全去除区域对应将要形成源极和漏极的区域；通过电镀在光刻胶的完全去除区域中沉积金属层，以分别形成源极和漏极；剥离光刻胶；进行第二次光刻工艺，以使金属氧化物半导体层形成金属氧化物半导体图形。本发明能够提高TFT器件的性能，从而提高阵列基板的可靠性。

Description

阵列基板的制作方法、阵列基板及显示面板
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板的制作方法、阵列基板及显示面板。
背景技术
薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display，简称TFT-LCD)具有体积小、功耗低、无辐射等特点，在当前的平板显示器市场中占据了主导地位。为了实现高分辨率显示，作为TFT-LCD中的主要驱动元件，薄膜晶体管(Thin FilmTransistor，简称TFT)器件的尺寸需要实现“小型化”，而实现背沟道刻蚀(Back ChannelEtching，简称BCE)结构是TFT器件尺寸“小型化”的关键。此外，BCE-TFT的制作工艺简单，成本较低。更重要的是，其沟道尺寸定义精度高，容易实现器件尺寸的“小型化”。
在现有的采用背沟道刻蚀的阵列基板的制造过程中，在金属氧化物半导体图形和栅极绝缘层上沉积源漏极金属层，利用一次刻蚀工艺对所述源漏极金属层进行图案化的刻蚀后，得到源极、漏极以及位于源极和漏极之间的沟道，即通过一次刻蚀工艺去除金属氧化物半导体图形上侧的部分源漏极金属层，从而制作出沟道结构。在形成所述源极与漏极的刻蚀过程中，随着刻蚀的进行，金属氧化物半导体图形逐渐露出而与刻蚀介质直接接触。
上述制造过程中，由于位于源极、漏极的沟道位置处的金属氧化物半导体图形直接与刻蚀介质接触，因此容易受到损害而生成副产物，降低TFT器件的性能，从而导致阵列基板的可靠性较差。
发明内容
本发明提供一种阵列基板的制作方法、阵列基板及显示面板，能够避免对沟道位置处的金属氧化物半导体层的损伤，提高阵列基板的可靠性。
第一方面，本发明提供一种阵列基板的制作方法，包括：在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在衬底基板上形成栅极；在形成有栅极的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、以及光刻胶，并通过构图工艺在光刻胶上形成具有光刻胶的完全去除区域的第一光刻胶图案，其中，光刻胶的完全去除区域对应将要形成源极和漏极的区域；通过电镀在光刻胶的完全去除区域中沉积金属层，以分别形成源极和漏极；剥离光刻胶；进行第二次光刻工艺，以使金属氧化物半导体层形成金属氧化物半导体图形。
第二方面，本发明提供一种阵列基板，包括：衬底基板、栅极、栅极绝缘层、金属氧化物半导体图形、源极和漏极，栅极设置在所述衬底基板之上，栅极绝缘层覆盖在所述栅极以及衬底基板的上方，金属氧化物半导体图形覆盖部分栅极绝缘层且位于所述栅极的上方，源极和漏极均设置在金属氧化物半导体图形之上，且源极和漏极之间具有沟道区域，其中，源极和漏极通过电镀工艺形成。
第三方面，本发明提供一种显示面板，包括彩膜基板、液晶层和上述的阵列基板，所述液晶层夹设在所述彩膜基板和所述阵列基板之间
本发明的阵列基板的制作方法、阵列基板及显示面板。如上所述，在阵列基板的制作方法中，在栅极绝缘层上沉积金属氧化物半导体层之后，并未立即对金属氧化物半导体层进行图案化，而是在金属氧化物半导体层之上沉积光刻胶，并将光刻胶图案化，形成具有光刻胶的完全去除区域的第一光刻胶图案，通过电镀在光刻胶的完全去除区域中沉积金属层，以分别形成源极和漏极，在形成源极和漏极之后再对金属氧化物半导体层进行图案化以形成金属氧化物半导体图案，这样，在电镀形成源极和漏极的过程中，金属氧化物半导体层中与沟道对应的区域由光刻胶进行保护，并未受到损害，在源极、漏极形成后对金属氧化物半导体图案进行图案化的过程中，沟道部分由相应光刻工艺中的光刻胶作为掩膜进行保护，与现有技术中沟道位置处的金属氧化物半导体层直接与刻蚀介质接触相比，在整个制作过程中，做到了沟道的零损伤。因此能够提高TFT器件的性能，从而提高阵列基板的可靠性。
附图说明
为了更清楚地说明本发明或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例一提供的阵列基板的制作方法的流程示意图；
图2为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的结构示意图；
图3为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第二状态时的结构示意图；
图4为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第三状态时的结构示意图；
图5为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第四状态时的结构示意图；
图6为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第五状态时的结构示意图；
图7为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第六状态时的结构示意图；
图8为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第七状态时的结构示意图；
图9为本发明实施例二提供的阵列基板的结构示意图；
图10为现有技术中的阵列基板上的薄膜晶体管的性能测试图；
图11为本发明实施例二提供的阵列基板上的薄膜晶体管的性能测试图；
图12为现有技术中的阵列基板在腐蚀试验后的结果的示意图；
图13为本发明实施例二提供的阵列基板在腐蚀试验后的结果的示意图。
附图标记：
1-衬底基板；2-栅极；3-栅极绝缘层；50-金属氧化物半导体层；5-金属氧化物半导体图形；6-光刻胶；61-光刻胶的完全去除区域；7-源极；8-漏极；81-金属缓冲层；82-金属主体层；9-金属氧化物保护层；91-导电过孔；92-像素电极。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
图1为本发明实施例一提供的阵列基板的制作方法的流程示意图，如图1所示，本实施例的阵列基板的制作方法，包括：
S10、在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在衬底基板上形成栅极。
图2为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第一状态时的结构示意图，参考图2所示，首先需要在衬底基板1上沉积栅极金属层，具体地，沉积栅极金属层采用溅射或热蒸发的方法，栅极金属层可以选用W、Cu、Ti、Ta、Mo、等金属或合金，由多层金属组成的栅极金属层也能满足需要。其次对栅极金属层进行第一光刻工艺，以在阵列基板的开关区域形成栅极2。此外，实际中，阵列基板上会包含多个由扫描线和数据线定义出的子像素区域，每个子像素区域中均设有一个薄膜晶体管器件，为了便于说明，本申请的附图中，均只绘制出其中一个子像素区域的制作示意图，可以理解的是，本申请中的阵列基板包括多个子像素区域，因此，在本申请的阵列基板的制作过程中，所提到的在衬底基板1上形成栅极2具体是指在阵列基板的和每个子像素区域对应的区域中均形成栅极2。对于源极7、漏极8、以及金属氧化物半导体层50的情况与此类似，此处不再赘述。
S20、在形成有栅极2的衬底基板1上依次沉积栅极绝缘层3、金属氧化物半导体层50、以及光刻胶，并通过构图工艺在光刻胶上形成第一光刻胶图案，其中，第一光刻胶图案具有光刻胶的完全去除区域61，光刻胶的完全去除区域61对应将要形成源极7和漏极8的区域。
图3为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第二状态时的结构示意图，参照图3所示，在上述第一状态时的阵列基板的基础上，通过等离子体增强化学气相沉积的方法沉积栅极绝缘层3，再通过溅射或热蒸发的方法沉积金属氧化物半导体层50，接着在金属氧化物半导体层50上涂布一整层光刻胶6，并通过构图工艺在光刻胶上形成第一光刻胶图案，第一光刻胶图案包括光刻胶的完全去除区域61，光刻胶的完全去除区域61对应将要形成源极7和漏极8的区域，此时阵列基板处于如图3所示的第二状态。
其中，栅极绝缘层3可以选用氧化物、氮化物或者氧氮化合物。栅极绝缘层3可以是单层也可以是多层，优先选择使用双层SiNx和SiOx薄膜，与衬底基板1接触的是SiNx，其上是SiOx，与金属氧化物半导体层50接触。
金属氧化物半导体层50可以是铟镓锌氧化物IGZO，也可以采用Ln-IZO、ITZO、ITGZO、HIZO、IZO(InZnO)、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物，上述金属氧化物可以是非晶金属氧化物，也可以是多晶金属氧化物。
其中，光刻胶(Photo Resin，PR)是一种有机化合物，根据光刻胶内交联反应与紫外线的关系，分为正性光刻胶和负性光刻胶。对于正性光刻胶，被紫外光照射的区域光刻胶发生交联分解反应，此部分可以溶解到显影液中；对于负性光刻胶，被紫外光照射的区域光刻胶发生交联连接反应，此部分难于溶解到显影液中。为了便于说明，下面均以正性光刻胶为例来进行介绍。所述构图工艺是将完整材料层中的一部分除去，从而使该层剩余部分形成所需结构的技术，通常可以包括曝光工艺和显影工艺，具体可选的，通过构图工艺在光刻胶上形成第一光刻胶图案，具体包括：通过对光刻胶进行曝光工艺和显影工艺，以在光刻胶上形成第一光刻胶图案。
曝光工艺具体是指把掩膜版上的图形转移到光刻胶上，具体到本实施例中，掩膜版的透光部分对应于将要形成源极7和漏极8的区域，这样光刻胶上与掩膜版的透光部分对应的光刻胶被紫外光照射而发生交联分解反应，而光刻胶上其余的部分并未发生交联分解反应。显影工艺是指曝光后，把被紫外线照射了的光刻胶溶解到显影液中的过程。具体到本实施例中，上述光刻胶中发生了交联分解反应的那部分光刻胶对应于将要形成源极7和漏极8的区域，该部分光刻胶溶解在显影液中，从而形成光刻胶的完全去除区域61，以此在光刻胶上形成第一光刻胶图案。由此，使第一光刻胶图案包括和将要形成源极7和漏极8的区域对应的光刻胶的完全去除区域61，第一光刻胶图案中，其余的部分可以是光刻胶的完全保留区域，也可以是光刻胶的部分保留区域。
S30、通过电镀在光刻胶的完全去除区域61中沉积金属层，以分别形成源极7和漏极8。
图4为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第三状态时的结构示意图，参照图4所示，在上述第二状态时的阵列基板的基础上，通过电镀在光刻胶的完全去除区域61中沉积金属层。电镀就是利用电解原理在导电材质表面上镀上层其它金属或合金的过程，电镀时，镀层金属或其他不溶性材料做阳极，待镀的基体做阴极，镀层金属的阳离子在待镀工件表面被还原形成镀层。具体到本实施例中，将金属氧化物半导体层50连接至电解池的阴极，将一待镀金属靶连接至电解池的阳极，将所述电解池的阴极和阳极之间通过含待镀金属离子的电解溶液相连，在所述电解池的阴极和阳极之间施加电流，电镀预设时长，由于金属氧化物半导体层50中，只有和完全去除区域对应的部分暴露在电解溶液中，因此金属层就形成在光刻胶的完全去除区域61中，以形成源极7和漏极8。在此过程中，由于电镀金属形成在光刻胶的完全去除区域61中，因此源极7和漏极8的形状取决于光刻胶的完全去除区域61的形状，即，这里利用光刻胶形成源、漏电极的形状，解决了现有技术中通过光刻工艺形成源、漏极8而源、漏极8形状无法精确控制的问题。
S40、剥离光刻胶。
图5为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第四状态时的结构示意图，参照图5所示，在上述第三状态时的阵列基板的基础上，剥离光刻胶，源极7和漏极8形成在金属氧化物半导体层50上。
光刻胶的剥离工艺(Stripper)就是用干法或湿法工艺去除光刻胶的过程。剥离工艺有干法剥离和湿法剥离两种方式。通过上述的光刻胶剥离工艺之后，可以将光刻胶去除，以将源极7和漏极8露出。
S50、进行第二次光刻工艺，以使金属氧化物半导体层50形成金属氧化物半导体图形5。
图6为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第五状态时的结构示意图，参照图6所示，在上述第四状态时的阵列基板的基础上，进行第二次光刻工艺，以使金属氧化物半导体层50形成金属氧化物半导体图形5。
如上所述，在本实施例的阵列基板的制作方法中，在栅极绝缘层3上沉积金属氧化物半导体层50之后，并未立即对金属氧化物半导体层50进行图案化，而是在金属氧化物半导体层50之上沉积光刻胶，并将光刻胶图案化，形成具有光刻胶的完全去除区域61的第一光刻胶图案，通过电镀在光刻胶的完全去除区域61中沉积金属层，以分别形成源极7和漏极8，在形成源极7和漏极8之后再对金属氧化物半导体层50进行图案化以形成金属氧化物半导体图案，这样，在电镀形成源极7和漏极8的过程中，金属氧化物半导体层50中与沟道对应的区域由光刻胶进行保护，并未受到损害，在源极7、漏极8形成后对金属氧化物半导体图案进行图案化的过程中，沟道部分由相应光刻工艺中的光刻胶作为掩膜进行保护，与现有技术中沟道位置处的金属氧化物半导体层50直接与刻蚀介质接触相比，在整个制作过程中，做到了沟道的零损伤。因此能够提高TFT器件的性能，从而提高阵列基板的可靠性。
进一步的，通过电镀在光刻胶的完全去除区域61中沉积金属层，以分别形成源极7和漏极8，具体包括：
进行第一次电镀工艺，在光刻胶的完全去除区域61中形成金属缓冲层81；以及进行第二次电镀工艺，在金属缓冲层81上形成金属主体层82，以分别形成源极7和漏极8，其中，金属缓冲层81和金属主体层82所包含的金属不同。
即源极7和漏极8均由两层金属形成，首先在光刻胶的完全去除区域61形成金属缓冲层81，该金属缓冲层81具有良好的导电能力，同时可增加源极7和漏极的金属主体层82和金属氧化物半导体层50的附着力，金属缓冲层81的厚度可以为此外，可选的，第一次电镀工艺的电镀溶液可以包含Mo(钼)离子、W(钨)离子、Ti(钛)离子的至少一种，即金属缓冲层81可以包含金属Mo、金属W、金属Ti的至少一种。
在制作完金属缓冲层81之后，利用第二次电镀工艺，在金属缓冲层81上形成金属主体层82，由金属缓冲层81和金属主体层82共同形成源极7和漏极8。可选的，第二次电镀工艺的电镀溶液包含Cu离子，即金属主体层82可以包含金属Cu。上述以金属缓冲层81包含金属Mo、金属W、金属Ti的至少一种，并且金属主体层82包含金属Cu为例进行了说明，当然，金属缓冲层81和金属主体层82也可以选择其他类型的金属，只要能够达到金属缓冲层81能够增加金属主体层82和金属氧化物半导体层50的附着力的效果即可。
下面以第二次电镀工艺为例来说明电镀过程，第一次电镀工艺与此类似，此处不再赘述。
具体的，含Cu离子的电解溶液例如可以是CuSO4溶液。在本发明的电镀过程中，是以金属氧化物半导体层50(金属缓冲层81)为阴极进行电镀，铜离子在电流的作用下会在光刻胶的完全去除区域61的金属缓冲层81上沉积而形成Cu金属层。而其他部位由于位于光刻胶下方，受到光刻胶的保护，所以不会被电镀上Cu金属层，因此可以准确的将Cu金属层形成在将要形成源极7和漏极8的部位。
此外，可选的，还需要使金属缓冲层81的厚度小于金属主体层82的厚度。对于金属缓冲层81和金属主体层82的厚度的控制，可以通过电镀过程中，调整电解溶液的溶液浓度、电流密度和电镀时长来控制。优选，金属缓冲层81的厚度是金属主体层82的厚度的十分之一，此时可以保证金属缓冲层81不会影响到整个源极7、漏极8的电阻，同时又能对金属主体层82形成很好的缓冲和保护。
进一步的，图7为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第六状态时的结构示意图；图8为本发明实施例一提供的阵列基板的制作方法中阵列基板处于第七状态时的结构示意图。参考图7、图8所示，在使金属氧化物半导体层50形成金属氧化物半导体图形5之后还包括：在上述第五状态时的阵列基板的基础上，沉积金属氧化物保护层9，并进行第三次光刻工艺，以在金属氧化物保护层9的位于漏极8上方的区域上形成导电过孔91。并在上述第六状态时的阵列基板的基础上沉积透明导电薄膜，并进行第四次光刻工艺，以使透明导电薄膜形成像素电极92，并使像素电极92经由导电过孔91和所述漏极8电连接。
其中，通过等离子体增强化学气相沉积的方法沉积金属氧化物保护层9，金属氧化物保护层9可以选用氧化物、或者氧氮化合物。导电过孔91形成后，正好位于漏极8的上方，用于暴露漏极8。
此外，透明导电薄膜通过溅射或热蒸发的方法沉积，透明导电薄膜可以是氧化铟锡ITO或者氧化铟锌IZO，或者其他的透明金属氧化物。透明导电薄膜用于形成像素电极92，并且部分透明导电膜沉积在导电过孔91中以使像素电极92和漏极8电连接。
在本实施例中，阵列基板的制作方法包括：在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在衬底基板上形成栅极；在形成有栅极的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、以及光刻胶，并通过构图工艺在光刻胶上形成第一光刻胶图案，其中，第一光刻胶图案包括光刻胶的完全去除区域，光刻胶的完全去除区域对应将要形成源极和漏极的区域；通过电镀在光刻胶的完全去除区域中沉积金属层，以分别形成源极和漏极；剥离光刻胶；进行第二次光刻工艺，以使金属氧化物半导体层形成金属氧化物半导体图形。如上所述，在本实施例的阵列基板的制作方法中，在电镀形成源极和漏极的过程中，金属氧化物半导体层中与沟道对应的区域由光刻胶进行保护，并未受到损害，在源极、漏极形成后对金属氧化物半导体图案进行图案化的过程中，沟道部分由相应光刻工艺中的光刻胶作为掩膜进行保护，与现有技术中沟道位置处的金属氧化物半导体层直接与刻蚀介质接触相比，在整个制作过程中，做到了沟道的零损伤。因此能够提高TFT器件的性能，从而提高阵列基板的可靠性。
实施例二
本实施例提供一种阵列基板，图9为本发明实施例二提供的阵列基板的结构示意图，如图9所示，本实施例的阵列基板包括：衬底基板1、栅极2、栅极绝缘层3、金属氧化物半导体图形5、源极7和漏极8，栅极2设置在衬底基板1之上，栅极绝缘层3覆盖在栅极2以及衬底基板1的上方，金属氧化物半导体图形5覆盖部分栅极绝缘层3且位于栅极2的上方，源极7和漏极8均设置在金属氧化物半导体图形5之上，且源极7和漏极8之间具有沟道区域，其中，源极7和漏极8通过电镀工艺形成。
具体的，栅极2的金属可以选用W、Cu、Ti、Ta、Mo、等金属或合金，栅极2可以由单层金属或者多层金属组成。
栅极绝缘层3可以选用氧化物、氮化物或者氧氮化合物，此外栅极绝缘层3可以是单层也可以是多层，优先选择使用双层SiNx和SiOx薄膜，与衬底基板1接触的是SiNx，其上是SiOx，与金属氧化物半导体层50接触。
金属氧化物半导体层50可以是铟镓锌氧化物IGZO，也可以采用Ln-IZO、ITZO、ITGZO、HIZO、IZO(InZnO)、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物；上述金属氧化物可以是非晶金属氧化物和可以是多晶金属氧化物。
在本实施例的阵列基板中，由于源极7和漏极8通过电镀工艺形成，与现有技术中通过光刻工艺中的刻蚀形成源极7和漏极8相比，由于沟道部分没有直接和刻蚀介质直接接触，因此做到了沟道的零损伤。因此能够提高TFT器件的性能，从而提高阵列基板的可靠性。
此外，需要说明的是，在本申请中，各个金属层或膜层的厚度和形成材料、形成工艺等均是例示，本发明不限于此，也可以选择其它的厚度和材料形成。本实施例提供的阵列基板可以采用实施例一所述的阵列基板的制作方法制作而成，其中，该阵列基板的制作方法均已在前述实施例一中进行了详细说明，因而此处不再赘述。
进一步的，源极7和漏极8均包括金属缓冲层81和金属主体层82，该金属缓冲层81具有良好的导电能力，同时可增加源极7和漏极的金属主体层82和金属氧化物半导体层50的附着力，金属缓冲层81的厚度可以为
Figure BDA0002245086180000091
金属缓冲层81的材质是Mo、W、Ti的至少一种，金属主体层82的材质为Cu以尽量减小源极7和漏极8的电阻。当然，如实施例一的阵列基板的制作方法中所述，金属缓冲层81和金属主体层82可以分别通过两次的电镀工艺而形成。
另外，还需要使金属缓冲层81的厚度小于金属主体层82的厚度。优选的，金属缓冲层81的厚度是金属主体层82的厚度的十分之一，此时可以保证金属缓冲层81不会影响到整个源极7、漏极8的电阻，同时又能对金属主体层82形成很好的缓冲和保护。
在上述实施例的基础上，本实施例中，阵列基板还包括：金属氧化物保护层9、导电过孔91和像素电极92；金属氧化物保护层9覆盖在栅极绝缘层3、源极7、沟道区域和漏极8的上方，像素电极92覆盖在金属氧化物保护层9上方，金属氧化物保护层9上设置有导电过孔91，像素电极92通过导电过孔91和漏极8电连接。
其中，金属氧化物保护层9可以选用氧化物、或者氧氮化合物。
像素电极92为透明导电薄膜，透明导电薄膜可以是氧化铟锡ITO或者氧化铟锌IZO，或者其他的透明金属氧化物。
下面通过实验对本实施例的阵列基板的性能进行验证。图10为现有技术中的阵列基板上的薄膜晶体管的性能测试图，图11为本发明实施例二提供的阵列基板上的薄膜晶体管的性能测试图。在图10和图11的薄膜晶体管转移特性曲线中，图11的本实施例中的阵列基板中，薄膜晶体管的源极7、栅极2电压反向偏置时，能显著减小漏电流，因此可看出本实施例中的阵列基板中的薄膜晶体管的性能较好。此外，图12为现有技术中的阵列基板在腐蚀试验后的结果的示意图；图13为本发明实施例二提供的阵列基板在腐蚀试验后的结果的示意图。对比两者可知，图12中所示的现有技术的阵列基板的薄膜晶体管中对金属氧化物半导体图形的腐蚀情况较为严重，而图13中所示的本实施例的阵列基板的薄膜晶体管中，没有对金属氧化物半导体图形形成腐蚀。
本实施例中，阵列基板包括衬底基板、栅极、栅极绝缘层、金属氧化物半导体图形、源极和漏极，栅极设置在衬底基板之上，栅极绝缘层覆盖在栅极以及衬底基板的上方，金属氧化物半导体图形覆盖部分栅极绝缘层且位于栅极的上方，源极和漏极均设置在金属氧化物半导体图形之上，且源极和漏极之间具有沟道区域，其中，源极和漏极通过电镀工艺形成。由于源极和漏极通过电镀工艺形成，与现有技术中通过光刻工艺中的刻蚀形成源极和漏极相比，由于沟道部分没有直接和刻蚀介质直接接触，因此做到了沟道的零损伤。因此能够提高TFT器件的性能，从而提高阵列基板的可靠性。
实施例三
本实施例提供一种显示面板，包括彩膜基板、液晶层和实施例二所述的阵列基板，液晶层夹设在彩膜基板和阵列基板之间。其中阵列基板的具体结构以及功能均已在前述实施例二中进行了详细说明，因而此处不再赘述
本实施例的另一方面还提供一种显示装置，包括上述显示面板，显示装置可以为柔性显示装置，其中，本实施例中，显示装置可以为电子纸、平板电脑、液晶显示器。
在本发明的描述中，需要理解的是，所使用的术语“中心”、“长度”、“宽度”、“厚度”、“顶端”、“底端”、“上”、“下”、“左”、“右”、“前”、“后”、“竖直”、“水平”、“内”、“外”“轴向”、“周向”等指示方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的位置或原件必须具有特定的方位、以特定的构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个、三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是机械连接，也可以是电连接或者可以互相通讯；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种阵列基板的制作方法，其特征在于，包括：
在衬底基板上沉积栅极金属层，并进行第一次光刻工艺，以在所述衬底基板上形成栅极；
在形成有所述栅极的衬底基板上依次沉积栅极绝缘层、金属氧化物半导体层、以及光刻胶，并通过构图工艺在所述光刻胶上形成具有光刻胶的完全去除区域的第一光刻胶图案，其中，所述光刻胶的完全去除区域对应将要形成源极和漏极的区域；
通过电镀在所述光刻胶的完全去除区域中沉积金属层，以分别形成所述源极和所述漏极；
剥离所述光刻胶；
进行第二次光刻工艺，以使所述金属氧化物半导体层形成金属氧化物半导体图形。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述通过电镀在所述光刻胶的完全去除区域中沉积金属层，以分别形成所述源极和所述漏极，具体包括：
进行第一次电镀工艺，在所述光刻胶的完全去除区域中形成金属缓冲层；
进行第二次电镀工艺，在所述金属缓冲层上形成金属主体层，以分别形成源极和漏极，其中，所述金属缓冲层和所述金属主体层所包含的金属不同。
3.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述第一次电镀工艺的电镀溶液包含钼离子、钨离子、钛离子的至少一种，所述第二次电镀工艺的电镀溶液包含铜离子。
4.根据权利要求2所述的阵列基板的制作方法，其特征在于，所述金属缓冲层的厚度小于所述金属主体层的厚度。
5.根据权利要求1-4任一项所述的阵列基板的制作方法，其特征在于，在所述进行第二次光刻工艺，以使所述金属氧化物半导体层形成金属氧化物半导体图形之后还包括：
沉积金属氧化物保护层，并进行第三次光刻工艺，以在所述金属氧化物保护层的位于所述漏极上方的区域形成导电过孔；
沉积透明导电薄膜，并进行第四次光刻工艺，以使所述透明导电薄膜形成像素电极，并使所述像素电极经由所述导电过孔和所述漏极电连接。
6.根据权利要求1-4任一项所述的阵列基板的制作方法，其特征在于，所述通过构图工艺在所述光刻胶上形成第一光刻胶图案，具体包括：
通过对所述光刻胶进行曝光工艺和显影工艺，以在所述光刻胶上形成所述第一光刻胶图案。
7.一种阵列基板，其特征在于，包括衬底基板、栅极、栅极绝缘层、金属氧化物半导体图形、源极和漏极，所述栅极设置在所述衬底基板之上，所述栅极绝缘层覆盖在所述栅极以及所述衬底基板的上方，所述金属氧化物半导体图形覆盖部分所述栅极绝缘层且位于所述栅极的上方，所述源极和所述漏极均设置在所述金属氧化物半导体图形之上，且所述源极和漏极之间具有沟道区域，其中，所述源极和漏极通过电镀工艺形成。
8.根据权利要求7所述的阵列基板，其特征在于，所述源极和漏极均包括金属缓冲层和金属主体层，所述金属缓冲层的材质是钼、钨、钛的至少一种，所述金属主体层的材质为铜，和/或，所述金属缓冲层和金属主体层分别通过两次电镀工艺形成。
9.根据权利要求8所述的阵列基板，其特征在于，所述金属缓冲层的厚度小于所述金属主体层的厚度。
10.一种显示面板，其特征在于，包括彩膜基板、液晶层和权利要求7-9任一项所述的阵列基板，所述液晶层夹设在所述彩膜基板和所述阵列基板之间。
CN201911013980.8A 2019-10-23 2019-10-23 阵列基板的制作方法、阵列基板及显示面板 Pending CN110690171A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911013980.8A CN110690171A (zh) 2019-10-23 2019-10-23 阵列基板的制作方法、阵列基板及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911013980.8A CN110690171A (zh) 2019-10-23 2019-10-23 阵列基板的制作方法、阵列基板及显示面板

Publications (1)

Publication Number Publication Date
CN110690171A true CN110690171A (zh) 2020-01-14

Family

ID=69113911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911013980.8A Pending CN110690171A (zh) 2019-10-23 2019-10-23 阵列基板的制作方法、阵列基板及显示面板

Country Status (1)

Country Link
CN (1) CN110690171A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002753A (zh) * 2020-07-27 2020-11-27 北海惠科光电技术有限公司 栅极单元及其制备方法、阵列基板的制备方法、显示机构
CN112002752A (zh) * 2020-07-27 2020-11-27 北海惠科光电技术有限公司 源漏电极的制备方法、阵列基板的制备方法和显示机构
CN112309970A (zh) * 2020-10-30 2021-02-02 成都中电熊猫显示科技有限公司 阵列基板的制作方法以及阵列基板
CN114023772A (zh) * 2021-04-26 2022-02-08 友达光电股份有限公司 电子装置及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474431A (zh) * 2012-06-05 2013-12-25 三星显示有限公司 薄膜晶体管阵列面板
CN104091784A (zh) * 2014-07-11 2014-10-08 合肥鑫晟光电科技有限公司 一种阵列基板制备方法
CN104617042A (zh) * 2015-02-09 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107403758A (zh) * 2017-08-09 2017-11-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103474431A (zh) * 2012-06-05 2013-12-25 三星显示有限公司 薄膜晶体管阵列面板
CN104091784A (zh) * 2014-07-11 2014-10-08 合肥鑫晟光电科技有限公司 一种阵列基板制备方法
CN104617042A (zh) * 2015-02-09 2015-05-13 京东方科技集团股份有限公司 阵列基板及其制备方法
CN107403758A (zh) * 2017-08-09 2017-11-28 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112002753A (zh) * 2020-07-27 2020-11-27 北海惠科光电技术有限公司 栅极单元及其制备方法、阵列基板的制备方法、显示机构
CN112002752A (zh) * 2020-07-27 2020-11-27 北海惠科光电技术有限公司 源漏电极的制备方法、阵列基板的制备方法和显示机构
US12040334B2 (en) 2020-07-27 2024-07-16 Beihai Hkc Optoelectronics Technology Co., Ltd. Method for manufacturing source-drain electrode, method for manufacturing array substrate, and display mechanism
CN112309970A (zh) * 2020-10-30 2021-02-02 成都中电熊猫显示科技有限公司 阵列基板的制作方法以及阵列基板
CN114023772A (zh) * 2021-04-26 2022-02-08 友达光电股份有限公司 电子装置及其制造方法

Similar Documents

Publication Publication Date Title
CN107039491B (zh) 有机发光显示装置及其制造方法
CN103872061B (zh) 阵列基板及其制造方法
CN102576507B (zh) 有源矩阵基板及其制造方法和图像显示装置
US11257810B2 (en) Electrostatic discharge unit, array substrate and display panel
CN110690171A (zh) 阵列基板的制作方法、阵列基板及显示面板
US10788907B2 (en) Touch display substrate, fabrication method and touch display device
CN108428730B (zh) Oled显示基板及其制作方法、显示装置
CN102629664B (zh) 一种阵列基板及其制作方法和显示装置
US12178086B2 (en) Display substrate, preparation method thereof, display mother plate and display device
US20150179686A1 (en) Method of manufacturing a tft-lcd array substrate
WO2019007228A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
US8895334B2 (en) Thin film transistor array substrate and method for manufacturing the same and electronic device
CN109686794B (zh) 薄膜晶体管及其制造方法、显示装置
KR20040060042A (ko) 액정표시장치 제조방법
WO2021036840A1 (zh) 显示基板及其制造方法、显示装置
TW201142955A (en) Method for manufacturing thin film transistor, thin film transistor and image display device
CN111403337A (zh) 阵列基板、显示面板及阵列基板的制作方法
CN109004032A (zh) 薄膜晶体管及其制造方法、阵列基板
JP4808654B2 (ja) アレイ回路基板の製造方法
CN109037350A (zh) 薄膜晶体管及其制备方法、阵列基板
CN106935660A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2019196191A1 (zh) 一种tft阵列基板的制备方法及tft阵列基板、显示面板
CN105140178A (zh) 有机薄膜晶体管阵列基板及其制作方法
CN105446037A (zh) 显示基板及其制作方法、显示器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200114

RJ01 Rejection of invention patent application after publication