[go: up one dir, main page]

CN110651358A - 半导体装置、显示装置以及半导体装置的制造方法 - Google Patents

半导体装置、显示装置以及半导体装置的制造方法 Download PDF

Info

Publication number
CN110651358A
CN110651358A CN201880033195.6A CN201880033195A CN110651358A CN 110651358 A CN110651358 A CN 110651358A CN 201880033195 A CN201880033195 A CN 201880033195A CN 110651358 A CN110651358 A CN 110651358A
Authority
CN
China
Prior art keywords
layer
metal oxide
film
transistor
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880033195.6A
Other languages
English (en)
Inventor
山崎舜平
肥塚纯一
神长正美
中泽安孝
生内俊光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Co Semiconductor Energy Research Institute
Original Assignee
Co Semiconductor Energy Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Co Semiconductor Energy Research Institute filed Critical Co Semiconductor Energy Research Institute
Priority to CN202310860817.5A priority Critical patent/CN117116946A/zh
Publication of CN110651358A publication Critical patent/CN110651358A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6733—Multi-gate TFTs
    • H10D30/6734—Multi-gate TFTs having gate electrodes arranged on both top and bottom sides of the channel, e.g. dual-gate TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/62—Electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)

Abstract

本发明提供一种电特性良好的半导体装置、一种电特性稳定的半导体装置、或者一种可靠性高的半导体装置或显示装置。在第一金属氧化物层的第一区域上层叠第一绝缘层及第一导电层，以与第一金属氧化物层的不重叠于第一绝缘层的第二区域以及第二金属氧化物层接触的方式形成第一层，进行加热处理以使第二区域及第二金属氧化物层低电阻化，形成第二绝缘层，在第二绝缘层上形成与第二区域电连接的第二导电层。此时，以使其包含铝、钛、钽和钨中的至少一种的方式形成第一层。

Description

半导体装置、显示装置以及半导体装置的制造方法
技术领域
本发明的一个实施方式涉及一种半导体装置及半导体装置的制造方法。本发明的一个实施方式涉及一种显示装置及显示装置的制造方法。
注意，本发明的一个实施方式不局限于上述技术领域。作为本说明书等所公开的本发明的一个实施方式的技术领域的例子，可以举出半导体装置、显示装置、发光装置、蓄电装置、存储装置、电子设备、照明装置、输入装置、输入/输出装置、其驱动方法或者其制造方法。
注意，在本说明书等中，半导体装置是指通过利用半导体特性而能够工作的所有装置。晶体管、半导体电路、运算装置及存储装置等都是半导体装置的一个方式。另外，摄像装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)以及电子设备各自有时包括半导体装置。
背景技术
作为可用于晶体管的半导体材料，包含金属氧化物的氧化物半导体受到瞩目。例如，专利文献1公开了如下一种实现高场效应迁移率(有时，简称为迁移率或μFE)的半导体装置，该半导体装置具有如下结构：层叠有多个氧化物半导体层，在该多个氧化物半导体层中，被用作沟道的氧化物半导体层包含铟及镓并且其铟含量比镓含量高。
由于能够用于半导体层的金属氧化物可以利用溅射法等形成，所以可以被用于大型显示装置中的晶体管的半导体层。此外，因为可以将包括多晶硅或非晶硅的晶体管的生产设备的一部分改良而利用，所以还可以抑制设备投资。包括金属氧化物的晶体管具有比包括非晶硅的晶体管高的场效应迁移率，所以可以实现一体形成有驱动器电路的高功能的显示装置。
专利文献2公开了一种薄膜晶体管，其中，将包括包含铝、硼、镓、铟、钛、硅、锗、锡和铅中的至少一种作为掺杂剂的低电阻区域的氧化物半导体膜用于源区域及漏区域。
[专利文献]
专利文献1：日本专利申请公开第2014-007399号公报
专利文献2：日本专利申请公开第2011-228622号公报
发明内容
本发明的一个实施方式的目的之一是提供一种电特性良好的半导体装置。另外，本发明的一个实施方式的目的之一是提供一种电特性稳定的半导体装置。另外，本发明的一个实施方式的目的之一是提供一种可靠性高的半导体装置或显示装置。
注意，这些目的的记载并不妨碍其他目的的存在。本发明的一个实施方式并不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载抽取上述以外的目的。
本发明的一个实施方式是一种半导体装置的制造方法，包括如下步骤：在同一面上形成第一金属氧化物层及第二金属氧化物层；在第一金属氧化物层的第一区域上形成并层叠第一绝缘层及第一导电层；以与第一金属氧化物层的不重叠于第一绝缘层的第二区域以及第二金属氧化物层接触的方式形成第一层；进行加热处理以使第一金属氧化物层的第二区域及第二金属氧化物层低电阻化；以覆盖第一金属氧化物层、第二金属氧化物层、第一绝缘层及第一导电层的方式形成第二绝缘层；以及在第二绝缘层上形成与第二区域电连接的第二导电层。此时，以使其包含铝、钛、钽和钨中的至少一种的方式形成第一层。
上述实施方式优选在进行加热处理的工序之后且形成第二绝缘层的工序之前包括去除第一层的工序。
在上述实施方式中，优选以与第二金属氧化物层重叠的方式形成第二导电层。
此外，上述实施方式优选在形成第一金属氧化物层及第二金属氧化物层的工序之前包括在同一面上形成第三导电层及第四导电层的工序以及以覆盖第三导电层及第四导电层的方式形成第三绝缘层的工序。此时，优选的是，以其第一区域重叠于第三导电层的方式形成第一金属氧化物层，以其至少一部分重叠于第四导电层的方式形成第二金属氧化物层。
在上述实施方式中，优选以使其包含氮的方式通过溅射法形成第一层。
在上述实施方式中，优选在包含氮的气氛下以300℃以上且450℃以下的温度进行加热处理。
另外，本发明的另一个方式是一种半导体装置，该半导体装置包括：同一面上的第一金属氧化物层及第二金属氧化物层；层叠于第一金属氧化物层的第一区域上的第一绝缘层及第一导电层；与第一金属氧化物层的不重叠于第一绝缘层的第二区域以及第二金属氧化物层接触的第一层；覆盖第一金属氧化物层、第二金属氧化物层、第一绝缘层及第一导电层的第二绝缘层；以及位于第二绝缘层上的与第二区域电连接的第二导电层。第一层包含铝、钛、钽和钨中的至少一种。第二区域的电阻比第一区域低。
在上述实施方式中，第二导电层优选与第一绝缘层、第一层及第二金属氧化物层部分地重叠。
此外，上述实施方式优选包括：第一金属氧化物层及第二金属氧化物层下的第三导电层及第四导电层；以及覆盖第三导电层及第四导电层的位于第一金属氧化物层及第二金属氧化物层下的第三绝缘层。此时，第三导电层优选与第一区域部分地重叠，第四导电层优选与第二金属氧化物层部分地重叠。此外，第二区域与第二金属氧化物层优选通过第二导电层电连接。
在上述实施方式中，第一区域与第二金属氧化物层优选为无接缝地连续的。
上述实施方式优选在第一金属氧化物层与第一绝缘层之间包括第三金属氧化物层。此时，该第三金属氧化物层优选包含In、Ga及Zn，并且具有比Ga含量高的In含量。此外，优选在第三金属氧化物层中Zn含量比In含量高。
另外，本发明的一个实施方式是包括上述半导体装置中的任意半导体装置以及液晶元件的显示装置。此时，优选的是，液晶元件位于第二绝缘层的上方且包括液晶、第四导电层及第五导电层，第四导电层与第二导电层电连接。
另外，本发明的另一个方式是包括上述半导体装置中的任一个以及发光元件的显示装置。此时，优选的是，发光元件位于第二绝缘层的上方且包括第六导电层、第七导电层以及它们之间的发光层，第六导电层与第二导电层电连接。
本发明的一个实施方式可以提供一种电特性良好的半导体装置、电特性稳定的半导体装置、可靠性高的半导体装置或显示装置。
注意，这些效果的记载不妨碍其他效果的存在。注意，本发明的一个实施方式并不需要具有所有上述效果。另外，可以从说明书、附图、权利要求书等的记载抽出上述以外的效果。
附图说明
在附图中：
图1A至图1C示出晶体管的结构例子；
图2A至图2C示出晶体管的结构例子；
图3A至图3C示出晶体管的结构例子；
图4A至图4C示出晶体管的结构例子；
图5A至图5C示出晶体管的结构例子；
图6A至图6C示出晶体管的结构例子；
图7A和图7B示出晶体管的结构例子；
图8A和图8B示出晶体管的结构例子；
图9A至图9C各自示出晶体管及电容器等的结构例子；
图10A至图10C各自示出晶体管及电容器等的结构例子；
图11A至图11F示出晶体管及电容器等的制造方法；
图12A至图12E示出晶体管及电容器等的制造方法；
图13A和图13B示出晶体管及电容器等的制造方法；
图14A至图14D示出晶体管及电容器等的制造方法；
图15A和图15B是显示装置的俯视图；
图16是显示装置的截面图；
图17是显示装置的截面图；
图18是显示装置的截面图；
图19是显示装置的截面图；
图20是显示装置的截面图；
图21A至图21C是显示装置的方框图及电路图；
图22是显示装置的方框图；
图23A至图23C示出电子设备；
图24A和图24B示出显示模块的结构例子；
图25A至图25E示出电子设备的结构例子；
图26A至图26G示出电子设备的结构例子；
图27A至图27D示出电子设备的结构例子；
图28A和图28B示出电视装置的结构例子；
图29示出实施例1的薄层电阻的测量结果；
图30示出实施例1的薄层电阻的测量结果；
图31示出实施例1的薄层电阻的测量结果；
图32示出实施例2的晶体管的电特性；
图33示出实施例2的晶体管的电特性；
图34A至图34C示出实施例3的源极驱动器电路及环形振荡器电路的结构例子；
图35A和图35B示出实施例3的环形振荡器电路的测量结果；
图36示出实施例4的晶体管的电特性；
图37示出实施例4的晶体管的可靠性评价结果。
具体实施方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。
在本说明书所说明的附图中，为便于清楚地说明，有时夸大表示各构成要素的大小、层的厚度或区域。因此，上述尺寸并不一定限定于附图所示的尺寸。
本说明书所使用的第一、第二、第三等序数词是为了避免构成要素的混淆而附加的，而不是为了在数目方面上进行限定的。
在本说明书中，为方便起见，使用了表示配置的词句(例如，上、上方、下以及下方等)，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，位置关系不局限于本说明书中所说明的词句，可以根据情况适当地更换。
(实施方式1)
在本实施方式中，对本发明的一个实施方式的半导体装置的结构例子及其制造方法例子进行说明。下面所例示的半导体装置可以特别适合用于显示装置的像素部或驱动电路部。
本发明的一个实施方式是一种晶体管，该晶体管包括被形成面上的形成沟道的半导体层、半导体层上的栅极绝缘层以及栅极绝缘层上的栅电极。半导体层包含呈现半导体特性的金属氧化物(以下，也称为氧化物半导体)。下面，有时将该半导体层称为第一金属氧化物层。
栅电极与栅极绝缘层的顶面形状优选大致相同。换言之，栅电极与栅极绝缘层优选以它们的侧面连续的方式被加工。例如，可以在层叠成为栅极绝缘层的绝缘膜和成为栅电极的导电膜之后使用一个蚀刻掩模连续地进行加工而形成栅电极以及栅极绝缘层。或者，也可以通过以先被加工的栅电极为硬掩模对上述绝缘膜进行加工来形成栅极绝缘层。
在此，当将半导体层的重叠于栅电极及栅极绝缘层的区域称为第一区域，将不重叠于栅电极及栅极绝缘层的区域称为第二区域时，第一区域被用作沟道形成区域，第二区域被用作源区域或漏区域。此时，第二区域的电阻优选比第一区域低。
在本发明的一个实施方式中，在半导体层上形成栅极绝缘层及栅电极，然后以覆盖半导体层的第二区域的方式形成第一层，进行加热处理，由此使第二区域低电阻化。
第一层可以是包含铝、钛、钽、钨、铬和钌等金属元素中的至少一种的膜。第一层优选包含铝、钛、钽和钨中的至少一种。此外，优选的是，使用包含上述金属元素中的至少一种的氮化物或包含上述金属元素中的至少一种的氧化物。尤其是，优选使用钨膜、钛膜等金属膜、氮化铝钛膜、氮化钛膜、氮化铝膜等氮化物膜、氧化铝钛膜等氧化物膜等。
例如，当使用氮化铝钛膜时，该膜优选满足组成式AlTiNx(x是大于0且3以下的实数)或满足组成式AlTixNy(x是大于0且2以下的实数，y是大于0且4以下的实数)。
加热处理的温度优选高，因为温度较高的处理可以进一步促进第二区域的低电阻化。加热处理的温度例如可以考虑栅电极的耐热性等而决定。加热处理的温度可以在200℃至500℃的范围内，优选在250℃至450℃的范围内，更优选在300℃至400℃的范围内。例如，当加热处理的温度为350℃左右时，可以通过利用大型玻璃衬底的生产设备高成品率地制造半导体装置。
第一层的厚度例如可以在0.5nm至20nm的范围内，优选在0.5nm至15nm的范围内，更优选在0.5nm至10nm的范围内，进一步优选在1nm至6nm的范围内。典型的是，第一层的厚度可以为5nm左右或者2nm左右。在是这样薄的第一层的情况下，能够充分降低金属氧化物膜的电阻。
第二区域也可以被称为低电阻区域，并且，其载流子密度比沟道形成区域高是很重要的。例如，低电阻区域可以为其氢含量比沟道形成区域高的区域或者其氧空位量比沟道形成区域多的区域。在与氢原子键合的情况下，氧化物半导体中的氧空位被用作载流子发生源。
通过在以与第二区域接触的方式设置第一层的同时进行加热处理，第二区域中的氧被抽吸到第一层，而可以在第二区域中形成较多的氧空位。由此，可以形成电阻极低的第二区域。
如此形成的第二区域具有在后续的处理工序中不容易高电阻化的特征。例如，在包含氧的气氛下进行加热处理或者在包含氧的气氛下进行成膜处理等，第二区域的导电性也不会变低，所以可以实现电特性良好且可靠性高的晶体管。
此外，当经加热处理后的第一层具有导电性时，优选在加热处理后去除第一层。另一方面，当第一层具有绝缘性时，可以留下该第一层，将其用作保护绝缘膜。
尤其优选的是，上述氮化铝钛膜具有良好的绝缘性，所以留下该膜。
在此，通过采用上述金属氧化物膜的低电阻化的方法，可以同时制造电容器的一个电极。下面，说明电容器的电极的制造方法。
首先，在与第一金属氧化物层相同的面上形成第二金属氧化物层。在对其一部分成为第一金属氧化物层的金属氧化物膜进行加工来形成第二金属氧化物层时，工序数不增加，所以是优选的。接着，以接触于第二金属氧化物层的方式形成第一层，进行加热处理，而可以形成低电阻化的第二金属氧化物层。
电容器的另一个电极优选为对其一部分成为包括在晶体管的导电层的导电膜进行加工而形成的导电层。例如，电容器的另一个电极可以通过对其一部分成为晶体管的源电极、漏电极、第二栅电极等的导电膜进行加工而形成。
在此，在通过对其一部分成为晶体管的源电极或漏电极的导电膜进行加工来形成电容器的另一个电极时，可以在一对电极之间设置具有绝缘性的第一层。例如，上述氮化铝钛膜等具有高绝缘性及较高的介电常数，所以优选被用作电容器的介电质。
如上所述，在本发明的一个实施方式中，可以以同一工序制造晶体管及电容器。例如，可以适当地将上述晶体管及电容器用于包括液晶元件或发光元件的显示装置的像素部或驱动电路部。由此，可以实现可靠性高的显示装置。
下面，参照附图说明具体的例子。
[结构例子1]
图1A是晶体管100的俯视图。图1B是沿着图1A所示的点划线A1-A2的截面图。图1C是沿着图1A所示的点划线B1-B2的截面图。在图1A中，未图示晶体管100的部分构成要素(栅极绝缘层等)。另外，有时将点划线A1-A2方向称为沟道长度方向，将点划线B1-B2方向称为沟道宽度方向。有时在后面的晶体管的俯视图中也与图1A同样地未图示部分构成要素。
晶体管100设置在衬底102上。晶体管100包括绝缘层104、半导体层108、绝缘层110、金属氧化物层114、导电层112、第一层116、金属氧化物层117、绝缘层118等。半导体层108设置在绝缘层104上。绝缘层110、金属氧化物层114及导电层112按该顺序层叠在半导体层108上。第一层116以覆盖绝缘层104、半导体层108的顶面及侧面、绝缘层110的侧面、金属氧化物层114的侧面以及导电层112的顶面及侧面的方式设置。金属氧化物层117以覆盖第一层116的方式设置。绝缘层118以覆盖金属氧化物层117的方式设置。
导电层112的一部分被用作栅电极。绝缘层110的一部分被用作栅极绝缘层。晶体管100是在半导体层108上设置有栅电极的顶栅型晶体管。
半导体层108优选包含金属氧化物。半导体层108包括与绝缘层110接触的区域108i以及夹着区域108i的一对区域108n。区域108n与第一层116接触地设置。
与导电层112重叠的区域108i被用作晶体管100的沟道形成区域。区域108n被用作晶体管100的源区域或漏区域。
另外，导电层112、金属氧化物层114及绝缘层110的顶面形状彼此大致相同。
在本说明书等中，“顶面形状大致相同”意味着叠层的边缘至少部分地重叠，并且，例如包括上层与下层的全部或部分通过利用同一掩模图案被加工的情况。“顶面形状大致相同”还包括边缘没有完全重叠的情况，例如，在俯视时上层的边缘有可能位于下层的内侧或者外侧。
第一层116以接触于半导体层108的区域108n的方式设置。如图1B所示，第一层116接触于半导体层108和导电层112的双方，因此，第一层116优选具有绝缘性。
第一层116可以是包含铝、钛、钽、钨、铬和钌等金属元素中的至少一种的膜。第一层116优选包含铝、钛、钽和钨中的至少一种。例如，优选使用包含上述金属元素中的至少一种的氮化物或包含上述金属元素中的至少一种的氧化物。尤其是，优选使用氮化铝钛膜、氮化钛膜、氮化铝膜等氮化物膜、氧化铝钛膜等氧化物膜等。
例如，当使用氮化铝钛膜时，更优选使用满足组成式AlTiNx(x是大于0且3以下的实数)的膜或满足组成式AlTixNy(x是大于0且2以下的实数，y是大于0且4以下的实数)的膜。
此外，例如当使用氮化钛膜时，该膜优选满足组成式TiNx(x是大于0且2以下的实数)。此外，当使用氮化铝膜时，该膜优选满足组成式AlNx(x是大于0且2以下的实数)。
区域108n是半导体层108的一部分，且其电阻比作为沟道形成区域的区域108i低。区域108n是其载流子密度、氧空位密度、氮浓度、n型导电性或者氢浓度比区域108i高的区域。此外，包含在第一层116的金属元素有时扩散到区域108n。
另外，如图1A和图1B所示，晶体管100也可以在绝缘层118上包括导电层120a及导电层120b。导电层120a及导电层120b被用作源电极及漏电极。导电层120a及导电层120b分别通过设置在第一层116、金属氧化物层117及绝缘层118中的开口141a及开口141b电连接到区域108n。
被用作栅极绝缘层的绝缘层110优选包括过剩氧区域。当绝缘层110包括过剩氧区域时，能够对半导体层108供应过剩氧。因此，由于能够用过剩氧填补在半导体层108中会形成的氧空位，所以可以提供可靠性高的半导体装置。
位于绝缘层110与导电层112之间的金属氧化物层114被用作防止从绝缘层110放出的氧扩散到导电层112的阻挡膜。金属氧化物层114例如可以使用至少与绝缘层110相比不容易使氧透过的材料形成。
在本结构中，由于在导电层112与绝缘层110之间设置有阻挡性高的金属氧化物层114，所以即使使用铝或铜等容易抽吸氧的金属形成导电层112，也可以防止氧从绝缘层110扩散到导电层112。此外，即使导电层112包含氢，也可以抑制氢从导电层112通过绝缘层110供应给半导体层108。其结果是，可以降低半导体层108的作为沟道形成区域的区域108i的载流子密度。
金属氧化物层114可以使用绝缘材料或导电材料形成。具有绝缘性的金属氧化物层114被用作栅极绝缘层的一部分，另一方面，具有导电性的金属氧化物层114被用作栅电极的一部分。
金属氧化物层114优选使用其介电常数比氧化硅高的绝缘材料形成。尤其是，优选使用氧化铝膜、氧化铪膜或铝酸铪膜等。
此外，可以在半导体层108与被用作栅电极的导电层112之间设置作为主要成分不包含氮的金属氧化物膜(例如，氧化铝膜、氧化铪膜)。由此，金属氧化物层114的在层中会形成能级的氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下，典型的是，NO2或NO)的含量可以极低。由此，可以实现电特性及可靠性良好的晶体管。
氧化铝膜、氧化铪膜及铝酸铪膜等即使厚度薄(例如，厚度为5nm左右)也具有充分高的阻挡性，所以可以将它们形成得薄，而可以提高生产率。例如，金属氧化物层114的厚度可以为1nm以上且50nm以下，优选为3nm以上且30nm以下。此外，氧化铝膜、氧化铪膜及铝酸铪膜的介电常数比氧化硅膜等高。作为金属氧化物层114可以形成介电常数高的较薄的绝缘膜，由此与使用氧化硅膜等的情况相比，可以提高施加到半导体层108的栅极电场的强度。其结果是，可以降低驱动电压，而可以降低功耗。
金属氧化物层114优选利用溅射装置形成。例如，在利用溅射装置形成氧化铝膜时，通过在包含氧气体的气氛下进行成膜，可以适当地对半导体层108添加氧。此外，在利用溅射装置形成氧化铝膜时，可以提高膜密度，所以是优选的。
此外，在作为金属氧化物层114使用导电材料时，可以使用氧化铟、铟锡氧化物等氧化物导电材料。或者，也可以使用可用于半导体层108的上述金属氧化物。尤其是，优选使用包含与半导体层108相同的元素的材料。此时，例如当通过使用用于半导体层108的形成的金属氧化物靶材的溅射法形成金属氧化物层114时，在这些形成工序中可以共同使用一个沉积装置，所以是优选的。
水或氢优选不容易扩散到金属氧化物层114，此时，即使导电层112使用容易使水或氢扩散的材料形成，也可以防止水或氢扩散到绝缘层110及半导体层108。尤其是，作为金属氧化物层114优选使用氧化铝膜或氧化铪膜，因为对水或氢具有高阻挡性。
作为金属氧化物层117，优选使用不容易使氧透过的材料。由此，可以防止因工程中被施加的热等而氧从半导体层108、绝缘层110等脱离并扩散到绝缘层118。因此，可以防止被用作沟道形成区域的区域108i的载流子密度增大，而可以实现可靠性高的晶体管。
作为金属氧化物层117，可以使用与金属氧化物层114相同的膜。通过设置金属氧化物层117和金属氧化物层114，可以更有效地降低半导体层108的被用作沟道形成区域的区域108i的载流子密度。
在此，对半导体层108以及会形成在半导体层108中的氧空位进行说明。
形成在半导体层108中的氧空位因为对晶体管特性造成负面影响所以是一种问题。例如，在半导体层108中形成的氧空位有时与氢键合而成为载流子供应源。产生在半导体层108中的载流子供应源引起晶体管100的电特性的变动，典型为阈值电压的漂移。因此，在半导体层108中，氧空位量越少越好。
于是，在本发明的一个实施方式中，半导体层108附近的绝缘膜，具体而言，形成在半导体层108上的绝缘层110包含过剩氧。通过将氧或过剩氧从绝缘层110移动到半导体层108，可以减少半导体层108中的氧空位量。
另外，位于半导体层108下方的绝缘层104也可以包含过剩氧。此时，通过将过剩氧还从绝缘层104移动到半导体层108，可以进一步减少半导体层108中的氧空位量。
半导体层108优选包含金属氧化物。例如，半导体层108优选包含In、M(M为选自镓、铝、硅、硼、钇、锡、铜、钒、铍、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨和镁中的一种或多种)及Zn。尤其是，M优选为Al、Ga、Y或Sn。
尤其是，半导体层108优选使用包含In、Ga及Zn的氧化物形成。
半导体层108优选包括In的原子数比大于M的原子数比的区域。In的原子数比越大，越可以提高晶体管的场效应迁移率。
在此，在包含In、Ga及Zn的金属氧化物中，In与氧的键合力比Ga与氧的键合力弱，因此在In的原子数比较大的情况下，有氧空位形成在金属氧化物膜中的倾向。在使用以上述M表示的金属元素代替Ga的情况下，也有同样的倾向。当金属氧化物膜中的氧空位量较多时，晶体管的电特性及可靠性下降。
另一方面，在本发明的一个实施方式中，能够对包含金属氧化物的半导体层108中供应极多的氧，由此可以使用In的原子数比大的金属氧化物材料形成半导体层108。因此，可以实现具有极高的场效应迁移率、稳定的电特性以及高可靠性的晶体管。
例如，可以适当地使用In的原子数比为M的原子数比的1.5倍以上、2倍以上、3倍以上、3.5倍以上或4倍以上的金属氧化物。
尤其是，半导体层108的In、M及Zn的原子数的比率优选为In：M：Zn＝5：1：6或其附近。在此，“附近”包括如下情况：当In的比率为5时，M的比率在0.5至1.5的范围内，并且Zn的比率在5至7的范围内。
此外，半导体层108的组成不局限于上述例子。例如，半导体层108的In、M及Zn的原子数的比率优选为In：M：Zn＝4：2：3或其附近。
在半导体层108的组成中，In、M及Zn的原子数的比率也可以大致相等。也就是说，半导体层108可以包含In、M及Zn的原子数的比率为1：1：1或其附近的材料。
通过使半导体层108具有In的原子数比大于M的原子数比的区域，可以提高晶体管100的场效应迁移率。具体而言，晶体管100的场效应迁移率可以超过10cm2/Vs，优选超过30cm2/Vs。
例如，通过将上述场效应迁移率高的晶体管用于生成栅极信号的栅极驱动器，可以提供一种边框窄(窄边框)的显示装置。通过将上述场效应迁移率高的晶体管用于显示装置所包括的源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)，可以减少与显示装置连接的布线数。
即使半导体层108包括In的原子数比大于M的原子数比的区域，也如果半导体层108的结晶性较高，则有时场效应迁移率较低。
半导体层108的结晶性例如可以通过X射线衍射(XRD)或透射电子显微镜(TEM)进行分析。
混入半导体层108的氢或水分等杂质因为对晶体管特性造负面成影响所以是一种问题。因此，在半导体层108中，氢或水分等杂质越少越好。
通过作为半导体层108使用杂质浓度低且缺陷态密度低的金属氧化物膜，可以制造具有优良的电特性的晶体管，所以是优选的。这里，将杂质浓度低且缺陷态密度低(氧空位量少)的状态称为“高纯度本征”或“实质上高纯度本征”。因为高纯度本征或实质上高纯度本征的金属氧化物膜的载流子发生源较少，所以可以降低载流子密度。因此，在该金属氧化物膜中形成有沟道区域的晶体管很少具有负阈值电压(很少具有常开启特性)。因为高纯度本征或实质上高纯度本征的金属氧化物膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。此外，高纯度本征或实质上高纯度本征的金属氧化物膜的关态电流(off-state current)显著低，即便是沟道宽度为1×106μm、沟道长度为10μm的元件，当源电极与漏电极间的电压(漏电压)在1V至10V的范围时，关态电流也可以为半导体参数分析仪的测量极限以下，即1×10-13A以下。
半导体层108也可以具有两层以上的叠层结构。
例如，半导体层108可以是包括其组成彼此不同的至少两个金属氧化物膜的叠层。
例如，当使用In-Ga-Zn氧化物时，半导体层108优选为如下叠层，其中包括各自利用In、M及Zn的原子数的比率为5：1：6、4：2：3、1：1：1、1：3：4、1：3：2或其附近的溅射靶材形成的至少两个膜。
此外，半导体层108可以是包括其结晶性彼此不同的至少两个金属氧化物膜的叠层。
例如，当作为半导体层108采用其结晶性彼此不同的两个金属氧化物膜的叠层时，优选使用一个氧化物靶材在不同的沉积条件下以不暴露于大气的方式连续地形成该两个膜。
例如，将先形成的第一金属氧化物膜的形成中的氧流量比设定为比后形成的第二金属氧化物膜的形成中的氧流量比小。或者，采用在第一金属氧化物膜的形成中不引入氧的条件。由此，可以在第二金属氧化物膜的形成中高效率地供应氧。第一金属氧化物膜可以具有比第二金属氧化物膜低的结晶性以及比第二金属氧化物膜高的导电性。由于叠层的上层膜的第二金属氧化物膜的结晶性高于第一金属氧化物膜的结晶性，可以减少在半导体层108的加工时或形成绝缘层110时造成的损伤。例如，作为第一金属氧化物膜可以使用CAC-OS膜，作为第二金属氧化物膜可以使用CAAC-OS膜。
具体而言，第一金属氧化物膜的形成中的氧流量比为0％以上且低于50％，优选为0％以上且30％以下，更优选为0％以上且20％以下，典型为10％。第二金属氧化物膜的形成中的氧流量比为50％以上且100％以下，优选为60％以上且100％以下，更优选为80％以上且100％以下，进一步优选为90％以上且100％以下，典型为100％。虽然可以使第一金属氧化物膜与第二金属氧化物膜的压力、温度、功率等沉积条件不同，但是通过使氧流量比以外的条件相同，可以缩短沉积工序所需要的时间，所以是优选的。
通过使半导体层108具有上述叠层结构，可以实现电特性良好且可靠性高的晶体管。
以上是对结构例子1的说明。
以下，对其一部分与上述结构例子1不同的晶体管的结构例子进行说明。下面，有时省略与上述结构例子1相同的部分的说明。在以下所示的附图中，关于具有与上述结构例子1相同的功能的部分使用与图1B以及图1C相同的阴影线，而有时不附加附图标记。
[结构例子2]
图2A是晶体管100A的俯视图。图2B是晶体管100A的沟道长度方向上的截面图。图2C是晶体管100A的沟道宽度方向上的截面图。
晶体管100A与结构例子1的晶体管100的主要不同之处在于：晶体管100A在衬底102与绝缘层104之间包括导电层106。导电层106包括隔着绝缘层104与半导体层108重叠的部分。
在晶体管100A中，导电层106具有第一栅电极(也称为底栅电极)的功能，导电层112具有第二栅电极(也称为顶栅电极)的功能。绝缘层104的一部分被用作第一栅极绝缘层，绝缘层110的一部分被用作第二栅极绝缘层。
半导体层108的与导电层112和导电层106中的至少一个重叠的部分被用作沟道形成区域。为了简化起见，有时将半导体层108的与导电层112重叠的部分(相当于区域108i的区域)称为沟道形成区域，实际上，有时沟道还形成在半导体层108的不与导电层112重叠而与导电层106重叠的部分(相当于区域108n的区域)。
如图2C所示，导电层106可以通过形成在绝缘层104及绝缘层110中的开口142电连接到导电层112。由此，可以对导电层106和导电层112供应相同的电位。
导电层106可以使用与导电层112、导电层120a或导电层120b相同的材料形成。尤其是，当导电层106使用包含铜的材料形成时，可以降低电阻，所以是优选的。
如图2A和图2C所示，优选在沟道宽度方向上导电层112及导电层106超过半导体层108的端部。此时，如图2C所示，以在半导体层108和导电层112之间夹着绝缘层110且在半导体层108和导电层106之间夹着绝缘层104的方式由导电层112及导电层106覆盖半导体层108的沟道宽度方向上的整体。
通过采用上述结构，可以利用由一对栅电极产生的电场电围绕半导体层108。此时，尤其优选对导电层106和导电层112供应相同的电位。由此，可以对半导体层108有效地施加用来引起沟道的电场，而可以增大晶体管100A的通态电流(on-state current)。因此，可以实现晶体管100A的微型化。
此外，导电层112也可以不与导电层106连接。此时，可以对一对栅电极中的一个供应固定电位，对另一个供应用来驱动晶体管100A的信号。此时，可以通过利用供应给一个栅电极的电位控制用另一个栅电极驱动晶体管100A时的阈值电压。
以上是对结构例子2的说明。
[结构例子3]
图3A是下面所例示的晶体管100B的俯视图。图3B是晶体管100B的沟道长度方向上的截面图。图3C是晶体管100B的沟道宽度方向上的截面图。
晶体管100B与图1A至图1C所示的晶体管100的主要不同之处在于晶体管100B包括绝缘层111。
绝缘层111以覆盖导电层112、金属氧化物层114及绝缘层110的侧面的方式设置。
绝缘层111被用作阻挡层，优选为不容易使氢、氧、水等扩散的层。通过以覆盖被用作栅极绝缘层的绝缘层110的侧面的方式设置上述绝缘层111，可以防止杂质扩散到绝缘层110中以及绝缘层110中的氧从侧面脱离等，而可以提高可靠性。
绝缘层111优选从绝缘层110的侧面到导电层112的侧面延伸。由此，可以防止杂质扩散到绝缘层110与金属氧化物层114的界面以及金属氧化物层114与导电层112的界面。
作为绝缘层111，优选使用氧化铝膜、氧化铪膜或铝酸铪膜等金属氧化物膜。
氧化铝膜、氧化铪膜及铝酸铪膜等即使厚度薄也可以具有极高的阻挡性。由此，这样膜的厚度可以为0.5nm以上且50nm以下，优选为1nm以上且40nm以下，更优选为2nm以上且30nm以下。尤其是，氧化铝膜对氢等具有高阻挡性，由此即使膜的厚度极薄(例如0.5nm以上且1.5nm以下)也可以获得充分的效果。
此外，绝缘层111优选利用溅射法或原子层沉积(ALD)法等沉积方法形成。尤其是，当利用ALD法形成绝缘层111时，可以形成台阶覆盖性高且极致密的膜，由此绝缘层111可以具有高阻挡性。此外，由于溅射法适合于大型玻璃衬底，所以可以提高生产率。
例如，可以在形成成为绝缘层111的绝缘膜之后利用各向异性蚀刻以只残留与导电层112、金属氧化物层114及绝缘层110的侧面接触的部分的方式进行加工，来形成绝缘层111。
以上是对结构例子3的说明。
[结构例子4]
图4A是下面所例示的晶体管100C的俯视图。图4B是晶体管100C的沟道长度方向上的截面图。图4C是晶体管100C的沟道宽度方向上的截面图。
晶体管100C与图2A至图2C所示的晶体管100A的主要不同之处在于晶体管100C包括绝缘层111。
与在上述结构例子3中例示出的晶体管100B同样，晶体管100C包括覆盖导电层112、金属氧化物层114及绝缘层110的侧面的绝缘层111。由此可以防止杂质扩散到绝缘层110中以及绝缘层110中的氧从侧面脱离等，可以实现可靠性高的晶体管。
以上是对结构例子4的说明。
[结构例子5]
图5A是下面所例示的晶体管100D的俯视图。图5B是晶体管100D的沟道长度方向上的截面图。图5C是晶体管100D的沟道宽度方向上的截面图。
晶体管100D与图1A至图1C所示的晶体管100的主要不同之处在于晶体管100D包括绝缘层111及绝缘层107。
绝缘层107位于绝缘层110与第一层116之间。此外，绝缘层107以接触于绝缘层111的沿着导电层112、金属氧化物层114及绝缘层110的侧面的部分之顶面以及沿着半导体层108的顶面的部分之顶面的方式设置。
绝缘层111及绝缘层107都可以不使用光掩模而自对准地形成。例如，层叠成为绝缘层111的绝缘膜和成为绝缘层107的绝缘膜，不使用光掩模而对其进行各向异性蚀刻，来形成沿着导电层112、金属氧化物层114及绝缘层110的侧面的绝缘层107。接着，通过以绝缘层107为硬掩模对绝缘层111进行蚀刻加工，可以形成绝缘层111。
由于可以自对准地形成绝缘层111及绝缘层107，所以不需要用来形成绝缘层111的光掩模，可以降低制造成本。此外，当自对准地形成绝缘层111时，不发生绝缘层111与导电层112的相对错位，由此可以使半导体层108中的被用作接合区域的一对区域108n1的宽度大致一致。
绝缘层107例如可以使用与绝缘层104或绝缘层118相同的材料形成。例如，作为绝缘层107，可以使用氧化硅膜或氧氮化硅膜等无机绝缘膜。
通过设置绝缘层107，可以拉开导电层112与导电层120a或导电层120b之间的物理距离。由此，有时可以降低导电层112与导电层120a之间以及导电层112与导电层120b之间的寄生电容。
另外，如图5B所示，以在绝缘层110的端部(侧面)的外侧与半导体层108的顶面的一部分接触的方式设置绝缘层111。将半导体层108中的位于区域108i外侧且与绝缘层111重叠的一对区域都记为区域108n1。换言之，区域108n1包括半导体层108的与绝缘层111接触的面以及该面之下的区域。
另外，将半导体层108中的位于区域108i及一对区域108n1外侧的一对区域都记为区域108n2。如图5B所示，优选第一层116以接触于该区域108n2的顶面的方式设置。
区域108n2是半导体层108的一部分，且其电阻比作为沟道形成区域的区域108i低。区域108n2的电阻比区域108n1低。
区域108n1位于区域108i与区域108n2之间，也可以被称为接合区域。区域108n1包括其载流子密度比区域108i高且比区域108n2低的部分。区域108n1的载流子密度、氧空位密度、氮浓度、n型导电性或者氢浓度比区域108i高。并且，区域108n1的载流子密度、氧空位密度、氮浓度或者氢浓度比区域108n2低。
如图5B所示，在区域108n1与第一层116之间设置有被用作阻挡层的绝缘层111，而第一层116不与区域108n1直接接触，由此区域108n1的载流子密度等比区域108n2低。
注意，区域108n1中的载流子密度不一定需要均匀，有时具有从区域108n2一侧越向区域108i一侧密度越降低的密度梯度。例如，区域108n1可以具有从区域108n2一侧越向区域108i一侧氢浓度、氮浓度和氧空位密度中的至少一个(或两个以上)越降低的浓度梯度或者密度梯度。
由于晶体管100D包括被用作接合区域的区域108n1，所以对高驱动电压及大电流的耐性极高。因此，可以将晶体管100D适当地用于显示装置的栅极驱动器电路等。
以上是对结构例子5的说明。
[结构例子6]
图6A是下面所例示的晶体管100E的俯视图。图6B是晶体管100E的沟道长度方向上的截面图。图6C是晶体管100E的沟道宽度方向上的截面图。
晶体管100E与上述结构例子5所例示的晶体管100D的主要不同之处在于晶体管100E包括被用作第二栅电极的导电层106。
通过采用该结构，可以使更大的电流流过，并可以实现可靠性高的晶体管。
以上是对结构例子6的说明。
下面，对上述结构例子1的变形例子进行说明。
[变形例子1]
图7A和图7B是下面所例示的晶体管100F的截面图。图7A是晶体管100F的沟道长度方向上的截面图。图7B是晶体管100F的沟道宽度方向上的截面图。关于其俯视图，可以援用图1A。
晶体管100F与结构例子1所例示的晶体管100的主要不同之处在于晶体管100F不包括第一层116。
例如，通过在进行用来使半导体层108的区域108n低电阻化的加热处理之后，去除第一层(后面说明的第一层116a)，可以得到上述结构。
根据本发明的一个实施方式的制造方法，即使在包含氧的气氛下在利用第一层116a被低电阻化的区域108n上形成金属氧化物层117而氧供应到区域108n中，也不发生区域108n的导电性下降。因此，即使作为用来使区域108n低电阻化的第一层116a使用导电膜，也可以去除第一层116a。
以上是对变形例子1的说明。
[变形例子2]
图8A和图8B是下面所例示的晶体管100G的截面图。图8A是晶体管100G的沟道长度方向上的截面图。图8B是晶体管100G的沟道宽度方向上的截面图。关于其俯视图，可以援用图2A。
晶体管100G与上述变形例子1所例示的晶体管100F的主要不同之处在于晶体管100G包括被用作第二栅电极的导电层106。
通过采用该结构，可以使更大的电流流过，并可以实现可靠性高的晶体管。
以上是对变形例子2的说明。
下面，说明使用形成在与上述结构例子中的任一个结构例子的半导体层108相同的面上的低电阻化的金属氧化物层形成电容器的一个电极的结构例子。
[电容器的结构例子1]
图9A是结构例子1所例示的晶体管100以及可以通过与该晶体管100相同的工序形成的电容器130A的截面图。
电容器130A由被用作一个电极的金属氧化物层108C、被用作另一个电极的导电层120b、位于金属氧化物层108C与导电层120b之间且被用作介电质的第一层116的一部分、金属氧化物层117的一部分及绝缘层118的一部分构成。
金属氧化物层108C通过对其一部分成为半导体层108的金属氧化物膜进行加工而形成。金属氧化物层108C的电阻与半导体层108的区域108n同样地被降低。
在图9A所示的例子中，以覆盖导电层120a、导电层120b及绝缘层118的方式设置有绝缘层119，并且，在绝缘层119上设置有导电层109。
导电层109可被用作显示元件的一个电极(像素电极)。根据显示元件的结构，可以使用反射可见光的材料、使可见光透过的材料等形成导电层109。
导电层109通过设置在绝缘层119中的开口电连接到导电层120b。
绝缘层119被用作平坦化膜。由此，可以提高被用作像素电极的导电层109的被形成面的平坦性，从而可以提高显示元件的光学特性。
[电容器的结构例子2]
图9B是结构例子2所例示的晶体管100A以及可以通过与该晶体管100A相同的工序形成的电容器130B的截面图。
电容器130B由被用作一个电极的金属氧化物层108C、被用作另一个电极的导电层106C、以及位于金属氧化物层108C与导电层106C之间且被用作介电质的绝缘层104的一部分构成。
导电层106C通过对其一部分成为被用作晶体管100A的第一栅电极的导电层106的导电膜进行加工而形成。
导电层120b通过设置在绝缘层118、金属氧化物层117及第一层116中的开口电连接到金属氧化物层108C。由此，晶体管100A的源极和漏极中的一个与电容器130B电连接。
[电容器的结构例子3]
图9C是结构例子2所例示的晶体管100A以及可以通过与该晶体管100A相同的工序形成的电容器130C的截面图。
电容器130C由被用作一个电极的半导体层108的区域108n的一部分、被用作另一个电极的导电层106C、以及位于区域108n的一部分与导电层106C之间且被用作介电质的绝缘层104的一部分。
图9C所示的结构也可以说是半导体层108的区域108n与被用作电容器130C的一个电极的金属氧化物层无接缝地连续的结构。
晶体管100A的半导体层108的一部分(具体为区域108n)延伸超过重叠于导电层106C的区域，并构成电容器130C的一个电极。由此，晶体管100A与电容器130C电连接。
虽然图9C示出导电层109通过导电层120b与区域108n电连接的例子，但是也可以不设置导电层120b而将导电层109与区域108n直接接触。
另外，也可以使用晶体管100B、晶体管100D或晶体管100F代替图9A所示的晶体管100。
图10A示出使用晶体管100F的情况的例子。图10A所示的电容器130A’具有从图9A所示的电容器130A省略第一层116的结构。
另外，也可以使用晶体管100C、晶体管100E或晶体管100G代替图9B和图9C所示的晶体管100A。
图10B和图10C示出使用晶体管100G的情况的例子。图10B所示的电容器130B’具有从电容器130B省略第一层116的结构。图10C所示的电容器130C’具有从电容器130C省略第一层116的结构。
以上是对电容器的结构例子的说明。
[半导体装置的构成要素]
接着，对本实施方式的半导体装置的构成要素进行详细的说明。
<衬底>
只要至少需要具有能够承受后续的加热处理的耐热性，就对衬底102的材料的特性等没有特别的限制。例如，作为衬底102，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等。另外，还可以使用由硅或碳化硅形成的单晶半导体衬底或多晶半导体衬底、由硅锗等形成的化合物半导体衬底、SOI衬底等，或者也可以将设置有半导体元件的这些衬底用作衬底102。当作为衬底102使用玻璃衬底时，可以使用具有如下尺寸的任一的玻璃衬底：第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)、第10.5代、第11代或第12代等。由此，可以制造大型显示装置。
另外，作为衬底102也可以使用柔性衬底，在该柔性衬底上直接形成晶体管100。或者，也可以在衬底102与晶体管100等之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上形成半导体装置的一部分或全部，然后将其从衬底102分离并转置到其他衬底上的情况。此时，也可以将晶体管100转置到耐热性低的衬底或柔性衬底上。
<绝缘层104>
绝缘层104可以通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法、涂敷法等形成。例如，绝缘层104可以使用氧化物绝缘膜或氮化物绝缘膜的单层或叠层形成。为了提高绝缘层104与半导体层108的界面特性，绝缘层104中的至少与半导体层108接触的区域优选使用氧化物绝缘膜形成。通过使用因加热而释放氧的氧化物绝缘膜形成绝缘层104，可以利用加热处理使绝缘层104所包含的氧移动到半导体层108中。
绝缘层104的厚度可以为50nm以上、100nm以上且3000nm以下或200nm以上且1000nm以下。通过增加绝缘层104的厚度，可以使绝缘层104的氧释放量增加，而能够减少绝缘层104与半导体层108的界面能级，并且减少包含在半导体层108中的氧空位。
绝缘层104例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧化铪、氧化镓或者Ga-Zn氧化物等，并且以叠层或单层设置。在本实施方式中，作为绝缘层104，使用氮化硅膜和氧氮化硅膜的叠层结构。在绝缘层104具有叠层结构时，作为下侧的层使用氮化硅膜，作为上侧的层使用氧氮化硅膜，由此可以对半导体层108高效地供应氧。
可以将氧化物膜以外的膜(例如，氮化硅膜等)用于绝缘层104的与半导体层108接触的部分。此时，优选对绝缘层104的与半导体层108接触的表面进行氧等离子体处理等预处理，来使绝缘层104的表面或表面附近的部分氧化。
<导电层>
被用作栅电极的导电层112及106、被用作源电极和漏电极的导电层120a和导电层120b各自可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等形成。
此外，导电层112、106、120a、120b各自可以使用包含铟和锡的氧化物(In-Sn氧化物)、包含铟和钨的氧化物(In-W氧化物)、包含铟、钨和锌的氧化物(In-W-Zn氧化物)、包含铟和钛的氧化物(In-Ti氧化物)、包含铟、钛和锡的氧化物(In-Ti-Sn氧化物)、包含铟和锌的氧化物(In-Zn氧化物)、包含铟、锡和硅的氧化物(In-Sn-Si氧化物)或包含铟、镓和锌的氧化物(In-Ga-Zn氧化物)等氧化物导电体或金属氧化物形成。
在此，对氧化物导电体进行说明。在本说明书等中，也可以将氧化物导电体称为OC。例如，氧化物导电体是通过如下步骤而得到的。在金属氧化物中形成氧空位，对该氧空位添加氢而在导带附近形成施主能级。其结果，金属氧化物的导电性增高，而金属氧化物成为导电体。可以将成为导电体的金属氧化物称为氧化物导电体。一般而言，由于金属氧化物的能隙大，因此具有可见光透过性。氧化物导电体是在导带附近具有施主能级的金属氧化物。由于在氧化物导电体中，起因于施主能级的吸收的影响小，因此氧化物导电体对可见光具有与金属氧化物大致相同的透光性。
导电层112也可以具有包含上述氧化物导电体(金属氧化物)的导电膜与包含金属或合金的导电膜的叠层结构。通过使用包含金属或合金的导电膜，可以降低布线电阻。此时，与被用作栅极绝缘膜的绝缘层接触的导电膜优选为包含氧化物导电体的导电膜。
作为导电层112、106、120a、120b，也可以使用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，可以利用湿蚀刻对该膜进行加工，其结果是抑制制造成本。
在上述金属元素中，钛、钨、钽和钼中的任一个或多个元素优选包括在导电层112、106、120a、120b中。尤其是，作为导电层112、106、120a、120b，优选使用氮化钽膜。氮化钽膜具有导电性且具有对铜及氢的高阻挡性。此外，从氮化钽膜本身释放的氢量少，所以优选将其用作与半导体层108接触的导电膜或半导体层108附近的导电膜。
<绝缘层110>
用作晶体管100等的栅极绝缘膜的绝缘层110可以是包括通过等离子体增强化学气相沉积(PECVD)法、溅射法等形成的如下膜中的至少一个的绝缘层：氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜。此外，绝缘层110也可以具有两层的叠层结构或三层以上的叠层结构。
作为接触于用作晶体管100等的沟道区域的半导体层108的绝缘层110优选为氧化物绝缘膜，特别优选包括包含超过化学计量组成的氧的区域(过剩氧区域)。换言之，绝缘层110是能够释放氧的绝缘膜。为了在绝缘层110中设置过剩氧区域，例如可以在氧气氛下形成绝缘层110或者在氧气氛下对形成后的绝缘层110进行热处理。
当作为绝缘层110使用氧化铪时发挥如下效果。氧化铪的介电常数比氧化硅及氧氮化硅高。因此，使用氧化铪的绝缘层110的厚度可以比使用氧化硅的绝缘层大，由此，可以减少隧道电流引起的泄漏电流。也就是说，可以实现关态电流低的晶体管。再者，与具有非晶结构的氧化铪相比，具有结晶结构的氧化铪的介电常数较高。因此，为了形成关态电流低的晶体管，优选使用具有结晶结构的氧化铪。作为结晶结构的例子，可以举出单斜晶系或立方晶系等。注意，本发明的一个实施方式不局限于此。
绝缘层110的缺陷优选少，典型的是通过电子自旋共振法(ESR)观察的信号越少越好。例如，作为上述信号可举出在g值为2.001时观察的E’中心所引起的信号。此外，E’中心起因于硅的悬空键。作为绝缘层110使用其起因于E’中心的信号的自旋密度为3×1017spins/cm3以下、优选为5×1016spins/cm3以下的氧化硅膜或氧氮化硅膜即可。
<半导体层>
当半导体层108包含In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子数比优选满足In＞M。这种溅射靶材的金属元素的原子数比例如是In:M:Zn＝1:1:1、1:1:1.2、2:1:3、3:1:2、4:2:4.1、5:1:6、5:1:7、5:1:8、6:1:6、5:2:5等。
当半导体层108包含In-M-Zn氧化物时，溅射靶材优选包含多晶的In-M-Zn氧化物。通过使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有结晶性的半导体层108。注意，所形成的半导体层108中的金属元素的原子数比在上述溅射靶材中的金属元素的原子数比中的任意原子数比的±40％的范围内变动。例如，在用来形成半导体层108的溅射靶材的组成为In:Ga:Zn＝4:2:4.1[原子数比]时，所形成的半导体层108的组成有时为In:Ga:Zn＝4:2:3[原子数比]或4:2:3附近。
半导体层108的能隙为2eV以上，优选为2.5eV以上。如此，通过使用能隙较宽的金属氧化物，可以降低晶体管的关态电流。
半导体层108优选具有非单晶结构。非单晶结构例如包括CAAC-OS(C AxisAligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)、多晶结构、微晶结构或非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
[制造方法例子]
下面，对本发明的一个实施方式的晶体管及电容器的制造方法进行说明。在此，以图9B所例示的晶体管100A及电容器130B为例子进行说明。
包括在半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法、原子层沉积(ALD)法等中的任意方法形成。作为CVD法有等离子体增强化学气相沉积(PECVD)法、热CVD法等。此外，作为热CVD法之一，有有机金属CVD(MOCVD)法。
此外，构成半导体装置的薄膜(绝缘膜、半导体膜、导电膜等)可以利用旋涂法、浸渍法、喷涂法、喷墨法、分配器法、丝网印刷法、胶版印刷法、刮刀(doctor knife)法、狭缝式涂布法、辊涂法、帘式涂布法、刮刀式涂布法等方法形成。
当对包括在半导体装置中的薄膜进行加工时，可以利用光刻法等。除了上述方法以外，还可以利用纳米压印法、喷砂法、剥离法等对薄膜进行加工。此外，可以利用金属掩模等遮蔽掩模的成膜方法形成岛状的薄膜。
光刻法典型地有如下两种方法。在一个方法中，在要进行加工的薄膜上形成抗蚀剂掩模，通过蚀刻等对该薄膜进行加工，并去除抗蚀剂掩模。在另一个方法中，在形成感光性薄膜之后，进行曝光及显影来将该薄膜加工为所希望的形状。
在光刻法中，作为用于曝光的光，例如可以使用i线(波长为365nm)光、g线(波长为436nm)光、h线(波长为405nm)光或将i线、g线和h线混合而成的光。另外，还可以使用紫外光、KrF激光或ArF激光等。另外，也可以利用液浸曝光技术进行曝光。作为用于曝光的光，也可以使用极紫外光(EUV)或X射线。另外，也可以使用电子束代替用于曝光的光。当使用EUV、X射线或电子束时，可以进行极其微细的加工，所以是优选的。另外，在通过电子束等光束的扫描进行曝光时，不需要光掩模。
作为薄膜的蚀刻方法，可以利用干蚀刻法、湿蚀刻法及喷砂法等。
图11A至图11F、图12A至图12E以及图13A和图13B是说明晶体管100A及电容器130B的制造方法的沟道长度方向上的截面图。
<导电层106、导电层106C的形成>
在衬底102上形成导电膜，对该导电膜进行蚀刻加工，来同时形成被用作栅电极的导电层106以及被用作电容器的一个电极的导电层106C(图11A)。
<绝缘层104的形成>
接着，以覆盖衬底102、导电层106及导电层106C的方式形成绝缘层104(图11B)。绝缘层104可以利用等离子体CVD法、ALD法、溅射法等形成。
<半导体层108、金属氧化物层108C的形成>
接着，在绝缘层104上形成金属氧化物膜108f(图11C)。
金属氧化物膜108f优选通过使用金属氧化物靶材的溅射法形成。
另外，当形成金属氧化物膜108f时，可以混合氧气体与惰性气体(例如，氦气体、氩气体、氙气体等)。在形成金属氧化物膜108f时的沉积气体整体中氧气体所占的比率(以下，也称为氧流量比)优选为0％以上且100％以下，更优选为5％以上且20％以下。通过降低氧流量比，使金属氧化物膜108f的结晶性较低，可以获得通态电流高的晶体管。
在室温以上且180℃以下，优选为室温以上且140℃以下的衬底温度下形成金属氧化物膜108f。在形成金属氧化物膜108f时的衬底温度例如为室温以上且低于140℃时，生产率得到提高，所以是优选的。通过在将衬底温度设定为室温或不进行意图性的加热的状态下形成金属氧化物膜108f，金属氧化物膜108f容易具有低结晶性。
金属氧化物膜108f的厚度在3nm至200nm的范围内，优选在3nm至100nm的范围内，更优选在3nm至60nm的范围内。
当作为衬底102使用大型玻璃衬底(例如，第六代至第十二代)时，在形成金属氧化物膜108f时的衬底温度为200℃以上且300℃以下的情况下，衬底102有可能变形(应变或翘曲)。因此，在使用大型玻璃衬底的情况下，通过将形成金属氧化物膜108f时的衬底温度设定为室温以上且低于200℃，可以抑制玻璃衬底的变形。
另外，需要进行溅射气体的高纯度化。例如，作为用作溅射气体的氧气体或氩气体，使用露点为-40℃以下，优选为-80℃以下，更优选为-100℃以下，进一步优选为-120℃以下的高纯度气体，由此可以尽可能地防止水分等混入金属氧化物膜108f。
另外，在通过溅射法形成金属氧化物膜108f的情况下，优选使用低温泵等吸附式真空抽气泵对溅射装置的处理室进行高真空抽气(抽空到5×10-7Pa至1×10-4Pa左右)以尽可能地去除对金属氧化物来说是杂质的水等。尤其是，在待机时的溅射装置的处理室内的相当于H2O的气体分子(相当于m/z＝18的气体分子)的分压为1×10-4Pa以下，优选为5×10- 5Pa以下。
优选在形成金属氧化物膜108f之前进行用来使附着于绝缘层104的表面上的水或氢脱离的加热处理。例如，可以在减压气氛下以70℃以上且200℃以下的温度进行加热处理。此时，优选以绝缘层104的表面不暴露于大气的方式连续地形成金属氧化物膜108f。例如，沉积装置优选被构成为加热衬底的加热室与形成金属氧化物膜108f的沉积室通过闸阀等连接。
接着，对金属氧化物膜108f进行加工，来同时形成岛状的半导体层108及金属氧化物层108C(图11D)。
当对金属氧化物膜108f进行加工时，可以使用湿蚀刻法和/或干蚀刻法。
在形成金属氧化物膜108f之后或者在通过对金属氧化物膜108f进行加工来形成半导体层108之后进行加热处理来使金属氧化物膜108f或半导体层108脱氢化或脱水化。作为加热处理的温度，典型地为150℃以上且低于衬底的应变点、250℃以上且450℃以下或者300℃以上且450℃以下。
可以在包含氦、氖、氩、氙、氪等稀有气体或包含氮的惰性气氛中进行加热处理。或者，也可以先在惰性气氛中进行加热处理之后在氧气氛中进行加热处理。另外，上述惰性气体气氛及氧气氛优选不包含氢、水等。处理时间可以是3分钟以上且24小时以下。
该加热处理可以使用电炉、RTA装置等。通过使用RTA装置，如果加热时间较短，则可以在衬底的应变点以上的温度下进行加热处理。由此，可以缩短加热处理时间。
在进行加热的同时形成金属氧化物膜108f，或者在形成金属氧化物膜108f之后进行加热处理，由此，利用二次离子质谱分析法(SIMS)测得的金属氧化物膜108f中的氢浓度可以为5×1019atoms/cm3以下、1×1019atoms/cm3以下、5×1018atoms/cm3以下、1×1018atoms/cm3以下、5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
<绝缘膜110f的形成>
接着，在半导体层108、金属氧化物层108C及绝缘层104上形成成为绝缘层110的绝缘膜110f。
作为绝缘膜110f，例如优选通过使用等离子体增强化学气相沉积装置(PECVD装置或者简称为等离子体CVD装置)形成氧化硅膜或氧氮化硅膜等氧化物膜。此时，作为源气体，优选使用包含硅的沉积气体及氧化性气体。作为包含硅的沉积气体的典型例子，有硅烷、乙硅烷、丙硅烷、氟化硅烷等。作为氧化性气体，有氧、臭氧、一氧化二氮、二氧化氮等。
作为绝缘膜110f，可以在如下条件下利用PECVD装置形成缺陷少的氧氮化硅膜：相对于沉积气体流量的氧化性气体流量大于20倍且小于100倍，或者为40倍以上且80倍以下；并且处理室内的压力低于100Pa，或为50Pa以下。
此外，作为绝缘膜110f，可以在如下条件下形成致密的氧化硅膜或氧氮化硅膜：将设置在PECVD装置的抽成真空的处理室内的衬底保持在280℃以上且350℃以下的温度，被引入源气体的处理室内的压力设定为20Pa以上且250Pa以下，更优选为100Pa以上且250Pa以下，并对设置在处理室内的电极供应高频功率。
另外，可以通过使用微波的PECVD法形成绝缘膜110f。微波是指300MHz至300GHz的频率范围的波。微波的电子温度低，并且其电子能量小。此外，在被供应的电力中，用于加速电子的电力的比率少，因此能够将电力用于更多分子的离解及电离。因此，能够使密度高的等离子体(高密度等离子体)激发。因此，对被形成面及沉积物造成的等离子体损伤少，由此能够形成缺陷少的绝缘膜110f。
另外，可以通过使用有机硅烷气体的CVD法形成绝缘膜110f。作为有机硅烷气体，可以使用正硅酸乙酯(TEOS)(化学式为Si(OC2H5)4)、四甲基硅烷(TMS)(化学式为Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等含有硅的化合物中的任意化合物。通过利用使用有机硅烷气体的CVD法，能够形成覆盖性高的绝缘膜110f。
<金属氧化物膜114f的形成>
接着，在绝缘膜110f上形成成为金属氧化物层114的金属氧化物膜114f。
金属氧化物膜114f例如优选在包含氧的气氛下形成。尤其是，优选在包含氧的气氛下利用溅射法形成。由此，可以在形成金属氧化物膜114f时对绝缘膜110f供应氧。
例如，金属氧化物膜114f优选通过作为沉积气体使用氧并利用金属靶材的反应性溅射法形成。在作为金属靶材例如使用铝的情况下，可以形成氧化铝膜。
在形成金属氧化物膜114f时，引入到沉积装置的沉积室内的沉积气体的总流量中的氧流量的比率越高(高氧流量比)或沉积室内的氧分压越高，越可以增大供应给绝缘膜110f中的氧量。氧流量比或氧分压例如为50％以上且100％以下，优选为65％以上且100％以下，更优选为80％以上且100％以下，进一步优选为90％以上且100％以下。尤其是，氧流量比优选为100％，来使氧分压尽量接近于100％。
如此，通过在包含氧的气氛下利用溅射法形成金属氧化物膜114f，可以在形成金属氧化物膜114f时对绝缘膜110f供应氧且防止氧从绝缘膜110f脱离。其结果是，可以将极多的氧封闭在绝缘膜110f中。并且，可以通过后面的加热处理对半导体层108供应较多的氧。其结果是，可以减少半导体层108中的氧空位量，而可以实现可靠性高的晶体管。
另外，在形成金属氧化物膜114f之后，通过蚀刻部分地去除金属氧化物膜114f、绝缘膜110f及绝缘层104，来形成到达导电层106的开口。由此，可以将后面形成的导电层112与导电层106通过该开口电连接。
<导电膜112f的形成>
接着，在金属氧化物膜114f上形成成为导电层112的导电膜112f(图11E)。
导电膜112f优选通过使用由金属或合金形成的溅射靶材的溅射法形成。
<导电膜112f、金属氧化物膜114f、绝缘膜110f的蚀刻>
接着，通过蚀刻部分地去除导电膜112f、金属氧化物膜114f、绝缘膜110f，使半导体层108的一部分及金属氧化物层108C露出(图11F)。
在此，优选使用一个抗蚀剂掩模对导电膜112f、金属氧化物膜114f及绝缘膜110f进行加工。或者，也可以将通过蚀刻得到的导电层112用作后面的蚀刻中的硬掩模，以得到金属氧化物层114及绝缘层110。
由此，可以形成顶面形状大致相同的岛状的导电层112、金属氧化物层114及绝缘层110。
在对导电膜112f、金属氧化物膜114f及绝缘膜110f进行蚀刻时，有时不被绝缘层110覆盖的半导体层108的一部分及金属氧化物层108C也被蚀刻，而其厚度减少。
<第一层116的形成>
接着，形成第一层116(图12A)。
在此，作为第一层116形成具有绝缘性的膜。注意，当在后面的加热处理等工序中使第一层116绝缘化时，形成时的第一层116也可以具有导电性。
作为第一层116，形成包含铝、钛、钽、钨、铬和钌等金属元素中的至少一种的膜。第一层116优选包含铝、钛、钽和钨中的至少一种。此外，优选的是，使用包含上述金属元素中的至少一种的氮化物或包含上述金属元素中的至少一种的氧化物。作为具有绝缘性的膜，可以适当地使用氮化铝钛膜、氮化钛膜、氮化铝膜等氮化物膜、氧化铝钛膜等氧化物膜等。
在此，第一层116优选通过作为沉积气体使用氮气体或氧气体的溅射法形成。由此，即使不改变溅射靶材，通过控制沉积气体的流量也可以容易控制膜性质。
<加热处理>
接着，进行加热处理(图12B)。通过该加热处理，使半导体层108的与第一层116接触的区域低电阻化，来在半导体层108中形成低电阻的区域108n。与此同时，可以使金属氧化物层108C低电阻化。
加热处理优选在氮或稀有气体等惰性气体气氛下进行。加热处理的温度越高越好，可以考虑衬底102、导电层106、导电层112等的耐热性而决定。例如，加热处理的温度可以在120℃至500℃的范围内，优选在150℃至450℃的范围内，更优选在200℃至400℃的范围内，进一步优选在250℃至400℃的范围内。例如，当加热处理的温度为350℃左右时，可以通过利用大型玻璃衬底的生产设备高成品率地制造半导体装置。
在该制造方法中不去除第一层116，因此加热处理也可以在形成第一层116之后的任何时序进行。另外，上述加热处理也可以兼作其他加热处理。
通过加热处理，半导体层108及金属氧化物层108C中的氧被第一层116抽出而产生氧空位。该氧空位与半导体层108或金属氧化物层108C中的氢键合，因此提高载流子浓度，半导体层108及金属氧化物层108C的与第一层116接触的部分被低电阻化。
或者，通过加热处理，有时包含在第一层116中的金属元素扩散到半导体层108及金属氧化物层108C中，由此，半导体层108及金属氧化物层108C的一部分被合金化且被低电阻化。
或者，有时包含在第一层116中的氮及氢或者包含在加热处理的气氛中的氮等通过加热处理扩散到半导体层108及金属氧化物层108C中，由此，半导体层108及金属氧化物层108C被低电阻化。
通过上述复合作用而低电阻化的半导体层108的区域108n及金属氧化物层108C成为极稳定的低电阻区域。通过上述方式形成的区域108n及金属氧化物层108C具有如下特征：例如即使在后面的工序中经过被供应氧的处理，其电阻也不再次增高。
<金属氧化物层117的形成>
接着，在第一层116上形成金属氧化物层117(图12C)。金属氧化物层117可以通过与上述金属氧化物膜114f相同的方法形成。
在形成金属氧化物层117时，有时氧通过第一层116添加到半导体层108的区域108n及金属氧化物层108C，但是如上所述，区域108n及金属氧化物层108C的电阻也不再次增高而保持为低。
此外，在形成金属氧化物层117时，可以将氧通过第一层116及半导体层108供应给绝缘层104。此外，可以将氧从被用作栅极绝缘层的绝缘层110的侧面通过第一层116供应给绝缘层104。
此外，也可以在形成金属氧化物层117之后进行加热处理。通过在由被用作阻挡层的金属氧化物层117覆盖半导体层108的状态下进行加热处理，可以适当地从绝缘层110及绝缘层104对半导体层108的作为沟道形成区域的区域108i供应氧。
<绝缘层118的形成>
接着，以覆盖金属氧化物层117的方式形成绝缘层118(图12D)。
绝缘层118可以利用等离子体CVD法或溅射法等形成。
<开口141a、141b、141c的形成>
接着，利用光刻法在绝缘层118的所希望的位置形成掩模，然后，通过蚀刻部分地去除绝缘层118、金属氧化物层117及第一层116，来形成到达区域108n的开口141a、开口141b及到达金属氧化物层108C的开口141c。
<导电层120a、120b的形成>
接着，以填充开口141a、开口141b、开口141c的方式在绝缘层118上形成导电膜，将该导电膜加工为所希望的形状，来形成导电层120a、导电层120b(图12E)。
通过上述工序，可以制造互相电连接的晶体管100A和电容器130B。下面，还对直到形成显示元件的像素电极的工序进行说明。
<绝缘层119的形成>
接着，以覆盖导电层120a、导电层120b及绝缘层118的方式形成绝缘层119(图13A)。
绝缘层119优选使用有机树脂形成，此时可以提高平坦性。典型的是，可以利用旋涂法、分配器法、丝网印刷法、狭缝涂布法等形成绝缘层119。
此外，绝缘层119也可以使用无机绝缘材料形成。在此情况下，可以利用与绝缘层118相同的方法形成绝缘层119。
另外，通过使用感光性树脂材料形成绝缘层119，可以在形成绝缘层119的同时形成到达导电层120b的开口。此外，当绝缘层119使用非感光性材料形成时，可以通过蚀刻形成开口。
<导电层109的形成>
接着，形成导电层109(图13B)。导电层109可以利用与导电层112等相同的方法形成。
通过上述工序，可以制造像素电极、晶体管100A、电容器130B。在此，图13B与图9B相同。
另外，可以通过对导电层120b进行加工以便重叠于金属氧化物层108C来制造图9A所示的电容器130A。
另外，当制造图9C所示的电容器130C时，可以通过改变用来得到上述半导体层108及金属氧化物层108C的光掩模，将这些层形成为一个岛状的层。
以上是对制造方法例子的说明。
[制造方法例子的变形例子]
下面，对图10B所示的晶体管100G及电容器130B’的制造方法的例子进行说明。注意，下面省略与上述制造方法例子共通的部分的说明，主要说明与上述例子不同之处。
首先，与上述制造方法同样，在衬底102上形成导电层106、导电层106C、绝缘层104、半导体层108、金属氧化物层108C、绝缘层110、金属氧化物层114、导电层112。
然后，形成第一层116a。
由于在后面的工序中去除第一层116a，所以除了上述制造方法例子所示的具有绝缘性的膜或者被绝缘化的膜之外，第一层116a也可以是具有导电性的膜。
例如，作为第一层116a，除了上述膜以外，也可以形成包含铝、钛、钽、钨、铬和钌等金属元素中的至少一种的金属膜或合金膜。第一层116a优选包含铝、钛、钽和钨中的至少一种。
接着，通过进行加热处理，形成低电阻化的区域108n及低电阻化的金属氧化物层108C(图14A)。
接着，利用蚀刻去除第一层116a(图14B)。
在对第一层116a进行蚀刻时，有时导电层112、金属氧化物层114、绝缘层110、半导体层108、金属氧化物层108C等的一部分也被蚀刻。尤其是，在第一层116a是金属膜或合金膜的情况下，优选使用与导电层112不同的材料形成第一层116a，而选择相对于导电层112的第一层116a的蚀刻速率的选择比较高的蚀刻方法。
接着，通过与上述方法同样的方法形成金属氧化物层117(图14C)。此时，由于金属氧化物层117以与区域108n及金属氧化物层108C接触的方式形成，所以有时在形成金属氧化物层117时区域108n及金属氧化物层108C被供应氧，但是如上所述，区域108n及金属氧化物层108C的电阻也不再次增高而保持为低。
关于之后的工序，可以参照上述制造方法。
通过上述方法，如图14D所示，可以形成晶体管100G、电容器130B’、导电层109。在此，图14D与图10B相同。
以上是对制造方法例子的变形例子的说明。
本实施方式所示的结构例子、制造方法例子及对应于这些例子的附图等的至少一部分可以与其他结构例子、其他制造方法例子或其他附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式2)
在本实施方式中，对包括在实施方式1中例示的晶体管中的任意晶体管的显示装置的一个例子进行说明。
[结构例子]
图15A是示出显示装置的例子的俯视图。图15A所示的显示装置700包括：第一衬底701上的像素部702；第一衬底701上的源极驱动电路部704及栅极驱动电路部706；以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712；以及以与第一衬底701对置的方式设置的第二衬底705。注意，由密封剂712贴合第一衬底701及第二衬底705。也就是说，像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705密封。注意，虽然在图15A中未图示，但是在第一衬底701与第二衬底705之间设置有显示元件。
在显示装置700中，设置在第一衬底701上的不是由密封剂712围绕的区域中设置有柔性印刷电路(FPC)端子部708。FPC端子部708电连接到像素部702、源极驱动电路部704及栅极驱动电路部706。FPC端子部708连接于FPC716，并且通过FPC716对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信号等。像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708与信号线710连接。来自FPC716的各种信号等通过信号线710供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。另外，虽然示出将源极驱动电路部704及栅极驱动电路部706形成在形成有像素部702的第一衬底701上的显示装置700的例子，但是结构并不局限于此。例如，可以只将栅极驱动电路部706形成在第一衬底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。此时，也可以将包括形成有源极驱动电路或栅极驱动电路等的基板(例如，由单晶半导体膜或多晶半导体膜形成的驱动电路板)的IC形成于第一衬底701或FPC716。另外，对另行形成的驱动电路板的连接方法没有特别的限制，例如，可以采用COG(Chip On Glass：玻璃覆晶封装)方法、引线键合方法等。
另外，显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管。作为该晶体管可以适用本发明的一个实施方式的半导体装置的晶体管中的任意晶体管。
另外，显示装置700可以包括各种元件。作为该元件的例子，可以举出电致发光(EL)元件(包含有机物及无机物的EL元件、有机EL元件、无机EL元件、LED等)、发光晶体管元件(根据电流发光的晶体管)、电子发射器、液晶元件、电子墨水元件、电泳元件、电湿润(electrowetting)元件、等离子体显示面板(PDP)、MEMS(微电子机械系统)显示器(例如光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)元件、干涉调制显示(IMOD)元件等)、压电陶瓷显示器等。
此外，作为使用EL元件的显示装置的例子，有EL显示器等。作为使用电子发射器的显示装置的例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display，表面传导电子发射显示器)等。作为使用液晶元件的显示装置的例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为使用电子墨水元件或电泳元件的显示装置的例子，有电子纸等。注意，在半透射式液晶显示器或反射式液晶显示器中，使像素电极的一部分或全部具有反射电极的功能。例如，像素电极的一部分或全部使用铝、银等形成。并且，此时也可以将SRAM等存储电路设置在反射电极下，此时，可以进一步降低功耗。
作为显示装置700的显示方式，可以采用逐行扫描方式或隔行扫描方式等。另外，作为在进行彩色显示时在像素中控制的颜色要素，不局限于R(红色)、G(绿色)和B(蓝色)这三种颜色。例如，可以采用R像素、G像素、B像素及W(白色)像素这四种像素。或者，如PenTile排列，也可以由RGB中的两个颜色构成一个颜色要素，该两个颜色可以根据颜色要素而不同。或者可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种或多种颜色。另外，各个颜色要素的点的显示区域的大小可以不同。但是，所公开的发明的一个实施方式不局限于彩色显示的显示装置，而也可以应用于黑白显示的显示装置。
另外，为了将白色光(W)用于背光源或前光源(有机EL元件、无机EL元件、LED、荧光灯等)使显示装置进行彩色显示，也可以使用着色层(也称为滤光片)。例如可以适当地组合红色(R)着色层、绿色(G)着色层、蓝色(B)着色层、黄色(Y)着色层等而使用。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，有时可以减少着色层所引起的明亮图像的亮度降低而减少功耗两成至三成左右。注意，在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，各发光元件也可以发射各颜色R、G、B、Y、W的光。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
此外，作为彩色化的方式，可以举出上述经过滤色片将白色光的一部分转换为红色光、绿色光及蓝色光的滤色片方式；使用红色光、绿色光及蓝色光的三色方式；以及将蓝色光的一部分转换为红色光或绿色光的颜色转换方式或量子点方式。
图15B所示的显示装置700A是能够适当地用于具有大型屏幕的电子设备的显示装置。例如，显示装置700A适当地用于电视装置、显示器、数字标牌等。
显示装置700A包括多个源极驱动器IC721、一对栅极驱动器电路722。
多个源极驱动器IC721分别安装到各FPC723。此外，在多个FPC723的每一个中，一个端子与第一衬底701连接，另一个端子与印刷电路板724连接。通过使FPC723弯曲，可以将印刷电路板724配置在像素部702的背面，安装到电器设备，而可以实现节省空间型电子设备。
另一方面，栅极驱动器电路722形成在第一衬底701上。由此，可以实现窄边框的电子设备。
通过采用上述结构，可以实现大型且高清晰显示装置。例如，可以将该结构应用于屏幕尺寸为对角线30英寸以上、40英寸以上、50英寸以上或60英寸以上的显示装置。此外，可以实现全高清、4K2K、8K4K等极为高清晰的显示装置。
[截面结构例子]
在本实施方式中，使用图16、图17及图18说明作为显示元件包括液晶元件或EL元件的结构。图16及图17各自是沿着图15A所示的点划线Q-R的截面图，示出作为显示元件使用液晶元件的结构。另外，图18是沿着图15A所示的点划线Q-R的截面图，示出作为显示元件使用EL元件的结构。
下面，首先说明图16、图17以及图18的共同构成要素，接着说明图16、图17以及图18之间不同的构成要素。
<显示装置的共同构成要素>
图16、图17以及图18所示的显示装置700各自包括：引绕布线部711；像素部702；源极驱动电路部704；以及FPC端子部708。另外，引绕布线部711包括信号线710。另外，像素部702包括晶体管750及电容器790。另外，源极驱动电路部704包括晶体管752。
作为晶体管750及晶体管752也可以使用实施方式1所示的晶体管中的任意晶体管。
在本实施方式中使用的晶体管包括高度纯化且氧空位的形成被抑制的氧化物半导体膜。该晶体管可以降低关态电流。因此，可以长时间保持视频信号等电信号，也可以延长视频信号等的写入工作的间隔。因此，可以降低刷新工作的频度，由此可以发挥降低功耗的效果。
另外，在本实施方式中使用的晶体管能够得到较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种高速晶体管用于显示装置，可以在同一衬底上形成像素部的开关晶体管及驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以缩减显示装置的构件数。另外，通过在像素部中使用高速晶体管，可以提供高品质的图像。
电容器790包括下部电极和上部电极。下部电极是通过与设置在晶体管750的半导体层中的源区域及漏区域相同的工序而形成的。上部电极是通过对与成为被用作晶体管750的源电极及漏电极的导电膜的导电膜进行加工而形成的。在下部电极与上部电极之间设置有被用作晶体管750上的保护绝缘膜的绝缘膜的一部分。就是说，电容器790具有将用作电介质膜的绝缘膜夹在一对电极之间的叠层结构。
另外，在图16至图18中，在晶体管750、晶体管752及电容器790上设置有平坦化绝缘膜770。
此外，也可以将“源极驱动电路部704”换称为“栅极驱动电路部”。
信号线710与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。当信号线710例如使用包含铜元素的材料形成时，起因于布线电阻的信号延迟等较少，而可以实现大屏幕的显示。
另外，FPC端子部708包括连接电极760、各向异性导电膜780及FPC716。连接电极760与用作晶体管750、752的源电极及漏电极的导电膜在同一工序中形成。另外，连接电极760与FPC716的端子通过各向异性导电膜780电连接。
另外，作为第一衬底701及第二衬底705，例如可以使用玻璃衬底。另外，作为第一衬底701及第二衬底705，也可以使用柔性衬底。作为柔性衬底，例如可以举出塑料衬底等。
另外，在第一衬底701与第二衬底705之间设置有结构体778。结构体778是柱状间隔物，并用来控制第一衬底701与第二衬底705之间的距离(单元间隙(cell gap))。另外，作为结构体778，也可以使用球状间隔物。
在第二衬底705上设置有用作黑矩阵的遮光膜738、用作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
<使用液晶元件的显示装置的结构例子>
图16所示的显示装置700包括液晶元件775。液晶元件775包括导电膜772、导电膜774及液晶层776。导电膜774设置在第二衬底705并被用作对置电极。图16所示的显示装置700可以通过由施加到导电膜772与导电膜774的电压改变液晶层776的取向状态，由此控制光的透过及非透过而显示图像。
导电膜772电连接到晶体管750所具有的被用作源电极或漏电极的导电膜。导电膜772形成在平坦化绝缘膜770上并被用作像素电极，即显示元件的一个电极。
作为导电膜772，可以使用对可见光具有透光性的导电膜或对可见光具有反射性的导电膜。作为对可见光具有透光性的导电膜，例如，优选使用包含选自铟(In)、锌(Zn)、锡(Sn)中的一种的材料。作为对可见光具有反射性的导电膜，例如，可以使用包含铝或银的材料。
在导电膜772使用对于可见光具有反射性的导电膜时，显示装置700为反射式液晶显示装置。在导电膜772使用对于可见光具有透光性的导电膜时，显示装置700为透射式液晶显示装置。当采用反射式液晶显示装置时，在观看者一侧设置偏振片。另一方面，当采用透射式液晶显示装置时，设置夹着液晶元件的一对偏振片。
通过改变导电膜772上的结构，可以改变液晶元件的驱动方式。图17示出此时的例子。此外，图17所示的显示装置700是作为液晶元件的驱动方式使用水平电场模式(例如，FFS模式)的例子。在是图17所示的结构的情况下，导电膜772上设置有绝缘膜773，绝缘膜773上设置有导电膜774。此时，导电膜774具有公共电极的功能，可以由隔着绝缘膜773在导电膜772与导电膜774之间产生的电场控制液晶层776的取向状态。
注意，虽然在图16及图17中未图示，但是也可以在导电膜772和/或导电膜774的与液晶层776接触的一侧设置取向膜。此外，虽然在图16及图17中未图示，但是也可以适当地设置偏振构件、相位差构件、抗反射构件等光学构件(光学衬底)等。例如，也可以使用利用偏振衬底及相位差衬底的圆偏振。此外，作为光源，也可以使用背光、侧光等。
在作为显示元件使用液晶元件的情况下，可以使用热致液晶、低分子液晶、高分子液晶、聚合物分散液晶、聚合物网络液晶、铁电液晶、反铁电液晶等。这些液晶材料根据条件呈现出胆甾相、近晶相、立方相、手征向列相、均质相等。
在采用横向电场方式的情况下，也可以使用不使用取向膜的呈现蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾型液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。因为蓝相只在较窄的温度范围内出现，所以将其中混合了几wt％以上的手征试剂的液晶组合物用于液晶层，以扩大温度范围。由于包含呈现蓝相的液晶和手征试剂的液晶组成物的响应速度快，并且其具有光学各向同性。由此，不需要取向处理。另外，因不需要设置取向膜而不需要摩擦处理，因此可以防止由于摩擦处理而引起的静电破坏，由此可以降低制造工序中的液晶显示装置的不良和破损。此外，呈现蓝相的液晶材料的视角依赖性小。
另外，当作为显示元件使用液晶元件时，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面内转换)模式、FFS(Fringe Field Switching：边缘电场转换)模式、ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式、OCB(Optical Compensated Birefringence：光学补偿弯曲)模式、FLC(FerroelectricLiquid Crystal：铁电性液晶)模式以及AFLC(AntiFerroelectric Liquid Crystal：反铁电性液晶)模式、ECB(Electrically Controlled Birefringence：电控双折射)模式、宾主模式等。
显示装置也可以使用常黑型液晶显示装置，例如采用垂直取向(VA)模式的透过型液晶显示装置。作为垂直取向模式，可以举出几个例子，例如可以使用MVA(Multi-DomainVertical Alignment：多畴垂直取向)模式、PVA(Patterned Vertical Alignment：垂直取向构型)模式、ASV(Advanced Super View：高级超视觉)模式等。
<使用发光元件的显示装置>
图18所示的显示装置700包括发光元件782。发光元件782包括导电膜772、EL层786及导电膜788。图18所示的显示装置700通过利用设置在每个像素中的发光元件782所包括的EL层786发光，可以显示图像。此外，EL层786具有有机化合物或量子点等无机化合物。
作为可以用于有机化合物的材料，可以举出荧光性材料或磷光性材料等。此外，作为可以用于量子点的材料，可以举出胶状量子点材料、合金型量子点材料、核壳(CoreShell)型量子点材料、核型量子点材料。另外，也可以使用包含属于第12族与第16族的元素、属于第13族与第15族的元素或属于第14族与第16族的元素的材料。或者，可以使用包含镉(Cd)、硒(Se)、锌(Zn)、硫(S)、磷(P)、铟(In)、碲(Te)、铅(Pb)、镓(Ga)、砷(As)、铝(Al)等元素的量子点材料。
在图18所示的显示装置700中，在平坦化绝缘膜770及导电膜772上设置有绝缘膜730。绝缘膜730覆盖导电膜772的一部分。发光元件782采用顶部发射结构，因此，导电膜788具有透光性且使EL层786发射的光透过。注意，虽然在本实施方式中例示出顶部发射结构，但是不局限于此。例如，也可以应用向导电膜772一侧发射光的底部发射结构或向导电膜772一侧及导电膜788一侧的双方发射光的双面发射结构。
与发光元件782重叠地设置着色膜736。引绕布线部711及源极驱动电路部704中与绝缘膜730重叠地设置有遮光膜738。着色膜736及遮光膜738被绝缘膜734覆盖。由密封膜732填充发光元件782与绝缘膜734之间的空间。注意，虽然例示出在图18所示的显示装置700中设置着色膜736的结构，但是并不局限于此。例如，在通过在每个像素中将EL层786形成为岛状(即分别涂布来形成EL层786)时，也可以采用不设置着色膜736的结构。
<设置有输入/输出装置的显示装置的结构例子>
在图16至图18的每一个所示的显示装置700中也可以设置有输入/输出装置。该输入/输出装置例如是触摸面板等。
图19示出在图17所示的显示装置700中设置触摸面板791的结构，图20示出在图18所示的显示装置700中设置触摸面板791的结构。
图19是在图17所示的显示装置700中设置触摸面板791的结构的截面图，图20是在图18所示的显示装置700中设置触摸面板791的结构的截面图。
首先，以下说明图19及图20所示的触摸面板791。
图19及图20所示的触摸面板791是设置在衬底705与着色膜736之间的In-Cell型触摸面板。触摸面板791在形成着色膜736之前形成在衬底705。
触摸面板791包括绝缘膜792、电极793、电极794、绝缘膜795、电极796、绝缘膜797。例如，触摸面板791可以检测出手指或触屏笔等对象物的接近所引起的电极793与电极794的互电容的变化。
此外，在图19及图20所示的晶体管750的上方示出电极793、电极794的交叉部。电极796通过形成在绝缘膜795中的开口与夹着电极794的两个电极793电连接。此外，在图19及图20中示出形成有电极796的区域设置在像素部702中的结构，但是本发明的一个实施方式不局限于此，例如也可以形成在源极驱动电路部704中。
电极793及电极794设置在与遮光膜738重叠的区域。如图19、图20所示，电极793优选以不与液晶元件775或发光元件782重叠的方式设置。换言之，电极793在与发光元件782或液晶元件775重叠的区域具有开口。也就是说，电极793具有网格形状。通过采用这种结构，电极793不遮断发光元件782所发射的光或透过液晶元件775的光。因此，由于因配置触摸面板791而导致的亮度下降极少，所以可以实现可见度高且功耗得到降低的显示装置。此外，电极794也可以具有相同的结构。
电极793及电极794由于不与发光元件782或液晶元件775重叠，所以电极793及电极794可以使用可见光的透过率低的金属材料。
因此，与使用可见光透过率高的氧化物材料的电极相比，可以降低电极793及电极794的电阻，由此可以提高触摸面板的传感灵敏度。
例如，电极793、794、796也可以使用导电纳米线。该纳米线的直径平均值为1nm以上且100nm以下，优选为5nm以上且50nm以下，更优选为5nm以上且25nm以下。作为上述纳米线可以使用Ag纳米线、Cu纳米线、Al纳米线等金属纳米线或碳纳米管等。例如，在作为电极793、794、796中的一个或全部使用Ag纳米线的情况下，能够实现89％以上的可见光透过率及40Ω/平方以上且100Ω/平方以下的薄层电阻。
虽然在图19及图20中示出In-Cell型触摸面板的结构，但是本发明的一个实施方式不局限于此。例如，也可以采用形成在显示装置700上的On-Cell型触摸面板或贴合于显示装置700的Out-Cell型触摸面板。
如此，本发明的一个实施方式的显示装置可以与各种方式的触摸面板组合而使用。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子及对应于这些例子的其他附图等适当地组合而实施。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式3)
在本实施方式中，使用图21A至图21C说明包括本发明的一个实施方式的半导体装置的显示装置。
图21A所示的显示装置包括：具有像素的区域(以下称为像素部502)；配置在像素部502外侧并具有用来驱动像素的电路的电路部(以下称为驱动电路部504)；各自具有保护元件的功能的电路(以下称为保护电路506)；以及端子部507。此外，也可以不设置保护电路506。
驱动电路部504的一部分或全部优选形成在形成有像素部502的衬底上。由此，可以减少构件的数量及端子的数量。当驱动电路部504的一部分或全部不形成在形成有像素部502的衬底上时，驱动电路部504的一部分或全部可以通过COG或TAB(Tape AutomatedBonding：卷带自动结合)安装。
像素部502包括用来驱动配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的显示元件的多个电路(以下称为像素电路501)，驱动电路部504包括输出用来选择像素的信号(扫描信号)的电路(以下称为栅极驱动器504a)以及供应用来驱动像素中的显示元件的信号(数据信号)的电路(以下称为源极驱动器504b)等驱动电路。
栅极驱动器504a具有移位寄存器等。栅极驱动器504a通过端子部507接收用来驱动移位寄存器的信号并输出信号。例如，栅极驱动器504a接收起始脉冲信号、时钟信号等并输出脉冲信号。栅极驱动器504a具有控制被供应扫描信号的布线(以下称为栅极线GL_1至GL_X)的电位的功能。另外，也可以设置多个栅极驱动器504a，并通过多个栅极驱动器504a各别控制栅极线GL_1至GL_X。或者，栅极驱动器504a具有供应初始化信号的功能。但是，不局限于此，栅极驱动器504a也可以供应其他信号。
源极驱动器504b具有移位寄存器等。源极驱动器504b通过端子部507接收用来驱动移位寄存器的信号和从其中得出数据信号的信号(视频信号)。源极驱动器504b具有根据视频信号生成写入到像素电路501的数据信号的功能。另外，源极驱动器504b具有依照由于起始脉冲信号、时钟信号等的输入产生的脉冲信号来控制数据信号的输出的功能。另外，源极驱动器504b具有控制被供应数据信号的布线(以下称为数据线DL_1至DL_Y)的电位的功能。或者，源极驱动器504b具有供应初始化信号的功能。但是，不局限于此，源极驱动器504b可以供应其他信号。
源极驱动器504b例如包括多个模拟开关等。源极驱动器504b通过依次使多个模拟开关开启而可以输出对视频信号进行时间分割所得到的信号作为数据信号。此外，源极驱动器504b也可以包括移位寄存器等。
脉冲信号及数据信号分别通过被供应扫描信号的多个栅极线GL之一及被供应数据信号的多个数据线DL之一被输入到多个像素电路501的每一个。另外，栅极驱动器504a控制多个像素电路501的每一个中的数据信号的写入及保持。例如，脉冲信号通过栅极线GL_m(m是X以下的自然数)从栅极驱动器504a被输入到第m行第n列的像素电路501，数据信号根据栅极线GL_m的电位通过数据线DL_n(n是Y以下的自然数)从源极驱动器504b被输入到第m行第n列的像素电路501。
图21A所示的保护电路506例如连接于栅极驱动器504a和像素电路501之间的栅极线GL。或者，保护电路506连接于源极驱动器504b和像素电路501之间的数据线DL。或者，保护电路506可以连接于栅极驱动器504a和端子部507之间的布线。或者，保护电路506可以连接于源极驱动器504b和端子部507之间的布线。此外，端子部507是指设置有用来从外部的电路对显示装置输入电力、控制信号及视频信号的端子的部分。
保护电路506是在对与其连接的布线供应一定范围之外的电位时使该布线与其他布线之间导通的电路。
如图21A所示，通过对像素部502和驱动电路部504设置保护电路506，可以提高显示装置对因ESD(Electro Static Discharge：静电放电)等而产生的过电流的耐性。但是，保护电路506的结构不局限于此，例如，保护电路506可以与栅极驱动器504a或源极驱动器504b连接。或者，保护电路506可以与端子部507连接。
另外，虽然在图21A中示出驱动电路部504包括栅极驱动器504a和源极驱动器504b的例子，但结构不局限于此。例如，也可以只形成栅极驱动器504a并安装另外准备的形成有源极驱动电路的衬底(例如，由单晶半导体膜或多晶半导体膜形成的驱动电路板)。
图22示出与图21A不同的结构。在图22中，以夹持排列在源极线方向上的多个像素的方式配置有一对源极线(例如，源极线DLa1及源极线DLb1)。此外，相邻的两个栅极线(例如，栅极线GL_1及栅极线GL_2)彼此电连接。
与栅极线GL_1连接的像素与一个源极线(源极线DLa1、源极线DLa2等)连接。与栅极线GL_2连接的像素与另一个源极线(源极线DLb1、源极线DLb2等)连接。
通过采用上述结构，可以同时选择两个栅极线。由此，可以使一水平期间的长度为图21A所示的结构的2倍。由此，容易实现显示装置的高清晰化及大屏幕化。
另外，图21A及图22所示的多个像素电路501各自例如可以采用图21B所示的结构。
图21B所示的像素电路501包括液晶元件570、晶体管550以及电容器560。可以将前面的实施方式所示的晶体管适用于晶体管550。
根据像素电路501的规格适当地设定液晶元件570的一对电极中的一个的电位。根据被写入的数据设定液晶元件570的取向状态。此外，也可以对多个像素电路501的每一个所具有的液晶元件570的一对电极中的一个供应公共电位。此外，对一个行内的像素电路501所具有的液晶元件570的一对电极之一供应的电位可以不同于对另一行内的像素电路501所具有的液晶元件570的一对电极之一供应的电位。
例如，作为包括液晶元件570的显示装置的驱动方法也可以使用如下模式：TN模式；STN(Super Twisted Nematic)模式；VA模式；ASM(Axially Symmetric aligned Micro-cell：轴对称排列微单元)模式；OCB(Optically Compensated Birefringence：光学补偿弯曲)模式；FLC(Ferroelectric Liquid Crystal：铁电性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反铁电液晶)模式；MVA模式；PVA(PatternedVertical Alignment：垂直取向构型)模式；IPS模式；FFS模式或TBA(Transverse BendAlignment：横向弯曲取向)模式等。另外，作为其他的显示装置的驱动方法，还有ECB(Electrically Controlled Birefringence：电控双折射)模式、PDLC(Polymer DispersedLiquid Crystal：聚合物分散液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物网络液晶)模式、宾主模式等。但是，不局限于此，可以使用各种液晶元件及驱动方式。
在第m行第n列的像素电路501中，晶体管550的源电极和漏电极中的一个与数据线DL_n电连接，源电极和漏电极中的另一个与液晶元件570的一对电极中的另一个电极电连接。晶体管550的栅电极与栅极线GL_m电连接。晶体管550具有通过被开启或关闭而控制数据信号的写入的功能。
电容器560的一对电极中的一个电极与被供应电位的布线(以下，称为电位供应线VL)电连接，另一个电极与液晶元件570的一对电极中的另一个电极电连接。此外，根据像素电路501的规格适当地设定电位供应线VL的电位。电容器560具有储存被写入的数据的存储电容器的功能。
例如，在包括图21B所示的像素电路501的显示装置中，图21A所示的栅极驱动器504a依次选择各行的像素电路501，由此使晶体管550开启而写入数据信号。
当晶体管550被关闭时，被写入数据的像素电路501成为保持状态。通过按行依次进行上述工作，可以显示图像。
图21A所示的多个像素电路501各自例如可以采用图21C所示的结构。
图21C所示的像素电路501包括晶体管552、554、电容器562以及发光元件572。可以将前面的实施方式所示的晶体管应用于晶体管552和晶体管554中的一个或两个。
晶体管552的源电极和漏电极中的一个电连接于数据线DL_n，晶体管552的栅电极电连接于栅极线GL_m。
晶体管552具有通过被开启或关闭而控制数据信号的写入的功能。
电容器562的一对电极中的一个电极电连接于电位供应线VL_a，另一个电极电连接于晶体管552的源电极和漏电极中的另一个。
电容器562具有储存被写入的数据的存储电容器的功能。
晶体管554的源电极和漏电极中的一个电连接于电位供应线VL_a。并且，晶体管554的栅电极电连接于晶体管552的源电极和漏电极中的另一个。
发光元件572的阳极和阴极中的一个电连接于电位供应线VL_b，另一个电连接于晶体管554的源电极和漏电极中的另一个。
作为发光元件572，例如可以使用有机电致发光元件(也称为有机EL元件)等。注意，发光元件572并不局限于此，也可以使用包括无机材料的无机EL元件。
此外，电位供应线VL_a和电位供应线VL_b中的一个被供应高电源电位VDD，另一个被供应低电源电位VSS。
例如，在包括图21C所示的像素电路501的显示装置中，图21A所示的栅极驱动器504a依次选择各行的像素电路501，由此使晶体管552开启而写入数据信号。
当晶体管552被关闭时，被写入数据的像素电路501成为保持状态。并且，流过晶体管554的源电极与漏电极之间的电流量根据写入的数据信号的电位被控制，发光元件572以对应于流过的电流量的亮度发光。通过按行依次进行上述工作，可以显示图像。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子及对应于这些例子的其他附图等适当地组合而实施。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
(实施方式4)
下面，说明可以适用本发明的一个实施方式的显示装置的电子设备。在此，以具备发电装置及受电装置的电子设备为例子进行说明。
参照图23A至图23C作为电子设备的一个例子说明便携式信息终端。
图23A是示出便携式信息终端8040的正面及侧面的立体图。便携式信息终端8040例如可以执行移动电话、电子邮件及文章的阅读和编辑、播放音乐、因特网通信、电脑游戏等各种应用软件。便携式信息终端8040在外壳8041的正面包括显示部8042、相机8045、麦克风8046以及扬声器8047，在外壳8041的左侧面包括操作用的按钮8043，在外壳8041的底面包括连接端子8048。
在显示部8042中，使用本发明的一个实施方式的显示模块或显示面板。
图23A所示的便携式信息终端8040是在外壳8041中设置一个显示部8042的例子，但是本发明的一个实施方式不局限于该例子。可以将显示部8042设置在便携式信息终端8040的背面。此外，便携式信息终端8040可以是设置有两个以上的显示部的折叠型信息终端。
在显示部8042上作为输入单元设置有使用手指或触屏笔等指示单元能够输入信息的触摸面板。由此，可以使用指示单元简单地操作显示在显示部8042上的图标8044。由于配置有触摸面板而不需要便携式信息终端8040上的作为键盘的区域，因此可以在较大的区域中配置显示部。此外，因为可以使用触屏笔或手指输入信息，所以可以实现用户友好界面(user-friendly interface)。触摸面板可以为各种方式诸如电阻膜式、电容式、红外线式、电磁感应方式、表面声波式等，但是，因为显示部8042可以弯曲，所以特别优选的是电阻膜式或电容式。此外，上述触摸面板也可以为所谓In-cell型触摸面板，该方式是与上述显示模块或显示面板合为一体化的方式。
另外，触摸面板也可以用作图像传感器。此时，例如通过用手掌或手指触摸显示部8042，来拍摄掌纹、指纹等，而可以进行个人识别。另外，通过将发射近红外光的背光或发射近红外光的传感用光源用于显示部8042，还可以拍摄手指静脉、手掌静脉等。
另外，可以在显示部8042上设置键盘代替触摸面板。此外，也可以设置触摸面板和键盘的双方。
根据用途，可以使操作用的按钮8043具有各种功能。例如，可以将按钮8043用作主屏幕按钮，因此通过按按钮8043在显示部8042上显示主屏幕。此外，也可以通过按住按钮8043指定的时间，将便携式信息终端8040的主电源关闭。也可以采用在便携式信息终端8040处于睡眠模式时，通过按下按钮8043，使其从睡眠模式恢复的结构。此外，可以将按钮用作根据按住的时间或通过同时按下该按钮与其他按钮而启动各种功能的开关。
另外，也可以将按钮8043作为音量调整按钮或静音按钮，例如使它具有调整用来输出声音的扬声器8047的音量的功能。从扬声器8047输出各种声音诸如为操作系统(OS)的启动声音等特定处理而设定的声音、来自音乐播放应用软件的音乐等基于在各种应用软件中执行的声音文件的声音以及收到电子邮件的铃声等。虽然未图示，也可以与扬声器8047一起或代替扬声器8047设置用来对头戴式耳机、耳机、耳麦等装置输出声音的连接器。
如上所述，可以使按钮8043具有各种功能。在图23A中，在便携式信息终端8040的左侧面上设置两个按钮8043，但是，当然按钮8043的个数、布置、位置等不局限于该例子，可以适当地设计。
可以将麦克风8046用于声音的输入及录音。另外，可以将使用相机8045得到的图像显示在显示部8042上。
除了利用设置在上述显示部8042的触摸面板或按钮8043的操作以外，还可以使用相机8045或设置在便携式信息终端8040中的传感器等而识别用户的动作(手势)来操作便携式信息终端8040(也称为手势输入)。或者，也可以利用麦克风8046而识别用户的声音来操作便携式信息终端8040(也称为声音输入)。如此，通过采用可以识别人类一般的动作而对电器输入数据的NUI(Natural User Interface：自然用户界面)技术，便携式信息终端8040的操作性能进一步提高。
连接端子8048是一种与外部设备进行通信时输入信号的端子或电力供应时输入电力的端子。例如，为了使便携式信息终端8040与外部存储器驱动器连接，可以利用连接端子8048。作为外部存储器驱动器例如可以举出外置HDD(硬盘驱动器)、快闪存储器驱动器、DVD(Digital Versatile Disk：数字通用磁盘)驱动器、DVD-R(DVD-Recordable：可记录式DVD)驱动器、DVD-RW(DVD-ReWritable：可重写式DVD)驱动器、CD(Compact Disc：光盘)驱动器、CD-R(Compact Disc Recordable：可录式光盘)驱动器、CD-RW(Compact DiscReWritable：可重写式光盘)驱动器、磁光(Magneto Optical：MO)盘驱动器、FDD(FloppyDisk Drive：软盘驱动器)或上述以外的非易失性的固态驱动器(Solid State Drive：SSD)设备等记录媒体驱动器。虽然便携式信息终端8040在显示部8042上具有触摸面板，但是也可以在外壳8041上设置键盘代替该触摸面板，也可以外置键盘。
图23A示出设置有一个连接端子8048的便携式信息终端8040，但是，当然，连接端子8048的个数、布置、位置等不局限于该例子，可以适当地设计。
图23B是示出便携式信息终端8040的背面及侧面的立体图。便携式信息终端8040在外壳8041的背面上具有太阳能电池8049及相机8050，并且具有充放电控制电路8051、电池8052以及DC-DC转换器8053等。
通过利用安装在便携式信息终端8040的背面上的太阳能电池8049，可以将电力供应到显示部、触摸面板或视频信号处理部等。另外，可以将太阳能电池8049设置于外壳8041的一个表面上或两个表面上。通过在便携式信息终端8040中安装太阳能电池8049，即使在室外等没有电力的供应单元的场所中，也可以对便携式信息终端8040的电池8052进行充电。
另外，作为太阳能电池8049，可以使用如下太阳能电池：包括单层或叠层的单晶硅、多晶硅、微晶硅、非晶硅的硅类太阳能电池；InGaAs类、GaAs类、CIS类、Cu2ZnSnS4类、CdTe-CdS类的太阳能电池；包括有机染料的染料敏化太阳能电池；包括导电聚合物或富勒烯等的有机薄膜太阳能电池；具有使用硅在i层中形成量子点结构的pin型结构的量子点型太阳能电池等。
在此，参照图23C所示的方框图对图23B所示的充放电控制电路8051的结构和工作的一个例子进行说明。
图23C示出太阳能电池8049、电池8052、DC-DC转换器8053、转换器8057、开关8054、开关8055、开关8056以及显示部8042。电池8052、DC-DC转换器8053、转换器8057、开关8054至开关8056对应于图23B所示的充放电控制电路8051。
为了使利用外光由太阳能电池8049产生的电力的电压成为用来给电池8052充电的电压，使用DC-DC转换器8053对该电压进行升压或降压。当利用来自太阳能电池8049的电力使显示部8042工作时使开关8054导通，并且，利用转换器8057将电力的电压升压或降压到显示部8042的工作所需要的电压。另外，当不进行显示部8042上的显示时，可以使开关8054成为关闭且使开关8055成为导通而给电池8052充电。
另外，作为发电单元的一个例子示出太阳能电池8049，但是发电单元不局限于此，也可以使用压电元件(piezoelectric element)或热电转换元件(珀尔帖元件(peltierelement))等其他发电单元给电池8052充电。此外，便携式信息终端8040的电池8052的充电方法不局限于此，例如也可以使上述连接端子8048与电源连接而进行充电。此外，既可以使用以无线方式收发电力来进行充电的不接触电力传输模块进行电池8052的充电，又可以组合以上的充电方法中的任意的方法进行电池8052的充电。
在此，电池8052的荷电状态(State Of Charge，SOC)显示在显示部8042的左上部分(虚线框内)。因此，用户可以确认电池8052的荷电状态，还可以选择便携式信息终端8040的省电模式。当用户选择省电模式时，例如可以操作上述按钮8043或图标8044，将便携式信息终端8040的显示模块或显示面板、CPU等运算装置以及存储器等便携式信息终端8040的构成部件切换为省电模式。具体地，降低各构成部件的任意功能的使用频率以停止使用。另外，便携式信息终端8040也可以构成为根据荷电状态自动切换为省电模式。另外，通过在便携式信息终端8040中设置光传感器等检测器并检测出使用便携式信息终端8040时的外光的光量而使显示亮度最优化，可以减少电池8052的功耗。
另外，如图23A所示，当由太阳能电池8049等进行充电时，也可以在显示部8042的左上部分(虚线框内)显示表示由太阳能电池正在进行充电的图像等。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式5)
在本实施方式中，对可以使用本发明的一个实施方式制造的显示模块进行说明。
在图24A所示的显示模块6000中，在上盖6001与下盖6002之间设置有连接于FPC6005的显示装置6006、框架6009、印刷电路板6010以及电池6011。
例如，可以将使用本发明的一个实施方式制造的显示装置用作显示装置6006。通过利用显示装置6006，可以实现功耗极低的显示模块。
上盖6001及下盖6002可以根据显示装置6006的尺寸适当地改变其形状或尺寸。
触摸面板可以以与显示装置6006重叠的方式设置。触摸面板可以是电阻式触摸面板或电容式触摸面板，并可以被形成为重叠于显示装置6006。显示装置6006也可以具有触摸面板的功能，代替设置触摸面板。
框架6009保护显示装置6006，并具有用来遮断因印刷电路板6010的工作而产生的电磁波的电磁屏蔽的功能。框架6009也可以具有散热板的功能。
印刷电路板6010包括电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，既可以使用外部的商业电源，又可以使用另行设置的电池6011。当使用商业电源时，可以省略电池6011。
图24B是包括光学式触摸传感器的显示模块6000的截面示意图。
显示模块6000包括设置在印刷电路板6010上的发光部6015及受光部6016。由上盖6001及下盖6002围绕的区域中设置有一对导光部(导光部6017a、导光部6017b)。
作为上盖6001和下盖6002例如可以使用塑料等。上盖6001和下盖6002的厚度可以为薄(例如0.5mm以上且5mm以下)。因此，可以使显示模块6000的重量极轻。另外，可以用很少的材料制造上盖6001和下盖6002，因此可以降低制造成本。
显示装置6006隔着框架6009与印刷电路板6010及电池6011重叠。显示装置6006及框架6009固定到导光部6017a、导光部6017b。
从发光部6015发射的光6018通过导光部6017a经过显示装置6006的上部，且通过导光部6017b到达受光部6016。例如，由手指或触屏笔等检测对象的光6018的遮蔽被检测为触摸操作。
例如，多个发光部6015沿着显示装置6006的相邻的两个边设置。多个受光部6016以与发光部6015对置的方式配置。由此，可以取得触摸操作的位置的信息。
作为发光部6015例如可以使用LED元件等光源。尤其是，作为发光部6015，优选使用发射使用者看不到且对使用者来说没有害处的红外线的光源。
作为受光部6016可以使用接收从发光部6015发射的光并将该光转换为电信号的光电元件。优选使用能够接收红外线的光电二极管。
作为导光部6017a、导光部6017b可以使用至少透过光6018的材料。通过使用导光部6017a及导光部6017b，可以将发光部6015及受光部6016配置在显示装置6006的下侧，由此可以防止因外光到达受光部6016而导致触摸传感器的误工作。尤其是，优选使用吸收可见光且透过红外线的树脂。由此，可以更有效地抑制触摸传感器的误工作。
本实施方式的至少一部分可以与本说明书所记载的其他实施方式适当地组合而实施。
(实施方式6)
在本实施方式中，对具备使用本发明的一个实施方式制造的显示装置的电子设备进行说明。
图25A是安装有取景器8100的照相机8000的外观图。
照相机8000包括外壳8001、显示部8002、操作按钮8003、快门按钮8004等。另外，照相机8000安装有可装卸的镜头8006。
在此，虽然照相机8000的镜头8006是从外壳8001可拆卸下而交换的，但是镜头8006也可以包括在外壳8001中。
通过按下快门按钮8004，照相机8000可以进行成像。另外，显示部8002被用作触摸面板，也可以通过触摸显示部8002进行成像。
照相机8000的外壳8001包括具有电极的嵌入器，取景器8100或闪光灯等可以与外壳8001连接。
取景器8100包括外壳8101、显示部8102以及按钮8103等。
外壳8101包括嵌合到照相机8000的嵌入器的嵌入器，可以将取景器8100连接到照相机8000。另外，该嵌入器包括电极，可以将从照相机8000经过该电极接收的图像等显示到显示部8102上。
按钮8103被用作电源按钮。通过利用按钮8103，可以切换显示部8102的开启和关闭。
本发明的一个实施方式的显示装置可以适用于照相机8000的显示部8002及取景器8100的显示部8102。
另外，在图25A中，照相机8000与取景器8100是分开且可拆卸的电子设备，但是也可以在照相机8000的外壳8001中内置有具备显示装置的取景器。
此外，图25B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。另外，在安装部8201中内置有电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，将所接收的图像数据等视频数据显示在显示部8204上。另外，通过利用设置在主体8203中的相机捕捉使用者的眼球及眼睑的动作，并根据所捕捉的数据算出使用者的视线的坐标，可以利用使用者的视线作为输入方法。
另外，也可以对安装部8201的被使用者接触的位置设置多个电极。主体8203也可以构成为通过检测出根据使用者的眼球的动作而流过电极的电流，识别使用者的视线。此外，主体8203可以构成为通过检测出流过该电极的电流来监视使用者的脉搏。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，以将使用者的生物信息显示在显示部8204上。另外，主体8203也可以构成为检测出使用者的头部的动作等，并与使用者的头部的动作等同步地使显示在显示部8204上的图像变化。
本发明的一个实施方式的显示装置可用于显示部8204。
图25C至图25E是头戴显示器8300的外观图。头戴显示器8300包括外壳8301、显示部8302、用来固定显示器的带状物体8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，显示部8302是弯曲的。通过弯曲配置显示部8302，使用者可以感受图像的高真实感。注意，在本实施方式中，例示出设置一个显示部8302的结构，但是显示部8302的个数不局限于此，例如也可以设置两个显示部8302。此时，通过将显示部对应使用者的每个眼睛设置，可以进行利用视差的三维显示等。
可以将本发明的一个实施方式的显示装置适用于显示部8302。因为包括本发明的一个实施方式的半导体装置的显示装置具有极高的分辨率，所以即使如图25E那样地使用透镜8305放大图像，使用者也不看到像素而可以显示现实感更高的图像。
接着，图26A至图26G示出与图25A至图25E所示的电子设备不同的电子设备的例子。
图26A至图26G所示的电子设备包括外壳9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图26A至图26G所示的电子设备具有各种功能。例如，电子设备各自可以具有各种功能，例如：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；无线通信功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能；等。注意，图26A至图26G所示的电子设备可具有的功能不局限于上述功能，而可以具有各种功能。另外，虽然在图26A至图26G中未图示，但是电子设备可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图26A至图26G所示的电子设备。
图26A是示出电视装置9100的透视图。可以将例如是50英寸以上或100英寸以上的大型显示部9001组装到电视装置9100。
图26B是示出便携式信息终端9101的透视图。便携式信息终端9101例如具有电话机、电子笔记本和信息阅读系统等中的一种或多种的功能。具体而言，可以将其用作智能手机。另外，便携式信息终端9101可以设置有扬声器9003、连接端子9006、传感器9007等。另外，便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。此外，作为信息9051的例子，可以举出提示收到电子邮件、SNS(Social Networking Services：社交网络服务)或电话等的显示；电子邮件或SNS等的标题及发送者；日期；时间；电量；以及天线接收强度等。或者，可以在显示有信息9051的位置上显示操作按钮9050等代替信息9051。
图26C是示出便携式信息终端9102的透视图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，示出信息9052、信息9053、信息9054分别显示于不同的面上的例子。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看的位置。使用者可以确认该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
图26D是示出手表型便携式信息终端9200的透视图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、因特网通信、电脑游戏等各种应用程序。此外，显示部9001的显示面被弯曲，能够在所弯曲的显示面上显示图像。另外，便携式信息终端9200可以进行被通信标准化的近距离无线通信。例如，便携式信息终端9200与可进行无线通信的耳麦可以相互通信，因此可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不通过连接端子9006。
图26E、图26F以及图26G是示出能够折叠的便携式信息终端9201的透视图。另外，图26E是展开状态的便携式信息终端9201的透视图，图26F是正在展开或折叠时的便携式信息终端9201的透视图，图26G是折叠状态的便携式信息终端9201的透视图。便携式信息终端9201在折叠状态下可携带性好，在展开状态下因为具有无缝拼接的较大的显示区域而其显示的一览性强。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个外壳9000来支撑。通过铰链9055使两个外壳9000之间弯折，可以将便携式信息终端9201从展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。
本实施方式所示的电子设备包括用来显示某些信息的显示部。注意，本发明的一个实施方式的半导体装置也可以应用于不包括显示部的电子设备。
本实施方式所示的结构例子及对应于这些例子的附图等的至少一部分可以与其他结构例子及对应于这些例子的其他附图等适当地组合而实施。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合而实施。
(实施方式7)
在本实施方式中，参照附图说明本发明的一个实施方式的电子设备。
以下所例示的各电子设备设置有在显示部中包括本发明的一个实施方式的显示装置。因此该电子设备实现高分辨率。此外，该电子设备可以实现高分辨率及大屏幕。
在本发明的一个实施方式的电子设备的显示部上例如可以显示具有全高清、4K2K、8K4K、16K8K或更高的分辨率的图像。此外，显示部的屏幕尺寸可以为对角线20英寸以上、30英寸以上、50英寸以上、60英寸以上或70英寸以上。
作为电子设备的例子包括如电视装置、台式或笔记本型个人计算机、用于计算机等的显示器、数字标牌、大型游戏机(例如，弹珠机)的具有较大的屏幕的电子设备；数码相机；数码摄像机；数码相框；移动电话机；便携式游戏机；便携式信息终端；以及声音再现装置。
可以将本发明的一个实施方式的电子设备或照明装置沿着房屋或高楼的内壁或外壁或汽车的内部装饰或外部装饰的曲面组装。
本发明的一个实施方式的电子设备也可以包括天线。通过由天线接收信号，可以在显示部上显示图像或数据等。另外，在电子设备包括天线及二次电池时，可以将天线用于非接触电力传送。
本发明的一个实施方式的电子设备也可以包括传感器(该传感器具有测定如下的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)。
本发明的一个实施方式的电子设备可以具有各种功能，例如将各种信息(例如，静态图像、动态图像及文字图像等)显示在显示部上的功能、触摸面板的功能、显示日历、日期或时间等的功能、执行各种软件(程序)的功能、进行无线通信的功能、读出储存在存储介质中的程序或数据的功能。
图27A示出电视装置的一个例子。在电视装置7100中，外壳7101中组装有显示部7500。在此，由支架7103支撑外壳7101。
可以将本发明的一个实施方式的显示装置用于显示部7500。
通过利用设置在外壳7101中的操作开关或独立的遥控操作机7111可以操作图27A所示的电视装置7100。另外，也可以在显示部7500中具备触摸传感器。通过用指头等触摸显示部7500可以操作电视装置7100。另外，遥控操作机7111也可以设置有显示从该遥控操作机7111输出的数据的显示部。通过利用遥控操作机7111的操作键或触摸面板，可以控制频道及音量并可以控制显示在显示部7500上的图像。
注意，电视装置7100设置有接收机、调制解调器等。可以通过利用接收机接收一般的电视广播。通过调制解调器将电视装置连接到有线或无线方式的通信网络，从而进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间)的数据通信。
图27B示出笔记型个人计算机7200。笔记型个人计算机7200包括外壳7211、键盘7212、指向装置7213、外部连接端口7214等。在外壳7211中组装有显示部7500。
可以将本发明的一个实施方式的显示装置用于显示部7500。
图27C和图27D示出数字标牌的例子。
图27C所示的数字标牌7300包括外壳7301、显示部7500及扬声器7303等。此外，该数字标牌可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器、麦克风等。
图27D示出安装于圆柱状柱子7401上的数字标牌7400。数字标牌7400包括沿着柱子7401的曲面设置的显示部7500。
在图27C和图27D中，可以将本发明的一个实施方式的显示装置用于显示部7500。
较大的显示部7500能够一次提供更多的信息。此外，显示部7500越大，吸引更多的注意，因此例如可以提高广告宣传效果。
通过将触摸面板用于显示部7500，不仅显示静态图像或动态图像，使用者还能够直觉性地进行操作，所以是优选的。此外，在将本发明的一个实施方式的显示装置用于提供线路信息或交通信息等信息的用途时，可以通过直觉性的操作提高易用性。
另外，如图27C和图27D所示，数字标牌7300或数字标牌7400优选通过无线通信可以与用户所具有的智能手机等信息终端设备7311或信息终端设备7411联动。例如，显示在显示部7500上的广告信息可以显示在便携式信息终端设备7311或便携式信息终端设备7411的屏幕。此外，通过操作信息终端设备7311或信息终端设备7411，可以切换显示在显示部7500上的图像。
此外，通过将便携式信息终端设备7311或便携式信息终端设备7411的屏幕用作操作单元(控制器)，可以使数字标牌7300或数字标牌7400执行游戏。由此，不特定多个用户可以同时参加游戏，享受游戏的乐趣。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(实施方式8)
在本实施方式中，参照附图说明能够应用包括本发明的一个实施方式的半导体装置的显示装置的电视装置的例子。
图28A是示出电视装置600的方框图。
注意，附于本说明书的方框图示出在独立的方框中根据其功能进行分类的构成要素，但是，实际的构成要素难以根据其功能被完全地划分,一个构成要素有时可以具有多个功能。
电视装置600包括控制部601、存储部602、通信控制部603、图像处理电路604、译码器电路605、视频信号接收部606、时序控制器607、源极驱动器608、栅极驱动器609、显示面板620等。
上述实施方式所示的显示装置可以适用于图28A所示的显示面板620。由此，可以实现大型、高清晰度且可见度优异的电视装置600。
控制部601例如可以被用作中央处理器(CPU)。例如，控制部601具有通过系统总线630控制如存储部602、通信控制部603、图像处理电路604、译码器电路605及视频信号接收部606等的组件的功能。
在控制部601与各组件之间通过系统总线630传输信号。控制部601具有对从通过系统总线630连接的各组件输入的信号进行处理的功能、生成向各组件输出的信号的功能等，由此可以总体控制连接于系统总线630的各组件。
存储部602被用作可以由控制部601及图像处理电路604存取的寄存器、高速缓冲存储器、主存储器、二次存储器等。
作为能够用作二次存储器的存储装置例如可以使用包括可重写的非易失性存储元件的存储装置。作为存储装置的例子有快闪存储器、磁阻随机存取存储器(MRAM：magnetoresistive random access memory)、相变随机存取存储器(PRAM：phase changeRAM)、电阻随机存取存储器(ReRAM：resistive RAM)、铁电随机存取存储器(FeRAM：Ferroelectric RAM)。
作为能够被用作如寄存器、高速缓冲存储器或主存储器等暂时存储器的存储装置，也可以使用如动态随机存取存储器(DRAM：dynamicRAM)、静态随机存取存储器(SRAM：static random access memory)等易失性存储元件。
例如，作为设置在主存储器中的RAM，可以使用DRAM，虚拟地分配并使用作为控制部601的工作空间的存储空间。储存在存储部602中的操作系统、应用程序、程序模块、程序数据等被加载于RAM中并执行。被加载于RAM中的数据、程序及程序模块被控制部601直接存取并操作。
在ROM中，可以容纳不需要改写的基本输入/输出系统(BIOS：basic input/outputsystem)、固件等。作为ROM，可以使用遮罩式ROM、一次可编程只读存储器(OTPROM：one-timeprogrammable read only memory)或可擦除可编程只读存储器(EPROM：erasableprogrammable read only memory)等。作为EPROM，可以举出通过紫外线照射可以消除存储数据的紫外线-可擦除可编程只读存储器(UV-EPROM：ultra-violet erasableprogrammable read only memory)、电子式可擦除可编程只读存储器(EEPROM：electrically erasable programmable read only memory)、快闪存储器等。
除了存储部602之外，还可以可拆卸存储装置与电视装置600连接。例如，优选设置与被用作存储设备(storage device)的如硬盘驱动器(HDD：hard disk drive)或固态驱动器(SSD：solid state drive)等记录媒体驱动器或者如快闪存储器、蓝光光盘或DVD等记录介质连接的端子。由于该结构，可以记录图像。
通信控制部603具有控制通过计算机网络控制通信交换的功能。例如，通信控制部603根据来自控制部601的指令控制用来连接到计算机网络的控制信号，并且向计算机网络发送该信号。由此，可以连接于作为环球网(WWW：World Wide Web)的基础的如因特网、内联网、外联网、个人网(PAN：personal area network)、局域网(LAN：local area network)、校园网(CAN：campus area network)、城域网(MAN：metropolitan area network)、广域网(WAN：wide area network)或全球网(GAN：global area network)等计算机网络，来进行通信。
通信控制部603也可以具有使用如Wi-Fi(注册商标)、Bluetooth(注册商标)或ZigBee(注册商标)等通信标准与计算机网络或其他电子设备进行通信的功能。
通信控制部603也可以具有以无线方式通信的功能。例如为了进行RF信号的发送和接收设置天线及高频电路(RF电路)。高频电路将电磁信号转换为依照各国法的频带的电信号且使用该电磁信号以无线方式发送到其他通信设备。几十kHz至几十GHz的频带是一般使用的实用频带。连接于天线的高频电路具有对应于多个频带的高频电路部，该高频电路部可以具有放大器、混频器、滤波器、DSP、RF收发器等。
视频信号接收部606例如包括天线、解调电路及模拟-数字转换电路(AD转换电路)等。解调电路具有解调从天线输入的信号的功能。AD转换电路具有将被解调的模拟信号转换为数字信号的功能。将视频信号接收部606中处理了的信号发送到译码器电路605。
译码器电路605具有根据发送视频数据用的广播规格对从视频信号接收部606输入的数字信号所包括的影像数据进行译码的功能及生成发送到图像处理电路的信号的功能。例如，作为8K广播的广播规格，有H.265|MPEG-H High Efficiency Video Coding(HEVC)。
视频信号接收部606所包括的天线能够接收如地面波或卫星波等广播电波。天线能够接收用于模拟广播、数字广播等、只有影像及声音的广播、只有声音的广播等电波。例如，天线可以接收如UHF频带(大约300MHz至3GHz)或VHF频带(30MHz至300MHz)等指定的频带发送的电波。通过使用在多个频带中接收的多个数据，可以提高传输率，从而可以获得更多的信息。由此，显示面板620可以显示具有超过全高清的分辨率如4K2K、8K4K、16K8K或更高的分辨率的图像。
另外，视频信号接收部606及译码器电路605也可以利用通过计算机网络的数据传送技术传输到图像处理电路604的广播数据而生成信号。在接收数字信号的情况下，视频信号接收部606不需要包括解调电路及AD转换电路等。
图像处理电路604具有根据从译码器电路605输入的视频信号生成输出到时序控制器607的视频信号的功能。
时序控制器607具有基于被图像处理电路604处理的视频信号等所包括的同步信号生成输出到栅极驱动器609及源极驱动器608的信号(例如，时钟信号或起始脉冲信号)。此外，时序控制器607具有除了上述信号以外还生成输出到源极驱动器608的视频信号的功能。
显示面板620包括多个像素621。各像素621利用从栅极驱动器609及源极驱动器608供应的信号驱动。这里示出像素数为7680×4320即，具有对应于8K4K规格的分辨率的显示面板的例子。此外，显示面板620的分辨率不局限于此，也可以具有对应于如全高清(像素数为1920×1080)或4K2K(像素数为3840×2160)的规格的分辨率。
图28A所示的控制部601或图像处理电路604例如可以包括处理器。例如，被用作中央处理器(CPU)的处理器可以用于控制部601。作为图像处理电路604例如可以使用数字信号处理器(DSP)、图形处理器(GPU:graphics processing unit)等其他处理器。此外，将由如现场可编程门阵列(FPGA:field programmable gate array)或现场可编程模拟阵列(FPAA:field programmable analog array)等可编程逻辑装置(PLD:programmable logicdevice)得到的这种处理器可以用于控制部601或图像处理电路604。
处理器通过解释且执行来自各种程序的指令，进行各种数据的处理且控制程序。由处理器执行的程序可以储存在处理器或另外设置的存储装置所包括的存储器区域中。
将控制部601、存储部602、通信控制部603、图像处理电路604、译码器电路605、视频信号接收部606及时序控制器607的功能中的两个以上的功能集中于一个IC芯片上，来形成系统LSI。例如，系统LSI也可以包括处理器、译码器电路、调谐器电路、AD转换电路、DRAM及SRAM等。
此外，也可以将通过在沟道形成区域中包含氧化物半导体并具有极低的关态电流的晶体管用于控制部601或其他组件所包括的IC等。由于将该具有极低的关态电流的晶体管用作保持流入被用作存储元件的电容器的电荷(数据)的开关，可以确保长期的数据保持期间。通过将该特性应用于控制部601等的寄存器或高速缓冲存储器，可以仅在必要时使控制部601工作而在其他情况下将之前的处理数据储存在该存储元件中，可以实现常闭运算(normally off computing)，由此，可以减少电视装置600的功耗。
注意，图28A所示的电视装置600的结构仅是一个例子，并不需要包括所有构成要素。电视装置600也可以包括图28A所示的构成要素中至少需要的构成要素。此外，电视装置600也可以包括图28A所示的构成要素以外的构成要素。
例如，电视装置600也可以除了图28A所示的构成要素以外还包括外部接口、声音输出部、触摸面板单元、传感单元、照相单元等。例如，作为外部接口，有通用串行总线(USB：universal serial bus)端子、局域网(LAN)连接用端子、电源接收用端子、声音输出用端子、声音输入用端子、影像输出用端子、影像输入用端子等外部连接端子、使用红外线、可见光、紫外线等的光通信用收发机、设置于外壳的物理按钮等。例如作为声音输入输出部，有音响控制器、麦克风及扬声器。
下面，说明图像处理电路604。
图像处理电路604优选具有根据从译码器电路605输入的视频信号执行图像处理的功能。
作为图像处理的例子有噪声去除处理、灰度转换处理、色调校正处理及亮度校正处理。作为色调校正处理或亮度校正处理，例如有伽马校正等。
此外，图像处理电路604优选具有相应于分辨率的上变频(up-conversion)的像素间补充的功能、相应于帧频的上变频的帧间补充的功能。
在噪声去除处理中，去除各种噪声诸如在文字等的轮廓附近出现的蚊状噪声、在高速的动态图像中出现的块状噪声、由于闪烁的随机噪声及由于分辨率的上变频所引起的点状噪声。
灰度转换处理进行将图像的灰度转换为对应于显示面板620的输出特性的灰度的处理。例如，在使灰度数增大时，通过对以较小的灰度数输入的各图像补充且分配各像素的灰度值，可以得到平滑的直方图。此外，扩大动态范围的高动态范围(HDR：high-dynamicrange)处理也包括在灰度转换处理中。
像素间补充处理在使分辨率上变频时补充实际上不存在的数据。例如，参照目标像素附近的像素通过补充数据以显示该像素的中间颜色。
色调校正处理进行校正图像的色调的处理。亮度校正处理进行校正图像的亮度(亮度对比)的处理。例如，检测设置电视装置600的空间的照明的种类、亮度或颜色纯度等，根据该检测将显示在显示面板620的图像的亮度或色调校正为最适合的亮度或色调。这些工序可以具有对照所显示的图像和预先储存的图像中的各种场景的各种图像，而将显示的图像的亮度及色调校正为适合于最接近的场景的图像的功能。
当增大显示的影像的帧频时，帧间补充处理生成本来不存在的帧(补充帧)的图像。例如，利用两个图像的差异生成插入在该两个图像之间的补充帧的图像。或者，也可以在两个图像之间生成多个补充帧的图像。例如，当从译码器电路605输入的视频信号的帧频为60Hz时，生成多个补充帧，可以将输出到时序控制器607的视频信号的帧频增加到两倍(120Hz)、四倍(240Hz)、八倍(480Hz)等。
图像处理电路604优选具有利用神经网络执行图像处理的功能。在图28A中示出图像处理电路604包括神经网络610的例子。
例如，通过利用神经网络610，可以从包括在影像中的图像数据提取特征。此外，图像处理电路604可以根据被提取的特征选择最适合的校正方法或选择用于校正的参数。
或者，神经网络610本身也可以具有进行图像处理的功能。换言之，神经网络610也可以接收将没有进行图像处理的图像数据并输出被进行图像处理的图像数据。
用于神经网络610的权系数的数据作为数据表储存在存储部602中。例如通过利用通信控制部603经过计算机网络可以更新包括该权系数的数据表。或者，图像处理电路604可以具有学习功能，能够更新包括权系数的数据表。
图28B是示出图像处理电路604所包括的神经网络610的示意图。
在本说明书等中，神经网络是指具有问题解决能力的所有模型，它模拟生物的神经回路网且通过学习决定神经元之间的结合强度。神经网络包括输入层、中间层(也称为隐藏层)及输出层。将包括两层以上的中间层的神经网络称为深度神经网络(DNN)。
在本说明书等中说明神经网络时，有时将根据已经有的数据决定神经元的结合强度(也称为权系数)称为“学习”。在本说明书等中，有时使用通过学习得到的结合强度构成神经网络，从该结构导出新的结论，这称为“推论”。
神经网络610包括输入层611、一个以上的中间层612及输出层613。对输入层611输入输入数据。从输出层613输出输出数据。
输入层611、中间层612及输出层613分别包括神经元615。神经元615是指实现积和运算的电路元件(积和运算元件)。在图28B中，以箭头示出两个层中的两个神经元615间的数据输入/输出方向。
各层的运算处理通过前一层中的神经元615的输出与权系数的积和运算执行。例如，在将输入层611的第i个神经元的输出表示为xi，并且将输出xi与下一个中间层612的第j个神经元的结合强度(权系数)表示为wji时，可以将来自该中间层的第j个神经元的输出表示为yj＝f(Σwji·xi)。注意，i及j分别是1以上的整数。这里，f(x)表示为激活函数，并且可以将S型(sigmoid)函数、阈值函数等用于激活函数。同样地，各层的神经元615的输出为对应于来自前一层的神经元615的输出与权系数的积和运算结果的激活函数而得到的值。层与层的结合既可以是所有神经元彼此结合的全结合，又可以是一部分的神经元彼此结合的部分结合。图28B示出神经元全连接状态。
图28B示出包括三个中间层612的例子。中间层612的个数不局限于三个，也可以是至少包括一个中间层的结构。一个中间层612所包括的神经元的个数也可以根据规格适当地改变。例如，一个中间层612所包括的神经元615的个数既可以多于又可以少于输入层611或输出层613所包括的神经元615的个数。
被用作神经元615之间的结合强度的指标的权系数根据学习而决定。虽然学习可以由电视装置600中的处理器执行，但优选由如专用服务器或云等运算处理能力高的计算机执行。根据学习决定的权系数作为表格储存在上述存储部602中，并且在由图像处理电路604读出时使用。该表格可以根据需要经过计算机网络更新。
以上是对神经网络的说明。
本实施方式的至少一部分可以与本说明书所记载的其他任何实施方式适当地组合而实施。
(附记)
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道形成区域，并且电流能够通过沟道形成区域流过源极与漏极之间。注意，在本说明书等中，沟道形成区域是指电流主要流过的区域。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，源极和漏极可以互相调换。
在本说明书等中，“电连接”包括构成要素通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号的授受，就对其没有特别的限制。例如，“具有某种电作用的元件”不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态。因此也包括85°以上且95°以下的角度的状态。
另外，在本说明书等中，可以将“膜”和“层”相互调换。例如，有时可以将“导电层”变换为“导电膜”。此外，例如，有时可以将“绝缘膜”变换为“绝缘层”。
在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)的漏极电流。在没有特别的说明的情况下，在n沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs低于阈值电压Vth的状态，在p沟道晶体管中，关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时是指存在使晶体管的关态电流成为I以下的Vgs的值。晶体管的关态电流有时是指：当Vgs为预定的值时的关闭状态下的关态电流；当Vgs为预定的范围内的值时的关闭状态下的关态电流；或者当Vgs为能够获得充分低的关态电流的值时的关闭状态下的关态电流等。
作为一个例子，设想一种n沟道晶体管，该n沟道晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在使该晶体管的漏极电流成为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，有时以每沟道宽度W的电流值表示具有沟道宽度W的晶体管的关态电流。另外，有时以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时，关态电流的单位有时以具有电流/长度的次元的单位(例如，A/μm)表示。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时表示在室温、60℃、85℃、95℃或125℃下的关态电流。或者，有时表示在保证包括该晶体管的半导体装置等的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下的关态电流。“晶体管的关态电流为I以下”有时是指在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度下或者在包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃中的任一温度)下存在使晶体管的关态电流成为I以下的Vgs的值。
晶体管的关态电流有时取决于漏极与源极间的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时表示Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，有时表示保证包括该晶体管的半导体装置等的可靠性的Vds时或者包括该晶体管的半导体装置等所使用的Vds时的关态电流。“晶体管的关态电流为I以下”有时是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、保证包括该晶体管的半导体装置的可靠性的Vds或包括该晶体管的半导体装置等被使用的Vds下存在使晶体管的关态电流成为I以下的Vgs的值。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时流过源极的电流。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指在晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，晶体管的阈值电压是指在晶体管中形成沟道时的栅极电压(Vg)。具体而言，晶体管的阈值电压有时是指：在以横轴表示栅极电压(Vg)且以纵轴表示漏极电流(Id)的平方根，而标绘出的曲线(Vg-√Id特性)中，在将具有最大倾斜度的切线外推时的直线与漏极电流(Id)的平方根为0(Id为0A)处的交叉点的栅极电压(Vg)。或者，晶体管的阈值电压有时是指在以L为沟道长度且以W为沟道宽度，Id[A]×L[μm]/W[μm]的值为1×10-9[A]时的栅极电压(Vg)。
注意，在本说明书等中，例如在导电性充分低时，有时即便在表示为“半导体”时也具有“绝缘体”的特性。此外，“半导体”与“绝缘体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书等所记载的“半导体”换称为“绝缘体”。
另外，在本说明书等中，例如在导电性充分高时，有时即便在表示为“半导体”时也具有“导电体”的特性。此外，“半导体”和“导电体”的境界不清楚，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。
在本说明书等中，原子数比为In：Ga：Zn＝4：2：3或其附近是指当In、Ga及Zn的原子数的总和中的In的比率为4时，Ga的比率为1以上且3以下，Zn的比率为2以上且4以下的情况。此外，原子数比为In：Ga：Zn＝5：1：6或其附近是指当In、Ga及Zn的原子数的总和中的In的比率为5时，Ga的比率大于0.1且为2以下，Zn的比率为5以上且7以下的情况。此外，原子数比为In：Ga：Zn＝1：1：1或其附近是指当In、Ga及Zn的原子数的总和中的In的比率为1时，Ga的比率大于0.1且为2以下，Zn的比率大于0.1且为2以下的情况。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的活性层的情况下，有时将该金属氧化物称为氧化物半导体。此外，OS FET是指包含金属氧化物或氧化物半导体的晶体管。
此外，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。
此外，在本说明书等中，有时记载CAAC(c-axis aligned crystal)或CAC(Cloud-Aligned Composite)。注意，CAAC是指结晶结构的一个例子，CAC是指功能或材料构成的一个例子。
此外，在本说明书等中，CAC-OS或CAC metal oxide在材料的一部分中具有导电性的功能，在材料的另一部分中具有绝缘性的功能，作为材料的整体具有半导体的功能。此外，在将CAC-OS或CAC metal oxide用于晶体管的活性层的情况下，导电性的功能是使被用作载流子的电子(或空穴)流过的功能，绝缘性的功能是不使被用作载流子的电子流过的功能。通过导电性的功能和绝缘性的功能的互补作用，可以使CAC-OS或CAC metal oxide具有开关功能(开启/关闭的功能)。通过在CAC-OS或CAC metal oxide中使各功能分离，可以最大限度地提高各功能。
此外，在本说明书等中，CAC-OS或CAC metal oxide包括导电性区域及绝缘性区域。导电性区域具有上述导电性的功能，绝缘性区域具有上述绝缘性的功能。此外，在材料中，导电性区域和绝缘性区域有时以纳米粒子级分离。另外，导电性区域和绝缘性区域有时在材料中不均匀地分布。此外，有时导电性区域被观察为其边缘模糊且以云状连接。
在CAC-OS或CAC metal oxide中，有时导电性区域及绝缘性区域以0.5nm以上且10nm以下，优选为0.5nm以上且3nm以下的尺寸分散在材料中。
此外，CAC-OS或CAC metal oxide由具有不同带隙的成分构成。例如，CAC-OS或CACmetal oxide由具有起因于绝缘性区域的宽隙的成分及具有起因于导电性区域的窄隙的成分构成。在该结构中，载流子主要在具有窄隙的成分中流过。此外，具有窄隙的成分与具有宽隙的成分互补作用，与具有窄隙的成分联动地在具有宽隙的成分中载流子流过。因此，在将上述CAC-OS或CAC metal oxide用于晶体管的沟道区域时，在晶体管的导通状态中可以得到高电流驱动力，即高通态电流及高场效应迁移率。
就是说，也可以将CAC-OS或CAC metal oxide称为基质复合材料(matrixcomposite)或金属基质复合材料(metal matrix composite)。
下面，对金属氧化物的结晶结构的一个例子进行说明。注意，以使用In-Ga-Zn氧化物靶材(In:Ga:Zn＝4:2:4.1[原子数比])且通过溅射法形成的金属氧化物为一个例子进行说明。将使用上述靶材在100℃以上且130℃以下的衬底温度下通过溅射法形成的金属氧化物称为sIGZO，将使用上述靶材在室温(R.T.)的衬底温度下通过溅射法形成的金属氧化物称为tIGZO。例如，sIGZO具有nc(nano crystal)和CAAC中的一方或双方的结晶结构。此外，tIGZO具有nc的结晶结构。注意，在此指的室温(R.T.)包括对衬底不进行意图性的加热时的温度。
CAAC结构是指包括多个纳米晶(最大直径小于10nm的结晶区域)的薄膜等的结晶结构之一，具有如下特征：各纳米晶的c轴在特定方向上取向，其a轴及b轴不具有取向性，纳米晶彼此不形成晶界而连续地连接。尤其是，在具有CAAC结构的薄膜中，各纳米晶的c轴容易在薄膜的厚度方向、被形成面的法线方向或者薄膜表面的法线方向上取向。
在晶体学的单位晶格中，一般以构成单位晶格的a轴、b轴、c轴这三个轴(晶轴)中较特殊的轴为c轴。尤其是，在具有层状结构的结晶中，一般来说，与层的面方向平行的两个轴为a轴及b轴，与层交叉的轴为c轴。作为这种具有层状结构的结晶的典型例子，有分类为六方晶系的石墨，其单位晶格的a轴及b轴平行于劈开面，c轴正交于劈开面。例如，具有YbFe2O4型结晶结构的InGaZnO4的结晶可分类为六方晶系，其单位晶格的a轴及b轴平行于层的面方向，c轴正交于层(即，正交于a轴及b轴)。
在本说明书等中，显示装置的一个方式的显示面板是指能够在显示面显示(输出)图像等的面板。因此，显示面板是输出装置的一个方式。
另外，在本说明书等中，有时将在显示面板的衬底上安装有例如FPC(Flexibleprinted circuit：柔性印刷电路)或TCP(Tape Carrier Package：载带封装)等连接器的结构或在衬底上以COG(Chip On Glass：玻璃覆晶封装)方式等直接安装IC(集成电路)的结构称为显示面板模块或显示模块，或者也简称为显示面板等。
另外，在本说明书等中，触摸传感器是指能够检测出手指或触屏笔等对象物的接触、推压或靠近等的传感器。另外，也可以具有检测其位置信息的功能。因此，触摸传感器是输入装置的一个方式。例如，触摸传感器可以具有一个以上的传感器元件。
另外，在本说明书等中，有时将包括触摸传感器的衬底称为触摸传感器面板，或者简称为触摸传感器等。另外，在本说明书等中，有时将在触摸传感器面板的衬底上安装有例如FPC或TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸传感器面板模块、触摸传感器模块、传感器模块，或者简称为触摸传感器等。
注意，在本说明书等中，显示装置的一个方式的触摸面板具有如下功能：在显示面显示(输出)图像等的功能；以及检测出手指或触屏笔等对象物接触、被压或靠近显示面的作为触摸传感器的功能。因此，触摸面板是输入/输出装置的一个方式。
触摸面板例如也可以称为具有触摸传感器的显示面板(或显示装置)、具有触摸传感器功能的显示面板(或显示装置)。
触摸面板也可以包括显示面板及触摸传感器面板。或者，也可以在显示面板内部或表面具有触摸传感器的功能。
另外，在本说明书等中，有时将在触摸面板的衬底上安装有例如FPC或TCP等连接器的结构或者在衬底上以COG方式等安装有IC的结构称为触摸面板模块、显示模块，或者简称为触摸面板等。
[实施例1]
在本实施例中，说明使用第一层使各金属氧化物膜低电阻化且对该金属氧化物膜的薄层电阻进行评价的结果。
在评价1中，制造使用不同材料形成第一层的多个样品，测量各金属氧化物膜的薄层电阻。在评价2中，在制造样品的各工序之后测量金属氧化物膜的薄层电阻，对金属氧化物膜的薄层电阻的推移进行评价。在评价3中，制造使用不同材料形成金属氧化物膜的多个样品，测量各金属氧化物膜的薄层电阻。
[评价1]
在评价1中，制造使用不同材料形成第一层的四个样品及一个比较样品，测量金属氧化物膜的薄层电阻。
首先，在玻璃衬底上形成厚度大约为40nm的金属氧化物膜。
金属氧化物膜在如下条件下形成：衬底温度为130℃；将流量为180sccm的氩气体和流量为20sccm的氧气体引入溅射装置的处理室内；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In：Ga：Zn＝4：2：4.1[原子数比])施加2.5kW的交流电力。有时将沉积气体整体中氧所占的比率称为氧流量比。形成金属氧化物膜时的氧流量比为10％。
接着，在金属氧化物膜上形成一对测量用端子。
测量用端子通过使用溅射装置依次沉积厚度为50nm的钛膜、厚度为100nm的铝膜、厚度为50nm的钛膜来形成。一对测量用端子通过使用金属掩模以各端子的直径为1mm、端子间距离为8mm的方式形成。
接着，在金属氧化物膜及测量用端子上形成第一层。
作为样品A1的第一层，形成厚度大约为5nm的钨膜。作为样品A2的第一层，形成厚度大约为5nm的铝膜。作为样品A3的第一层，形成厚度大约为5nm的钛膜。作为样品A4的第一层，形成厚度大约为5nm的氮化钛膜。作为比较样品A的第一层，形成厚度大约为100nm的包含氢的氮化硅膜。样品A1至样品A4各自的第一层通过溅射法形成，比较样品A的第一层通过等离子体CVD法形成。
接着，在氮气氛下以350℃进行1小时的加热处理。
接着，利用干蚀刻法去除第一层，使测量用端子露出。
然后，使用测量用端子测量金属氧化物膜的薄层电阻。在本实施例中，测量一对测量用端子间的电阻。
图29示出各样品的金属氧化物膜的薄层电阻。
如图29所示，可知与比较样品A同样，样品A1至样品A4各自的金属氧化物膜都被低电阻化。
[评价2]
在评价2中，在制造样品的每个工序之后测量金属氧化物膜的薄层电阻，对金属氧化物膜的薄层电阻的推移进行评价。具体而言，制造金属氧化物膜的薄层电阻的测量时序彼此不同的五种样品。
首先，在玻璃衬底上形成厚度大约为40nm的金属氧化物膜。
金属氧化物膜在如下条件下形成：衬底温度为130℃；将流量为180sccm的氩气体和流量为20sccm的氧气体引入溅射装置的处理室内；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In：Ga：Zn＝4：2：4.1[原子数比])施加2.5kW的交流电力。
接着，在金属氧化物膜上形成测量用端子。将此时被测量薄层电阻的样品称为样品B1。
测量用端子通过使用溅射装置依次沉积厚度为50nm的钛膜、厚度为100nm的铝膜、厚度为50nm的钛膜来形成。测量用端子使用金属掩模形成。
接着，在金属氧化物膜及测量用端子上形成厚度大约为5nm的钨膜作为第一层。将此时被测量薄层电阻的样品称为样品B2。在样品B2中，利用干蚀刻法去除第一层，使在测量薄层电阻时使用的测量用端子露出。
此后，在氮气氛下以350℃进行1小时的加热处理。
接着，利用干蚀刻法去除第一层，使测量用端子露出。将此时被测量薄层电阻的样品称为样品B3。
接着，在金属氧化物膜及测量用端子上形成厚度大约为20nm的氧化铝膜。氧化铝膜在包含氧的气氛下利用溅射法形成。将此时被测量薄层电阻的样品称为样品B4。
此后，在氮气氛下以350℃进行1小时的加热处理。将此时被测量薄层电阻的样品称为样品B5。
通过上述工序，制造五个样品(样品B1至样品B5)。
图30示出各样品的金属氧化物膜的薄层电阻。
根据样品B1的测量结果，可知刚成膜之后的金属氧化物膜的薄层电阻极高，其超过测量上限。根据样品B2的测量结果，可知通过在金属氧化物膜上形成第一层，金属氧化物膜被低电阻化。根据样品B3的测量结果，可知通过在金属氧化物膜上形成第一层的状态下进行加热处理，可以进一步降低金属氧化物膜的薄层电阻。
根据样品B4的测量结果，可知即使去除低电阻化的金属氧化物膜上的第一层并在包含氧的气氛下在该金属氧化物膜上且与其接触地形成氧化物绝缘膜，该金属氧化物膜的电阻也保持为低。再者，根据样品B5的测量结果，可知即使在金属氧化物膜上设置有氧化物绝缘膜的状态下进行加热处理，该金属氧化物膜的电阻也保持为低。
氧化铝膜的形成工序及该形成工序之后的加热工序相当于对金属氧化物膜添加氧的处理。然而，根据图30所示的结果，可知使用第一层而被低电阻化的金属氧化物膜在后面经过会被供应氧的形成工序或加热工序也为稳定，而不容易高电阻化。
[评价3]
在评价3中，制造使用不同材料形成金属氧化物膜的三个样品，测量金属氧化物膜的薄层电阻。
首先，在玻璃衬底上形成厚度大约为40nm的金属氧化物膜。
样品C1的金属氧化物膜在如下条件下形成：衬底温度为室温(25℃)；将流量为180sccm的氩气体和流量为20sccm的氧气体引入溅射装置的处理室内；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In：Ga：Zn＝1：1：1[原子数比])施加2.5kW的交流电力。
样品C2的金属氧化物膜在如下条件下形成：衬底温度为130℃；将流量为180sccm的氩气体和流量为20sccm的氧气体引入溅射装置的处理室内；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In：Ga：Zn＝4：2：4.1[原子数比])施加2.5kW的交流电力。
样品C3的金属氧化物膜在如下条件下形成：衬底温度为室温(25℃)；将流量为200sccm的氩气体引入溅射装置的处理室内；压力为0.6Pa；对包含铟、镓和锌的金属氧化物靶材(In：Ga：Zn＝5：1：7[原子数比])施加2.5kW的交流电力。
此后，在金属氧化物膜上形成测量用端子。
测量用端子通过使用溅射装置依次沉积厚度为50nm的钛膜、厚度为100nm的铝膜、厚度为50nm的钛膜来形成。测量用端子使用金属掩模形成。
接着，在金属氧化物膜及测量用端子上形成厚度大约为5nm的钨膜作为第一层。
接着，在氮气氛下以350℃进行1小时的加热处理。
接着，利用干蚀刻法去除第一层，使测量用端子露出。
然后，使用测量用端子测量金属氧化物膜的薄层电阻。
图31示出各样品的金属氧化物膜的薄层电阻。
如图31所示，可知样品C1至样品C3各自的金属氧化物膜都被低电阻化。此外，可知金属氧化物膜所包含的铟的比率越大，金属氧化物膜的电阻越低。
[实施例2]
在本实施例中，制造沟道长度小的晶体管，对其电特性进行评价。
[样品的制造]
作为所制造的晶体管的结构，可以援用实施方式1以及图8A和图8B所例示的晶体管100G。
在此，制造包括位于上侧的不同第二栅极绝缘层的晶体管。
<样品的制造1>
以下，制造包括厚度最小的第二栅极绝缘层的晶体管。
首先，利用溅射法在玻璃衬底上形成厚度大约为100nm的钨膜，对其进行加工得到第一栅电极。接着，利用等离子体CVD法层叠厚度大约为300nm的氮化硅膜、厚度大约为5nm的氧氮化硅膜作为第一栅极绝缘层。此时，在沉积氮化硅膜之后，在真空中连续地在包含氧的气氛下进行等离子体处理。等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量比为100％；处理时间为300秒。
接着，在第一栅极绝缘层上形成厚度大约为40nm的金属氧化物膜，对其进行加工得到半导体层。金属氧化物膜通过使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝4：2：4.1[原子数比])的溅射法形成。然后，在氮气氛下进行加热处理。
接着，利用等离子体CVD法形成成为第二栅极绝缘层的氧氮化硅膜。在此，氧氮化硅膜的厚度为20nm。
然后，在氮气氛下以350℃的温度进行一小时的加热处理。接着，作为氧供应处理，在包含氧的气氛下进行等离子体处理。等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量比为100％；处理时间为300秒。
接着，利用溅射法在氧氮化硅膜上形成厚度大约为5nm的金属氧化物膜。作为金属氧化物膜，通过使用铝靶材的反应性溅射法形成厚度大约为5nm的氧化铝膜。金属氧化物膜的形成条件为如下：衬底温度保持为170℃；作为沉积气体使用氩气体和氧气体的混合气体；压力为0.6Pa；功率为7.5kW。此外，沉积时的氧流量比为70％。
接着，利用溅射法在金属氧化物膜上层叠厚度大约为50nm的钛膜、厚度大约为200nm的铝膜以及厚度大约为50nm的钛膜，对其进行加工得到第二栅电极、金属氧化物层以及第二栅极绝缘层。
接着，作为覆盖晶体管的第一层，利用溅射法形成厚度大约为3nm的氮化铝膜。然后，在氮气氛下以350℃进行一小时的加热处理，然后利用湿蚀刻法去除上述氮化铝膜。
接着，作为覆盖晶体管的保护绝缘层，利用溅射法形成厚度大约为20nm的氧化铝膜，利用等离子体CVD法形成厚度大约为300nm的氧氮化硅膜。然后，在氮气氛下以350℃的温度进行一小时的加热处理。接着，在覆盖晶体管的绝缘层的一部分形成开口，利用溅射法形成钼膜，然后对其进行加工形成源电极及漏电极。然后，作为平坦化层形成厚度大约为1.5μm的丙烯酸树脂膜，在氮气氛下以250℃的温度进行一小时的加热处理。
通过上述工序，得到在玻璃衬底上形成的晶体管。
[样品的制造2]
在此，包括其厚度比上述晶体管大的第二栅极绝缘层的晶体管。
首先，与上述同样地形成第一栅电极、第一栅极绝缘层及半导体层，在氮气氛下进行加热处理。
接着，利用等离子体CVD法形成成为第二栅极绝缘层的氧氮化硅膜。在此，制造氧氮化硅膜的厚度分别为150nm、100nm、80nm、50nm的四个样品。
然后，在氮气氛下以350℃的温度进行一小时的加热处理。接着，作为氧供应处理，在包含氧的气氛下进行等离子体处理。等离子体处理的条件为如下：温度为350℃；压力为40Pa；电源功率为3000W；氧流量比为100％；处理时间为300秒。
接着，利用溅射法在第二栅极绝缘层上形成厚度大约为5nm的金属氧化物膜。作为金属氧化物膜，通过使用铝靶材的反应性溅射法形成厚度大约为5nm的氧化铝膜。金属氧化物膜的形成条件为如下：衬底温度保持为170℃；作为沉积气体使用氩气体和氧气体的混合气体；压力为0.6Pa；功率为7.5kW。此外，沉积时的氧流量比为70％。
接着，利用溅射法在金属氧化物膜上形成厚度大约为50nm的钛膜、厚度大约为200nm的铝膜以及厚度大约为50nm的钛膜，然后对其进行加工得到第二栅电极、金属氧化物层以及第二栅极绝缘层。
接着，作为覆盖晶体管的保护绝缘层，利用溅射法形成厚度大约为20nm的氧化铝膜，利用等离子体CVD法形成厚度大约为300nm的氧氮化硅膜。然后，在氮气氛下以350℃的温度进行一小时的加热处理。接着，在覆盖晶体管的绝缘层的一部分中形成开口，利用溅射法形成钼膜，然后对其进行加工形成源电极及漏电极。然后，作为平坦化层形成厚度大约为1.5μm的丙烯酸树脂膜，在氮气氛下以250℃的温度进行一小时的加热处理。
通过上述工序，得到在玻璃衬底上形成的晶体管。
[晶体管的Id-Vg特性]
图32示出通过在上述样品的制造1中说明的方法而制造的上述晶体管的Id-Vg特性的测量结果，该晶体管的第二栅极绝缘层的厚度大约为20nm，沟道长度L大约为0.7μm，沟道宽度W大约为20μm。
作为各晶体管的Id-Vg特性的测量条件，施加到被用作第一栅电极的导电膜的电压(以下，将该电压也称为栅极电压(Vg))以及施加到被用作第二栅电极的导电膜的电压(以下，将该电压也称为背栅极电压(Vbg))从-5V每隔0.1V变化到+5V。将施加到被用作源电极的导电膜的电压(以下，将该电压也称为源极电压(Vs))设定为0V(common)，施加到被用作漏电极的导电膜的电压(以下，将该电压也称为漏极电压(Vd))为0.1V和5.1V。
如图32所示，可确认到即使沟道长度为极小的0.7μm左右且第二栅极绝缘层的厚度为极薄的20nm，也能够得到良好的晶体管特性。
[晶体管的通态电流特性]
接着，测量上述制造的样品的晶体管的通态电流。晶体管的通态电流的测量条件为如下：施加到第一栅电极及第二栅电极的电压(栅极电压(Vg))为5V；施加到源电极的电压(源极电压(Vs))为0V；施加到漏电极的电压(漏极电压(Vd))为5V。
对如下六种晶体管进行测量。第一个是第二栅极绝缘层的厚度大约为150nm，沟道长度L大约为3μm，沟道宽度W大约为20μm的晶体管。第二个是第二栅极绝缘层的厚度大约为150nm，沟道长度L大约为0.7μm，沟道宽度W大约为20μm的晶体管。第三个是第二栅极绝缘层的厚度大约为100nm，沟道长度L大约为0.7μm，沟道宽度W大约为20μm的晶体管。第四个是第二栅极绝缘层的厚度大约为80nm，沟道长度L大约为0.7μm，沟道宽度W大约为20μm的晶体管。第五个是第二栅极绝缘层的厚度大约为50nm，沟道长度L大约为0.7μm，沟道宽度W大约为20μm的晶体管。第六个是第二栅极绝缘层的厚度大约为20nm，沟道长度L大约为0.7μm，沟道宽度W大约为20μm的晶体管。
上述第一至第五晶体管是通过上述样品的制造2所示的方法制造的晶体管，第六晶体管是通过上述样品的制造1所示的方法制造的晶体管。
图33示出各晶体管的通态电流的测量结果。在沟道长度L大约为0.7μm的各晶体管中，通态电流高于1×10-4A。此外，有第二栅极绝缘层的厚度越小通态电流越高的倾向，第二栅极绝缘层的厚度大约为20nm的晶体管的通态电流极高，大约为8.49×10-4A。
在此，在一般的使用多晶硅的晶体管中，为了使源区域及漏区域低电阻化，掺杂杂质。此时，所掺杂的杂质的一部分扩散到沟道形成区域。因此，当沟道长度L非常短(例如，3μm以下)时，有时难以得到晶体管特性。另一方面，在本发明的一个实施方式的晶体管中，即使沟道长度L为0.7μm以下，也可以得到良好的晶体管特性。
此外，一般的多晶硅膜因其结晶化而其表面的粗糙度极高，由此有当栅极绝缘层的厚度小于该粗糙度的程度时无法得到充分的栅极耐压的问题。因此，在使用一般的多晶硅膜的晶体管中，减薄栅极绝缘层是很困难的，其厚度最薄也需要100nm左右。另一方面，由于在本发明的一个实施方式的晶体管中使用的金属氧化物膜的表面极度平坦，所以可以充分地减薄栅极绝缘层的厚度(例如，20nm以下)。
此外，在以与上述相同的条件进行测量时，使用一般的多晶硅的n沟道型晶体管(沟道长度L大约为6.4μm，沟道宽度W大约为19μm)的通态电流大约为5.3×10-5A。相对于此，当沟道长度L小于1μm(也称为亚微米)，第二栅极绝缘层足够薄时，本发明的一个实施方式的晶体管可以实现比使用多晶硅的晶体管高一位数以上的通态电流。
此外，在比较第二栅极绝缘层的厚度大约为50nm的晶体管与第二栅极绝缘层的厚度大约为20nm的晶体管时，后者晶体管的通态电流可以高于根据第二栅极绝缘层的厚度之差而估计出的值(第二栅极绝缘层的厚度大约为50nm的晶体管的2.5倍)。这有可能是因为通过采用第一层而源极-漏极间的电阻进一步降低。
[实施例3]
在本实施例中，验证是否能够使用沟道长度较小的晶体管实现源极驱动器电路。
显示面板的源极驱动器电路被要求极高的驱动频率。例如，显示部的尺寸为5英寸左右的高分辨率的OLED面板在利用单端方式(48点同时采样)时需要30MHz左右的驱动频率，在利用模拟线序列方式(analog line sequential method)(54点同时采样)时需要3MHz左右的驱动频率。
图34A示出模拟线序列方式(54点同时采样)的源极驱动器电路的结构例子。源极驱动器电路包括移位寄存器、两个锁存电路(锁存器1、锁存器2)、源极跟随器电路。图34A所示的源极驱动器电路可以驱动2160个源极信号线SL。
在本实施例中，使用本发明的一个实施方式的晶体管构成环形振荡器电路，对其振荡频率进行评价。
图34B示出所形成的环形振荡器电路的电路图。环形振荡器电路具有17级反转电路串联连接的结构。
图34C示出一个反转电路的电路图。反转电路包括晶体管M1、晶体管M2、晶体管M3及电容器C。在此，作为晶体管M1使用各自的沟道宽度W为20μm的并联连接的两个晶体管。作为晶体管M2使用各自的沟道宽度W为50μm的并联连接的两个晶体管。作为晶体管M3使用各自的沟道宽度W为50μm的并联连接的20个晶体管。电容器C的电容值大约为3.71pF。
在此，制造晶体管的条件不同的下述四个环形振荡器电路，对它们的振荡频率进行评价。在第一环形振荡器电路中，各晶体管的沟道长度大约为3μm，第二栅极绝缘层的厚度大约为150nm。在第二环形振荡器电路中，各晶体管的沟道长度大约为0.8μm，第二栅极绝缘层的厚度大约为150nm。在第三环形振荡器电路中，各晶体管的包括沟道长度大约为0.8μm，第二栅极绝缘层的厚度大约为80nm。在第四环形振荡器电路中，各晶体管的沟道长度大约为0.8μm，第二栅极绝缘层的厚度大约为20nm。
在此，第二栅极绝缘层的厚度大约为20nm的晶体管是在上述实施例2的样品的制造1中作为第二栅电极使用钨膜的晶体管。此外，其他晶体管是通过与上述实施例2的样品的制造2相同的方法制造的晶体管。
图35A示出在VDD为5.1V的条件下驱动四个环形振荡器电路的每一个时的振荡频率以及每一级的延迟时间的测量结果。在沟道长度L大约为0.8μm且第二栅极绝缘层的厚度大约为20nm的条件下可以得到超过3MHz的振荡频率。
此外，图35B示出在VDD为10V的条件下驱动第二栅极绝缘层的厚度为80nm以上的三个环形振荡器电路时的振荡频率以及每一级的延迟时间的测量结果。此时，在沟道长度L大约为0.8μm的两个条件下，得到超过3MHz的振荡频率。
根据上述结果，可知通过使用本发明的一个实施方式的晶体管可以将模拟线序列方式的源极驱动器电路形成在显示面板中。
[实施例4]
在本实施例中，制造本发明的一个实施方式的晶体管，对其电特性及可靠性进行评价。
[样品的制造]
作为所制造的晶体管的结构，可以援用实施方式1以及图8A和图8B所例示的晶体管100G。在此，作为金属氧化物层114使用不容易使氧扩散的In-Ga-Zn氧化物，而制造第一层不同的两种晶体管。
首先，在玻璃衬底上依次形成第一栅电极、第一栅极绝缘层、半导体层。作为第一栅电极，使用通过溅射法形成的厚度大约为100nm的钨膜。作为第一栅极绝缘层，使用各自通过PECVD法形成的厚度大约为300nm的氮化硅膜及厚度大约为5nm的氧氮化硅膜的叠层膜。作为半导体层，使用通过使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝4：2：4.1[原子数比])的溅射法形成的金属氧化物膜。
接着，形成第二栅极绝缘层、金属氧化物层、第二栅电极。作为第二栅极绝缘层，使用通过PECVD法形成的厚度大约为150nm的氧氮化硅膜。作为第二栅电极，使用通过溅射法形成的厚度大约为100nm的钼膜。
在此，作为第二栅极绝缘层与第二栅电极之间的金属氧化物层，使用通过使用In-Ga-Zn氧化物靶材(In：Ga：Zn＝1：3：4[原子数比])的溅射法形成的金属氧化物膜。如此，当使用铟的组成比镓的组成低的材料，可以形成其中不容易产生氧空位的膜，其结果是，可以实现其中氧不容易扩散的膜或者不容易抽吸氧的膜。此外，当使用锌的组成比铟的组成高的材料，容易发生晶化，由此可以实现其中氧更不容易扩散的膜。
例如，成膜之后在氮气氛下进行焙烧，在使用组成为In：Ga：Zn＝4：2：4.1[原子数比]的氧化物靶材的情况下，因伴随氧空位增大的载流子密度增大导致薄层电阻值下降，另一方面，在使用组成为In：Ga：Zn＝1：3：4[原子数比]的氧化物靶材的情况下，薄层电阻保持为测量器的测量上限(5×106Ω/□以上)，而该金属氧化物层实质上是绝缘体。
接着，制造第一层不同的下述两个样品(样品D1、D2)。
在样品1中，作为第一层使用厚度大约为20nm的氮化铝膜。氮化铝膜通过使用Al靶材且作为沉积气体使用Ar气体和N2气体的混合气体的反应性溅射法形成。此外，不对第一层进行利用蚀刻的去除而使第一层残留。
在样品2中，作为第一层使用厚度大约为100nm的包含氢的氮化硅膜。氮化硅膜通过作为沉积气体使用硅烷气体、N2气体和氨气体的混合气体的PECVD法形成。
在形成第一层之后，通过PECVD法形成厚度大约为300nm的氧氮化硅膜作为保护绝缘层，在氮气氛下以350℃进行一小时的热处理。
接着，在保护绝缘层中形成到达半导体层的开口，然后形成源电极及漏电极。作为源电极及漏电极，使用通过溅射法形成的厚度大约为100nm的钼膜。
通过上述工序，得到在玻璃上形成的晶体管(样品D1、样品D2)。
[晶体管的Id-Vg特性]
图36示出样品D1及样品D2的晶体管的Id-Vg特性的测量结果。图36示出沟道长度为2μm左右、3μm左右、6μm左右的三种晶体管的测量结果。它们的沟道宽度都为50μm左右。
如图36所示，作为第一层使用氮化铝膜(记为AlNx)的样品D1即使在沟道长度小，即为2μm左右的条件下也可以获得偏差小且良好的电特性。
另一方面，在作为第一层使用包含氢的氮化硅膜(记为SiN：H)的样品D2中，沟道长度大约为3μm以上的晶体管可以获得良好的特性，但是沟道长度大约为2μm晶体管的特性偏差很大。
[栅极偏置应力测试]
对样品D1及样品D2进行栅极偏置应力测试(GBT测试)。在GBT测试中，将形成有晶体管的衬底保持为60℃且对晶体管的源极和漏极施加0V的电压，对栅极施加20V或-20V的电压，保持该状态一小时。此时，将在昏暗的测试环境下对栅极施加正电压的测试记为PBTS，将对栅极施加负电压的测试记为NBTS。此外，将在对样品照射光的状态下的PBTS及NBTS分别记为PBITS及NBITS。当照射光时，使用10000lx左右的白色LED光。
图37示出沟道长度为3μm，沟道宽度为50μm的各晶体管的GBT测试结果。纵轴表示阈值电压(Vth)的变动量(ΔVth)。可确认到样品D1和样品D2的阈值电压的变动都极小。
因此，可确认到本发明的一个实施方式的晶体管的可靠性极高。
符号说明
100：晶体管，100A：晶体管，100B：晶体管，100C：晶体管，100D：晶体管，100E：晶体管，100F：晶体管，100G：晶体管，102：衬底，104：绝缘层，106：导电层，106C：导电层，107：绝缘层，108：半导体层，108C：金属氧化物层，108f：金属氧化物膜，108i：区域，108n：区域，108n1：区域，108n2：区域，109：导电层，110：绝缘层，110f：绝缘膜，111：绝缘层，112：导电层，112f：导电膜，114：金属氧化物层，114f：金属氧化物膜，116：第一层，116a：第一层，117：金属氧化物层，118：绝缘层，119：绝缘层，120a：导电层，120b：导电层，130A：电容器，130B：电容器，130C：电容器，141a：开口，141b：开口，141c：开口，142：开口，501：像素电路，502：像素部，504：驱动电路部，504a：栅极驱动器，504b：源极驱动器，506：保护电路，507：端子部，550：晶体管，552：晶体管，554：晶体管，560：电容器，562：电容器，570：液晶元件，572：发光元件，600：电视装置，601：控制部，602：存储部，603：通信控制部，604：图像处理电路，605：译码器电路，606：影像信号接收部，607：时序控制器，608：源极驱动器，609：栅极驱动器，610：神经网络，611：输入层，612：中间层，613：输出层，615：神经元，620：显示面板，621：像素，630：系统总线，700：显示装置，700A：显示装置，701：衬底，702：像素部，704：源极驱动电路部，705：衬底，706：栅极驱动电路部，708：FPC端子部，710：信号线，711：布线部，712：密封剂，716：FPC，721：源极驱动器IC，722：栅极驱动器电路，723：FPC，724：印刷电路板，730：绝缘膜，732：密封膜，734：绝缘膜，736：着色膜，738：遮光膜，750：晶体管，752：晶体管，760：连接电极，770：平坦化绝缘膜，772：导电膜，773：绝缘膜，774：导电膜，775：液晶元件，776：液晶层，778：结构体，780：各向异性导电膜，782：发光元件，786：EL层，788：导电膜，790：电容器，791：触摸面板，792：绝缘膜，793：电极，794：电极，795：绝缘膜，796：电极，797：绝缘膜，6000：显示模块，6001：上盖，6002：下盖，6005：FPC，6006：显示装置，6009：框架，6010：印刷电路板，6011：电池，6015：发光部，6016：受光部，6017a：导光部，6017b：导光部，6018：光，7100：电视装置，7101：外壳，7103：支架，7111：遥控操作机，7200：笔记型个人计算机，7211：外壳，7212：键盘，7213：指向装置，7214：外部连接端口，7300：数字标牌，7301：外壳，7303：扬声器，7311：信息终端设备，7400：数字标牌，7401：柱子，7411：信息终端设备，7500：显示部，8000：照相机，8001：外壳，8002：显示部，8003：操作按钮，8004：快门按钮，8006：镜头，8040：便携式信息终端，8041：外壳，8042：显示部，8043：按钮，8044：图标，8045：相机，8046：麦克风，8047：扬声器，8048：连接端子，8049：太阳能电池，8050：相机，8051：充放电控制电路，8052：电池，8053：DC-DC转换器，8054：开关，8055：开关，8056：开关，8057：转换器，8100：取景器，8101：外壳，8102：显示部，8103：按钮，8200：头戴显示器，8201：安装部，8202：透镜，8203：主体，8204：显示部，8205：电缆，8206：电池，8300：头戴显示器，8301：外壳，8302：显示部，8304：固定工具，8305：透镜，9000：外壳，9001：显示部，9003：扬声器，9005：操作键，9006：连接端子，9007：传感器，9008：麦克风，9050：操作按钮，9051：信息，9052：信息，9053：信息，9054：信息，9055：铰链，9100：电视装置，9101：便携式信息终端，9102：便携式信息终端，9200：便携式信息终端，9201：便携式信息终端。
本申请基于2017年5月19日由日本专利局受理的日本专利申请第2017-099571号、2017年7月6日由日本专利局受理的日本专利申请第2017-133092号、以及2017年11月9日由日本专利局受理的日本专利申请第2017-216684号，其全部内容通过引用纳入本文。

Claims (15)

1.一种半导体装置的制造方法，包括如下步骤：
在一个表面上形成第一金属氧化物层及第二金属氧化物层；
形成所述第一金属氧化物层的第一区域上的第一绝缘层以及所述第一绝缘层上的第一导电层；
形成与所述第一金属氧化物层的第二区域及所述第二金属氧化物层接触的第一层；
进行加热处理以降低所述第一金属氧化物层的所述第二区域的电阻以及所述第二金属氧化物层的电阻；
以覆盖所述第一金属氧化物层、所述第二金属氧化物层、所述第一绝缘层以及所述第一导电层的方式形成第二绝缘层；以及
在所述第二绝缘层上形成与所述第二区域电连接的第二导电层，
其中，所述第一层包含铝、钛、钽和钨中的至少一种。
2.根据权利要求1所述的半导体装置的制造方法，还包括如下步骤：在进行所述加热处理的所述工序之后且形成所述第二绝缘层的所述工序之前去除所述第一层。
3.根据权利要求1或2所述的半导体装置的制造方法，其中所述第二导电层重叠于所述第二金属氧化物层。
4.根据权利要求1或2所述的半导体装置的制造方法，还包括如下步骤：
在一个表面上形成第三导电层及第四导电层；以及
以覆盖所述第三导电层及所述第四导电层的方式形成第三绝缘层，
其中所述第一金属氧化物层及所述第二金属氧化物层形成在所述第三绝缘层上，
所述第一金属氧化物层的所述第一区域重叠于所述第三导电层，
并且所述第二金属氧化物层至少部分地重叠于所述第四导电层。
5.根据权利要求1或2所述的半导体装置的制造方法，其中通过溅射法形成所述第一层以使其包含氮。
6.根据权利要求1或2所述的半导体装置的制造方法，其中所述加热处理在包含氮的气氛下以300℃以上且450℃以下的温度进行。
7.一种半导体装置，包括：
一个表面上的第一金属氧化物层及第二金属氧化物层；
层叠于所述第一金属氧化物层的第一区域上的第一绝缘层及第一导电层；
在所述第一金属氧化物层的第二区域以及所述第二金属氧化物层上且与它们接触的第一层；
覆盖所述第一金属氧化物层、所述第二金属氧化物层、所述第一绝缘层及所述第一导电层的第二绝缘层；以及
所述第二绝缘层上的第二导电层，该第二导电层与所述第二区域电连接，
其中，所述第一层包含铝、钛、钽和钨中的至少一种，
并且，所述第二区域具有比所述第一区域低的电阻。
8.根据权利要求7所述的半导体装置，其中所述第二导电层部分地重叠于所述第一绝缘层、所述第一层及所述第二金属氧化物层。
9.根据权利要求7所述的半导体装置，还包括：
所述第一金属氧化物层及所述第二金属氧化物层之下的第三导电层及第四导电层；以及
覆盖所述第三导电层及所述第四导电层且位于所述第一金属氧化物层及所述第二金属氧化物层之下的第三绝缘层，
其中所述第三导电层部分地与所述第一区域重叠，
并且所述第四导电层部分地与所述第二金属氧化物层重叠。
10.根据权利要求9所述的半导体装置，其中所述第二区域通过所述第二导电层与所述第二金属氧化物层电连接。
11.根据权利要求7所述的半导体装置，其中所述第一区域与所述第二金属氧化物层无接缝地连续。
12.根据权利要求7所述的半导体装置，还包括所述第一金属氧化物层与所述第一绝缘层之间的第三金属氧化物层，
其中所述第三金属氧化物层包含In、Ga及Zn且具有比Ga含量高的In含量。
13.根据权利要求12所述的半导体装置，其中所述第三金属氧化物层具有比In含量高的Zn含量。
14.一种显示装置，包括：
权利要求7所述的半导体装置；以及
所述第二绝缘层的上方的液晶元件，该液晶元件包括液晶、第四导电层及第五导电层，
其中，所述第四导电层与所述第二导电层电连接。
15.一种显示装置，包括：
权利要求7所述的半导体装置；以及
所述第二绝缘层的上方的发光元件，该发光元件包括第六导电层、第七导电层以及所述第六导电层与所述第七导电层之间的发光层，
其中，所述第六导电层与所述第二导电层电连接。
CN201880033195.6A 2017-05-19 2018-05-07 半导体装置、显示装置以及半导体装置的制造方法 Pending CN110651358A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310860817.5A CN117116946A (zh) 2017-05-19 2018-05-07 半导体装置、显示装置以及半导体装置的制造方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2017-099571 2017-05-19
JP2017099571 2017-05-19
JP2017-133092 2017-07-06
JP2017133092 2017-07-06
JP2017216684 2017-11-09
JP2017-216684 2017-11-09
PCT/IB2018/053142 WO2018211351A1 (en) 2017-05-19 2018-05-07 Semiconductor device, display device, and method for manufacturing semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310860817.5A Division CN117116946A (zh) 2017-05-19 2018-05-07 半导体装置、显示装置以及半导体装置的制造方法

Publications (1)

Publication Number Publication Date
CN110651358A true CN110651358A (zh) 2020-01-03

Family

ID=64273557

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310860817.5A Pending CN117116946A (zh) 2017-05-19 2018-05-07 半导体装置、显示装置以及半导体装置的制造方法
CN201880033195.6A Pending CN110651358A (zh) 2017-05-19 2018-05-07 半导体装置、显示装置以及半导体装置的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310860817.5A Pending CN117116946A (zh) 2017-05-19 2018-05-07 半导体装置、显示装置以及半导体装置的制造方法

Country Status (6)

Country Link
US (2) US11152512B2 (zh)
JP (2) JP2019075532A (zh)
KR (2) KR20240122579A (zh)
CN (2) CN117116946A (zh)
TW (1) TWI831743B (zh)
WO (1) WO2018211351A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050840A (zh) * 2021-12-09 2022-09-13 友达光电股份有限公司 半导体装置及其制造方法

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6790950B2 (ja) * 2017-03-22 2020-11-25 Tdk株式会社 状態検出装置
CN110911382B (zh) * 2018-09-14 2021-06-25 群创光电股份有限公司 天线装置
US11139562B2 (en) * 2018-09-14 2021-10-05 Innolux Corporation Antenna device
CN110190132A (zh) * 2019-05-17 2019-08-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管器件及其制备方法
US11662258B2 (en) * 2019-05-29 2023-05-30 Wiliot, LTD. Force sensor integrated on substrate
US10944027B2 (en) * 2019-06-14 2021-03-09 X Display Company Technology Limited Pixel modules with controllers and light emitters
KR102708310B1 (ko) * 2019-07-05 2024-09-24 주성엔지니어링(주) 박막 트랜지스터
KR20210010333A (ko) * 2019-07-19 2021-01-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20210063922A (ko) * 2019-11-25 2021-06-02 삼성전자주식회사 지문 센서를 포함하는 전자 장치
CN111293178A (zh) * 2020-02-21 2020-06-16 合肥鑫晟光电科技有限公司 一种薄膜晶体管及其制备方法
US11978774B2 (en) * 2020-10-05 2024-05-07 Sandisk Technologies Llc High voltage field effect transistor with vertical current paths and method of making the same
CN112735272B (zh) * 2020-12-30 2022-05-17 武汉华星光电技术有限公司 显示面板及显示装置
CN112782895A (zh) * 2021-01-27 2021-05-11 武汉华星光电技术有限公司 显示面板及液晶显示装置
JP7587792B2 (ja) * 2021-02-25 2024-11-21 株式会社デンソー 窒化物半導体装置の製造方法
CN114566514A (zh) * 2021-05-18 2022-05-31 友达光电股份有限公司 感光装置
US20230029141A1 (en) * 2021-07-23 2023-01-26 Taiwan Semiconductor Manufacturing Company Embedded double side heating phase change random access memory (pcram) device and method of making same
CN116113238A (zh) * 2021-09-16 2023-05-12 联华电子股份有限公司 半导体存储器结构及其制作方法
US11513289B1 (en) 2021-11-24 2022-11-29 Aurora Operations, Inc. Silicon photonics device for LIDAR sensor and method for fabrication
US11415673B1 (en) 2021-11-24 2022-08-16 Aurora Operations, Inc. Silicon photonics device for LIDAR sensor and method for fabrication
KR20230089590A (ko) * 2021-12-13 2023-06-21 삼성디스플레이 주식회사 표시장치 및 그 제조방법
CN116184710B (zh) * 2023-03-09 2024-09-27 厦门天马微电子有限公司 显示装置
KR20250040803A (ko) * 2023-09-15 2025-03-25 삼성디스플레이 주식회사 디스플레이 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003075870A (ja) * 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2004109857A (ja) * 2002-09-20 2004-04-08 Seiko Epson Corp 液晶表示装置、及び電子機器
US20100140613A1 (en) * 2008-12-05 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130126859A1 (en) * 2011-11-21 2013-05-23 Industrial Technology Research Institute Semiconductor device and method for manufacturing the same
US20130153893A1 (en) * 2011-12-20 2013-06-20 Sony Corporation Display and electronic unit
US20140339515A1 (en) * 2013-05-15 2014-11-20 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
US20150053973A1 (en) * 2013-08-23 2015-02-26 Semiconductor Energy Laboratory Co., Ltd. Capacitor and Semiconductor Device
JP2015179805A (ja) * 2013-06-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2016197704A (ja) * 2014-10-10 2016-11-24 株式会社半導体エネルギー研究所 撮像装置
US20160372606A1 (en) * 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2017054899A (ja) * 2015-09-09 2017-03-16 株式会社半導体エネルギー研究所 半導体装置、表示装置及び該表示装置を用いた電子機器

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101623224B1 (ko) 2008-09-12 2016-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2011091110A (ja) 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
JP5708910B2 (ja) 2010-03-30 2015-04-30 ソニー株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2012151453A (ja) * 2010-12-28 2012-08-09 Semiconductor Energy Lab Co Ltd 半導体装置および半導体装置の駆動方法
JP5685989B2 (ja) 2011-02-28 2015-03-18 ソニー株式会社 表示装置および電子機器
US9112036B2 (en) 2011-06-10 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP6005401B2 (ja) 2011-06-10 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6080563B2 (ja) * 2012-01-23 2017-02-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6142136B2 (ja) 2012-02-28 2017-06-07 株式会社Ｊｏｌｅｄ トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
TW201338173A (zh) * 2012-02-28 2013-09-16 Sony Corp 電晶體、製造電晶體之方法、顯示裝置及電子機器
KR101912406B1 (ko) 2012-04-12 2019-01-07 삼성디스플레이 주식회사 평판 표시 장치용 백플레인, 상기 백플레인의 제조방법, 및 상기 백플레인을 포함하는 유기 발광 표시 장치
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
CN104620390A (zh) * 2012-09-13 2015-05-13 株式会社半导体能源研究所 半导体装置
JP6111458B2 (ja) 2013-03-28 2017-04-12 株式会社Ｊｏｌｅｄ 半導体装置、表示装置および電子機器
JP6402017B2 (ja) * 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
KR102658554B1 (ko) * 2013-12-27 2024-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP2015135896A (ja) 2014-01-17 2015-07-27 株式会社Ｊｏｌｅｄ 半導体装置、表示装置及び半導体装置の製造方法
JP6330220B2 (ja) 2014-03-27 2018-05-30 株式会社Ｊｏｌｅｄ 表示装置、電子機器および基板
US9424890B2 (en) * 2014-12-01 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP6749252B2 (ja) 2015-02-12 2020-09-02 株式会社半導体エネルギー研究所 表示装置
JP6135694B2 (ja) 2015-02-20 2017-05-31 トヨタ自動車株式会社 車載電池
KR20180010205A (ko) 2015-05-22 2018-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
JP2017041596A (ja) 2015-08-21 2017-02-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、半導体装置および電子機器
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003075870A (ja) * 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2004109857A (ja) * 2002-09-20 2004-04-08 Seiko Epson Corp 液晶表示装置、及び電子機器
US20100140613A1 (en) * 2008-12-05 2010-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130126859A1 (en) * 2011-11-21 2013-05-23 Industrial Technology Research Institute Semiconductor device and method for manufacturing the same
US20130153893A1 (en) * 2011-12-20 2013-06-20 Sony Corporation Display and electronic unit
US20140339515A1 (en) * 2013-05-15 2014-11-20 Samsung Display Co., Ltd. Organic light-emitting display apparatus and method of manufacturing the same
JP2015179805A (ja) * 2013-06-28 2015-10-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20150053973A1 (en) * 2013-08-23 2015-02-26 Semiconductor Energy Laboratory Co., Ltd. Capacitor and Semiconductor Device
JP2016197704A (ja) * 2014-10-10 2016-11-24 株式会社半導体エネルギー研究所 撮像装置
US20160372606A1 (en) * 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
JP2017054899A (ja) * 2015-09-09 2017-03-16 株式会社半導体エネルギー研究所 半導体装置、表示装置及び該表示装置を用いた電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115050840A (zh) * 2021-12-09 2022-09-13 友达光电股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
TW201903967A (zh) 2019-01-16
US11705525B2 (en) 2023-07-18
JP7430763B2 (ja) 2024-02-13
TW202347616A (zh) 2023-12-01
US20210343869A1 (en) 2021-11-04
US20200203532A1 (en) 2020-06-25
JP2023009074A (ja) 2023-01-19
WO2018211351A1 (en) 2018-11-22
KR102696580B1 (ko) 2024-08-19
CN117116946A (zh) 2023-11-24
US11152512B2 (en) 2021-10-19
JP2019075532A (ja) 2019-05-16
KR20200004344A (ko) 2020-01-13
KR20240122579A (ko) 2024-08-12
TWI831743B (zh) 2024-02-11

Similar Documents

Publication Publication Date Title
JP7430763B2 (ja) 半導体装置
US12243447B2 (en) Semiconductor device and display device
CN111052396B (zh) 半导体装置及显示装置
US11693288B2 (en) Semiconductor device and display device
JP2018190753A (ja) 半導体装置、および表示装置
JP2018133508A (ja) 半導体装置、及び半導体装置の作製方法
JP2019071400A (ja) 半導体装置、表示装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200103

WD01 Invention patent application deemed withdrawn after publication