[go: up one dir, main page]

CN110648999A - 具有电磁带隙结构的封装基板以及采用其的半导体封装 - Google Patents

具有电磁带隙结构的封装基板以及采用其的半导体封装 Download PDF

Info

Publication number
CN110648999A
CN110648999A CN201910496463.4A CN201910496463A CN110648999A CN 110648999 A CN110648999 A CN 110648999A CN 201910496463 A CN201910496463 A CN 201910496463A CN 110648999 A CN110648999 A CN 110648999A
Authority
CN
China
Prior art keywords
bandgap
interconnect layer
layer
plane interconnect
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910496463.4A
Other languages
English (en)
Other versions
CN110648999B (zh
Inventor
林星默
金慧爰
郑源德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110648999A publication Critical patent/CN110648999A/zh
Application granted granted Critical
Publication of CN110648999B publication Critical patent/CN110648999B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes)
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body (electrodes) consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/46—Structure, shape, material or disposition of the wire connectors prior to the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

具有电磁带隙结构的封装基板以及采用其的半导体封装。一种封装基板包括芯层，该芯层包括彼此相对的第一表面和第二表面。该封装基板还包括设置在芯层的第一表面上的电源平面互连层以及设置在芯层的第二表面上的接地平面互连层。该封装基板另外包括设置在芯层中并且电联接在电源平面互连层与接地平面互连层之间的电磁EM带隙结构。该EM带隙结构包括从电源平面互连层的一部分朝着接地平面互连层突出的EM带隙过孔。该EM带隙结构还包括从接地平面互连层的一部分朝着电源平面互连层延伸并且围绕EM带隙过孔的侧表面的EM带隙圆筒结构。

Description

具有电磁带隙结构的封装基板以及采用其的半导体封装
技术领域
本公开的各种实施方式总体上涉及封装基板以及采用其的半导体封装，更具体地，涉及具有电磁(EM)带隙结构的封装基板以及采用其的半导体封装。
背景技术
最近，诸如个人数字助理(PDA)、移动电话、液晶显示器(LCD)面板和膝上型计算机的电子系统变得更小、更薄和/或更轻。因此，电子系统中所使用的半导体器件以及其它组件已被开发为更小、更轻、性能更好和高度集成的组件。此外，至少两个不同的封装(例如，模拟封装和数字封装)可彼此相邻安装在同一基板上，或者至少两个半导体器件可安装在单个封装中以提供紧凑封装。
发明内容
根据实施方式，一种封装基板包括芯层，该芯层包括彼此相对的第一表面和第二表面。该封装基板还包括设置在芯层的第一表面上的电源平面互连层以及设置在芯层的第二表面上的接地平面互连层。该封装基板另外包括设置在芯层中并电联接在电源平面互连层与接地平面互连层之间的电磁(EM)带隙结构。该EM带隙结构包括从电源平面互连层的一部分朝着接地平面互连层突出的EM带隙过孔。该EM带隙结构还包括从接地平面互连层的一部分朝着电源平面互连层延伸并围绕EM带隙过孔的侧表面的EM带隙圆筒结构。
根据另一实施方式，一种封装基板包括第一芯层、第二芯层、设置在第一芯层与第二芯层之间的接地平面互连层、设置在第一芯层的顶表面上的第一电源平面互连层以及设置在第二芯层的与第一芯层相对的底表面上的第二电源平面互连层。该封装基板还包括设置在第一芯层中并电联接在第一电源平面互连层与接地平面互连层之间的第一EM带隙结构。该封装基板还包括设置在第二芯层中并电联接在第二电源平面互连层与接地平面互连层之间的第二EM带隙结构。第一EM带隙结构包括从第一电源平面互连层的一部分朝着接地平面互连层突出的第一EM带隙过孔以及从接地平面互连层的一部分朝着第一电源平面互连层延伸并围绕第一EM带隙过孔的侧表面的第一EM带隙圆筒结构。第二EM带隙结构包括从第二电源平面互连层的一部分朝着接地平面互连层突出的第二EM带隙过孔以及从接地平面互连层的一部分朝着第二电源平面互连层延伸并围绕第二EM带隙过孔的侧表面的第二EM带隙圆筒结构。
根据另一实施方式，一种半导体封装包括封装基板、安装在封装基板上的芯片以及设置在封装基板的表面上以覆盖芯片的模制构件。该封装基板包括：芯层，其具有第一表面以及与第一表面相对的第二表面；电源平面互连层，其设置在芯层的第一表面上；接地平面互连层，其设置在芯层的第二表面上；以及至少一个EM带隙结构，其设置在芯层中并电联接在电源平面互连层和接地平面互连层之间。所述至少一个EM带隙结构包括从电源平面互连层的一部分朝着接地平面互连层突出的EM带隙过孔以及从接地平面互连层的一部分朝着电源平面互连层延伸并围绕EM带隙过孔的侧表面的EM带隙圆筒结构。
根据另一实施方式，一种半导体封装包括封装基板、安装在封装基板上的芯片以及设置在封装基板的表面上以覆盖芯片的模制构件。该封装基板包括第一芯层、第二芯层、设置在第一芯层和第二芯层之间的接地平面互连层、设置在第一芯层的顶表面上的第一电源平面互连层、设置在第二芯层的与第一芯层相对的底表面上的第二电源平面互连层、设置在第一芯层中并电联接在第一电源平面互连层与接地平面互连层之间的至少一个第一EM带隙结构、以及设置在第二芯层中并电联接在第二电源平面互连层与接地平面互连层之间的至少一个第二EM带隙结构。所述至少一个第一EM带隙结构包括从第一电源平面互连层的一部分朝着接地平面互连层突出的第一EM带隙过孔以及从接地平面互连层的一部分朝着第一电源平面互连层延伸并围绕第一EM带隙过孔的侧表面的第一EM带隙圆筒结构。所述至少一个第二EM带隙结构包括从第二电源平面互连层的一部分朝着接地平面互连层突出的第二EM带隙过孔以及从接地平面互连层的一部分朝着第二电源平面互连层延伸并围绕第二EM带隙过孔的侧表面的第二EM带隙圆筒结构。
附图说明
在附图中相似标号贯穿单独的视图表示相同或功能上相似的元件，附图与下面的详细描述一起被并入说明书中并形成说明书的一部分，并且用于进一步例示概念的实施方式，其包括要求保护的新颖性并说明那些实施方式的各种原理和优点。
图1示出例示根据本公开的实施方式的封装基板的横截面图。
图2示出例示图1所示的封装基板的EM带隙结构的立体图。
图3示出图1所示的封装基板的电源线和接地线之间的等效电路图。
图4示出例示图3所示的等效电路图的阻抗对频率特性的曲线图。
图5示出将图1所示的封装基板的峰值电压对时间特性与一般封装基板的峰值电压对时间特性一起例示的曲线图。
图6示出将图1所示的封装基板的峰值电压对频率特性与一般封装基板的峰值电压对频率特性一起例示的组合曲线图。
图7示出例示根据本公开的另一实施方式的封装基板的横截面图。
图8示出例示图7所示的封装基板的EM带隙结构的立体图。
图9示出例示根据本公开的实施方式的半导体封装的横截面图。
图10示出例示根据本公开的另一实施方式的半导体封装的横截面图。
具体实施方式
对于实施方式的以下描述，将理解，术语“第一”和“第二”旨在标识元件，而非用于限定元件本身或暗示特定顺序或层级。另外，当元件被称为位于另一元件的“上”、“上方”、“上面”、“下面”或“下方”时，指示相对位置关系，而不管是否存在中间元件。因此，本文所使用的诸如“上”、“上方”、“上面”、“下面”、“下方”、“下”等的术语仅是为了描述特定实施方式，而非旨在限制本公开的范围。此外，当元件被称为彼此“连接”或“联接”时，元件可在没有中间元件的情况下直接以电或机械方式连接或联接或者利用中间元件间接连接或联接。
各种实施方式涉及具有电磁(EM)带隙结构的封装衬底以及采用其的半导体封装。
在以高速操作的数字电路中生成的开关噪声可通过电源平面和接地平面传播。在这种情况下，电源/接地网络可在特定频率下谐振，并且电源/接地网络可在特定频率下具有相对低的阻抗值。如果电源/接地网络的谐振频率等于或接近包括电源/接地网络的系统的操作频率，则即使小开关电流在系统中流动，也可能发生电源电压的波动现象以导致显著的同时开关噪声(SSN)。这可能导致系统的故障或者可能影响包括在系统中的模拟电路的操作。同时开关噪声(SSN)可能导致相邻信号线或相邻系统的噪声耦合现象并且可能导致EM干扰(EMI)。因此，当设计电源/接地网络时，可能需要减小电源/接地网络在低频带下的阻抗以抑制在高频下噪声的发生。本公开的各种实施方式可提供封装基板，其能够通过安装设置在各个封装基板中的电源平面和接地平面之间联接的EM带隙结构来降低电源/接地网络的谐振频率以减少高频噪声。
图1示出例示根据本公开的实施方式的封装基板100的横截面图，并且图2示出例示图1所示的封装基板100的EM带隙结构的立体图。参照图1和图2，封装基板100可具有包括至少两个层的互连结构。封装基板100可包括芯层110、电源平面互连层120、接地平面互连层130和EM带隙结构190。芯层110可以是绝缘层。芯层110可具有彼此相对的第一表面111和第二表面112。构成互连结构的电源平面互连层120和接地平面互连层130表示可分别设置在芯层110的第一表面111和第二表面112上的至少两个层。尽管图1中未示出，一个阻焊层可设置在电源平面互连层120的与芯层110相对的表面上，另一阻焊层可设置在接地平面互连层130的与芯层110相对的表面上。在实施方式中，电源平面互连层120和接地平面互连层130可以是诸如金属层的导电层。电源平面互连层120可传输电源电压，并且接地平面互连层130可传输接地电压。在实施方式中，电源平面互连层120和接地平面互连层130可沿着芯层110的第一表面111和第二表面112平行设置以彼此垂直交叠。如本文所使用的，对于不同的实施方式，术语“交叠”可意指部分交叠或完全交叠二者。因此，电源平面互连层120、接地平面互连层130以及它们之间的芯层110可构成寄生电容组件711。
EM带隙结构190可设置在位于电源平面互连层120和接地平面互连层130之间的芯层110中。EM带隙结构190可被配置为包括EM带隙圆筒结构160和EM带隙过孔170。EM带隙圆筒结构160和EM带隙过孔170中的每一个可包括诸如金属材料的导电材料。
EM带隙圆筒结构160可被设置为从接地平面互连层130的顶表面朝着电源平面互连层120的底表面延伸。接地平面互连层130的顶表面可与芯层110的第二表面112接触。电源平面互连层120的底表面可与芯层110的第一表面111接触。EM带隙圆筒结构160可提供由EM带隙圆筒结构160的内侧表面限定的开口孔。EM带隙圆筒结构160的底表面可直接接触接地平面互连层130，并且EM带隙圆筒结构160的顶表面和侧表面可由芯层110覆盖。
EM带隙过孔170可被设置为从电源平面互连层120的底表面朝着接地平面互连层130的顶表面延伸。尽管EM带隙圆筒结构160具有圆柱形形状，EM带隙过孔170可具有盲孔形状。在实施方式中，EM带隙过孔170可对应于在平面图中具有圆形形状并且在垂直横截面图中具有倒梯形形状的柱。EM带隙过孔170的顶表面可直接接触电源平面互连层120。EM带隙过孔170的底表面和侧表面可由芯层110覆盖。EM带隙过孔170可被设置为使得EM带隙过孔170的一部分被插入到由EM带隙圆筒结构160限定的开口孔中。即，EM带隙圆筒结构160的内侧表面可围绕EM带隙过孔170的侧表面，并且芯层110可被设置在EM带隙圆筒结构160与EM带隙过孔170之间。因此，EM带隙过孔170、芯层110和EM带隙圆筒结构160彼此横向交叠，并且可构成第一EM带隙电容组件712。在一些实施方式中，EM带隙圆筒结构160完全围绕EM带隙过孔170的侧表面。在其它实施方式中，EM带隙圆筒结构160仅部分地围绕EM带隙过孔170的侧表面。另外，EM带隙过孔170、芯层110和接地平面互连层130彼此垂直交叠并且可构成第二EM带隙电容组件713。第一EM带隙电容组件712、第二EM带隙电容组件713和寄生电容组件711可并联联接以构成在电源平面互连层120与接地平面互连层130之间的总电容组件。因此，由于第一EM带隙电容组件712和第二EM带隙电容组件713的存在，电源平面互连层120与接地平面互连层130之间的总电容值可增加。即，可使用EM带隙圆筒结构160和EM带隙过孔170来实现三维电容器，以增加分别连接到具有有限形状因子的半导体封装中所包括的EM带隙圆筒结构160和EM带隙过孔170的两个电极之间的电容组件的电容值。
图3示出图1所示的封装基板100的电源线和接地线之间的等效电路图。参照图3，R-L-C串联电路可联接在电源平面互连层120和接地平面互连层130之间。具体地，电阻组件701、电感组件702和电容组件可串联联接在电源平面互连层120和接地平面互连层130之间。电容组件可包括并联联接的寄生电容组件711、第一EM带隙电容组件712和第二EM带隙电容组件713。电阻组件701可包括电源平面互连层120的电阻组件和联接到电源平面互连层120的互连线以及接地平面互连层130的电阻组件和联接到接地平面互连层130的互连线。电阻组件701可具有电阻值“R”。电感组件702可包括电源平面互连层120的电感组件和联接到电源平面互连层120的互连线以及接地平面互连层130的电感组件和联接到接地平面互连层130的互连线。电感组件702可具有电感值“L”。如参照图1和图2所描述的，电容组件可被配置为包括并联联接的具有电容值“C11”的寄生电容组件711以及具有电容值“C12”的第一EM带隙电容组件712和具有电容值“C13”的第二EM带隙电容组件713。因此，电容组件的总等效电容值可被表示为与电容值“C11”、电容值“C12”和电容值“C13”之和对应的“C11+C12+C13”。即，联接在电源平面互连层120和接地平面互连层130之间的电容组件的总等效电容值可增加第一EM带隙电容组件712的电容值“C12”和第二EM带隙电容组件713的电容值“C13”之和那么多。
图4示出例示图3所示的等效电路图的阻抗对频率特性的曲线图。在图4的曲线图中，横坐标表示频率，纵坐标表示阻抗值。参照图4，频率区域可通过由标号“191”表示的频率分割成第一区域(与低频区域对应)和第二区域(与高频区域对应)。第一区域中的阻抗特性可不同于第二区域中的阻抗特性。在第一区域(即，191左侧的低频区域)中，如果频率增加，则图3所示的等效电路图的阻抗值可减小。相反，在第二区域(即，191右侧的高频区域)中，如果频率增加，则图3所示的等效电路图的阻抗值可增加。电容组件711、712和713可主要影响第一区域中的图3所示的等效电路图的阻抗，并且电感组件702可主要影响第二区域中的图3所示的等效电路图(即，R-L-C串联电路)的阻抗。图3所示的R-L-C串联电路的谐振频率fR可被定义为在R-L-C串联电路的电抗分量为零时获得的公式
Figure BDA0002088756770000061
R-L-C串联电路可具有仅与电阻组件701在谐振频率fR下的电阻值“R”对应的最小阻抗值。在封装基板100的情况下，根据本实施方式，由于电容组件的总等效电容值“C11+C12+C13”由于EM带隙结构190的存在而增加，所以图3所示的R-L-C串联电路的谐振频率fR可降低以减小电源网络的阻抗级别。
图5示出例示与没有EM带隙结构190的一般封装基板的峰值电压对时间相比，图1所示的封装基板100的峰值电压对时间的曲线图。在图5的曲线图中，横坐标表示时间，纵坐标表示在电源平面120处产生的电压。由标号“192”指示的数据曲线表示没有EM带隙结构190的一般封装基板的电压对时间特性，由标号“193”指示的数据曲线表示包括EM带隙结构190的封装基板100的电压对时间特性。如图5所示，根据本教导的封装基板100的电压变化小于一般封装基板的电压变化。因此，与一般封装基板的同时开关噪声(SSN)相比，封装基板100的同时开关噪声(SSN)可相对减小。
图6示出例示与没有EM带隙结构190的一般封装基板的峰值电压对频率相比，图1所示的封装基板100的峰值电压对频率的组合曲线图。在图6的组合曲线图中，横坐标表示频率，纵坐标表示在电源平面120处产生的电压。图6中的上曲线图例示了没有EM带隙结构190的一般封装基板的电压对频率特性，图6中的下曲线图例示了包括EM带隙结构190的封装基板100的电压对频率特性。即，由标号“194”指示的数据曲线表示没有EM带隙结构190的一般封装基板的电压对频率特性，由标号“195”指示的数据曲线表示包括EM带隙结构190的封装基板100的电压对频率特性。如图6所示，封装基板100在高频区域中的电压变化小于没有EM带隙结构190的一般封装基板在高频区域中的电压变化。因此，与一般封装基板的同时开关噪声(SSN)相比，根据本教导的封装基板100的同时开关噪声(SSN)可相对减小。
图7示出例示根据本公开的另一实施方式的封装基板200的横截面图。图8示出例示图7所示的封装基板200的第一EM带隙结构291和第二EM带隙结构292的立体图。参照图7和图8，封装基板200可具有包括至少三个层的互连结构。封装基板200可包括第一芯层211、第二芯层212、第一电源平面互连层221、第二电源平面互连层222、接地平面互连层230、第一EM带隙结构291和第二EM带隙结构292。第一芯层211和第二芯层212可以是绝缘层。第一芯层211可具有彼此相对的第一表面213和第二表面214。第二芯层212可具有彼此相对的第一表面215和第二表面216。第一芯层211可在第二芯层212上垂直地层叠，使得第一芯层211的第二表面214面对第二芯层212的第二表面216。第一电源平面互连层221可设置在第一芯层211的第一表面213上。第二电源平面互连层222可设置在第二芯层212的第一表面215上。接地平面互连层230可设置在第一芯层211的第二表面214与第二芯层212的第二表面216之间。因此，第一芯层211可设置在第一电源平面互连层221与接地平面互连层230之间，并且第二芯层212可设置在第二电源平面互连层222与接地平面互连层230之间。尽管图7中未示出，一个阻焊层可设置在第一电源平面互连层221的与第一芯层211相对的表面上，并且另一阻焊层可设置在第二电源平面互连层222的与第二芯层212相对的表面上。
在实施方式中，第一电源平面互连层221、第二电源平面互连层222和接地平面互连层230可以是诸如金属层的导电层。第一电源平面互连层221和第二电源平面互连层222可传输电源电压，并且接地平面互连层230可传输接地电压。尽管附图中未示出，第一电源平面互连层221可通过设置在第一芯层211和第二芯层212中的导电过孔电连接到第二电源平面互连层222。另选地，第一电源平面互连层221和第二电源平面互连层222可被配置为传输两个不同的电源电压。第一电源平面互连层221和第二电源平面互连层222与接地平面互连层230可沿着第一芯层211和第二芯层212的第一表面和第二表面213、214、215和216平行设置以彼此垂直交叠。因此，第一电源平面互连层221、第一芯层211和接地平面互连层230可构成第一寄生电容组件731。另外，第二电源平面互连层222、第二芯层212和接地平面互连层230可构成第二寄生电容组件732。
第一EM带隙结构291可设置在位于第一电源平面互连层221和接地平面互连层230之间的第一芯层211中。第一EM带隙结构291可被配置为包括第一EM带隙圆筒结构261和第一EM带隙过孔271。第一EM带隙圆筒结构261和第一EM带隙过孔271中的每一个可包括诸如金属材料的导电材料。第一EM带隙圆筒结构261可被设置为从接地平面互连层230的顶表面朝着第一电源平面互连层221的底表面延伸。接地平面互连层230的顶表面可与第一芯层211的第二表面214接触。第一电源平面互连层221的底表面可与第一芯层211的第一表面213接触。第一EM带隙圆筒结构261可提供由第一EM带隙圆筒结构261的内侧表面限定的第一开口孔。第一EM带隙圆筒结构261的底表面可直接接触接地平面互连层230，并且第一EM带隙圆筒结构261的顶表面和侧表面可由第一芯层211覆盖。第一EM带隙过孔271可被设置为从第一电源平面互连层221的底表面朝着接地平面互连层230的顶表面延伸。尽管第一EM带隙圆筒结构261具有圆柱形形状，但是第一EM带隙过孔271可具有盲孔形状或结构。在实施方式中，盲孔形状意指第一EM带隙过孔271可对应于在平面图中具有圆形形状并且在垂直横截面图中具有倒梯形形状的柱。第一EM带隙过孔271的顶表面可直接接触第一电源平面互连层221，并且第一EM带隙过孔271的底表面和侧表面可由第一芯层211覆盖。
第一EM带隙过孔271可被设置为使得第一EM带隙过孔271的一部分被插入到由第一EM带隙圆筒结构261限定的第一开口孔中。即，第一EM带隙圆筒结构261的内侧表面可围绕第一EM带隙过孔271的侧表面，并且第一芯层211可设置在第一EM带隙圆筒结构261和第一EM带隙过孔271之间。因此，第一EM带隙过孔271、第一芯层211和第一EM带隙圆筒结构261彼此横向交叠并且可构成第一EM带隙电容组件741。另外，第一EM带隙过孔271、第一芯层211和接地平面互连层230彼此垂直交叠并且可构成第二EM带隙电容组件742。第一EM带隙电容组件741、第二EM带隙电容组件742和第一寄生电容组件731可并联联接以在第一电源平面互连层221与接地平面互连层230之间构成总电容组件。因此，由于第一EM带隙电容组件741和第二EM带隙电容组件742的存在，第一电源平面互连层221与接地平面互连层230之间的总电容值可增加。
第二EM带隙结构292可设置在位于第二电源平面互连层222与接地平面互连层230之间的第二芯层212中。第二EM带隙结构292可被配置为包括第二EM带隙圆筒结构262和第二EM带隙过孔272。第二EM带隙圆筒结构262和第二EM带隙过孔272中的每一个可包括诸如金属材料的导电材料。第二EM带隙圆筒结构262可被设置为从接地平面互连层230的底表面朝着第二电源平面互连层222的顶表面延伸。接地平面互连层230的底表面可与第二芯层212的第二表面216接触。第二电源平面互连层222的顶表面可与第二芯层212的第一表面215接触。第二EM带隙圆筒结构262可提供由第二EM带隙圆筒结构262的内侧表面限定的第二开口孔。第二EM带隙圆筒结构262的顶表面可直接接触接地平面互连层230，并且第二EM带隙圆筒结构262的底表面和侧表面可由第二芯层212覆盖。第二EM带隙过孔272可被设置为从第二电源平面互连层222的顶表面朝着接地平面互连层230的底表面延伸。尽管第二EM带隙圆筒结构262具有圆柱形形状，但是第二EM带隙过孔272可具有盲孔形状。在实施方式中，第二EM带隙过孔272可对应于在平面图中具有圆形形状并且在垂直横截面图中具有梯形形状的柱。第二EM带隙过孔272的底表面可直接接触第二电源平面互连层222，并且第二EM带隙过孔272的顶表面和侧表面可由第二芯层212覆盖。
第二EM带隙过孔272可被设置为使得第二EM带隙过孔272的一部分被插入到由第二EM带隙圆筒结构262限定的第二开口孔中。即，第二EM带隙圆筒结构262的内侧表面可围绕第二EM带隙过孔272的侧表面，并且第二芯层212可设置在第二EM带隙圆筒结构262与第二EM带隙过孔272之间。因此，第二EM带隙过孔272、第二芯层212和第二EM带隙圆筒结构262彼此横向交叠并且可构成第三EM带隙电容组件751。另外，第二EM带隙过孔272、第二芯层212和接地平面互连层230彼此垂直交叠并且可构成第四EM带隙电容组件752。第三EM带隙电容组件751、第四EM带隙电容组件752和第二寄生电容组件732可并联联接以构成第二电源平面互连层222与接地平面互连层230之间的总电容组件。因此，由于第三EM带隙电容组件751和第四EM带隙电容组件752的存在，第二电源平面互连层222与接地平面互连层230之间的总电容值可增加。
对于实施方式，第一EM带隙结构291和第二EM带隙结构292可具有与接地平面互连层230对称的结构。因此，第一EM带隙圆筒结构261和第二EM带隙圆筒结构262可关于接地平面互连层230彼此对称，并且第一EM带隙过孔271和第二EM带隙过孔272也可关于接地平面互连层230彼此对称。然而，图7仅例示了合适实施方式的一个示例。因此，第一EM带隙结构291的位置和第二EM带隙结构292的位置可根据封装基板200的设计方案、互连结构和/或目的而不同。
图9示出例示根据本公开的实施方式的半导体封装300的横截面图。参照图9，半导体封装300可被配置为包括封装基板400、安装在封装基板400上的芯片310以及设置在封装基板400上以覆盖芯片310的模制构件330。封装基板400可包括芯层410、电源平面互连层420、接地平面互连层430和至少一个EM带隙结构490。电源平面互连层420可设置在芯层410的顶表面上，并且接地平面互连层430可设置在芯层410的与电源平面互连层420相对的底表面上。第一阻焊层441可设置在芯层410的顶表面上以覆盖电源平面互连层420。第二阻焊层442可设置在芯层410的底表面上以覆盖接地平面互连层430。
第一阻焊层441中可具有多个开口，并且接合焊盘可设置在第一阻焊层441的各个开口中。接合焊盘中的第一接合焊盘401可被设置为接触电源平面互连层420并且可通过第一导线321电连接到芯片310。接合焊盘中的第二接合焊盘402可通过第二导线322电连接到芯片310。此外，接合焊盘中的第三接合焊盘403可通过第三导线323电连接到芯片310。第二阻焊层442中也可具有多个开口。外连接焊盘可设置在第二阻焊层442的开口中。外连接焊盘中的第一外连接焊盘404可通过第一过孔481电连接到第一接合焊盘401。外连接焊盘中的第二外连接焊盘405可通过第二过孔482电连接到第二接合焊盘402。第二外连接焊盘405可被设置为接触接地平面互连层430。外连接焊盘中的第三外连接焊盘406可通过第三过孔483电连接到第三接合焊盘403。第一过孔481、第二过孔482和第三过孔483可被设置为垂直地穿透芯层410。用于向芯片310供应电源电压的电源路径(由图9中的箭头“801”指示)可由第一外连接焊盘404、第一过孔481、第一接合焊盘401和第一导线321提供。用于向芯片310供应接地电压的接地路径(由图9中的箭头“802”指示)可由第二外连接焊盘405、第二过孔482、第二接合焊盘402和第二导线322提供。用于向芯片310传输数据信号或从芯片310输出数据信号的信号路径(由图9中的箭头“803”指示)可由第三外连接焊盘406、第三过孔483、第三接合焊盘403和第三导线323提供。
芯层410可以是绝缘层。电源平面互连层420和接地平面互连层430可分别设置在芯层410的顶表面和底表面上。在实施方式中，芯层410的顶表面可对应于设置有芯片310的表面，并且芯层410的底表面可位于芯片310的相对侧。电源平面互连层420和接地平面互连层430可以是诸如金属层的导电层。电源平面互连层420可向芯片310传输电源电压，并且接地平面互连层430可向芯片310传输接地电压。在实施方式中，电源平面互连层420和接地平面互连层430可沿着芯层410的顶表面和底表面平行设置以彼此垂直交叠。因此，电源平面互连层420、芯层410和接地平面互连层430彼此垂直交叠并且可构成寄生电容组件。
至少一个EM带隙结构490可设置在位于电源平面互连层420与接地平面互连层430之间的芯层410中。在实施方式中，至少一个EM带隙结构490可包括并联联接在电源平面互连层420与接地平面互连层430之间的三个EM带隙结构490。然而，对于不同的实施方式，EM带隙结构490的数量以及EM带隙结构490之间的连接关系可不同。各个EM带隙结构490可包括EM带隙圆筒结构460和EM带隙过孔470。EM带隙圆筒结构460和EM带隙过孔470中的每一个可包括诸如金属材料的导电材料。EM带隙圆筒结构460可被设置为从接地平面互连层430的顶表面朝着电源平面互连层420的底表面延伸。电源平面互连层420的底表面可以是与芯层410接触的表面。EM带隙圆筒结构460可提供由EM带隙圆筒结构460的内侧表面限定的开口孔。EM带隙圆筒结构460的底表面可直接接触接地平面互连层430，并且EM带隙圆筒结构460的顶表面和侧表面可由芯层410覆盖。EM带隙过孔470可被设置为从电源平面互连层420的底表面朝着接地平面互连层430的顶表面延伸。尽管EM带隙圆筒结构460具有圆柱形形状，但是EM带隙过孔470可具有盲孔形状。在实施方式中，EM带隙过孔470可对应于在平面图中具有圆形形状并且在垂直横截面图中具有倒梯形形状的柱。EM带隙过孔470的顶表面可直接接触电源平面互连层420，并且EM带隙过孔470的底表面和侧表面可由芯层410覆盖。
EM带隙过孔470可被设置为使得EM带隙过孔470的一部分被插入到由EM带隙圆筒结构460限定的开口孔中。即，EM带隙圆筒结构460的内侧表面可围绕EM带隙过孔470的侧表面，并且芯层410可设置在EM带隙圆筒结构460与EM带隙过孔470之间。因此，在各个EM带隙结构490中，EM带隙过孔470、芯层410和EM带隙圆筒结构460彼此横向交叠并且可构成第一EM带隙电容组件，并且EM带隙过孔470、芯层410和接地平面互连层430彼此垂直交叠并且可构成第二EM带隙电容组件。EM带隙结构490的第一EM带隙电容组件、EM带隙结构490的第二EM带隙电容组件和第一寄生电容组件可并联联接以构成电源平面互连层420与接地平面互连层430之间的总电容组件。因此，由于EM带隙结构490的第一EM带隙电容组件和第二EM带隙电容组件的存在，电源平面互连层420与接地平面互连层430之间的总电容值可增加。
图10示出例示根据本公开的另一实施方式的半导体封装500的横截面图。参照图10，半导体封装500可被配置为包括封装基板600、安装在封装基板600上的芯片510以及设置在封装基板600上以覆盖芯片510的模制构件530。封装基板600可包括第一芯层611、第二芯层612、第一电源平面互连层621、第二电源平面互连层622、接地平面互连层630、至少一个第一EM带隙结构691和至少一个第二EM带隙结构692。第一芯层611可附接到第二芯层612的顶表面。第一电源平面互连层621可设置在第一芯层611的与第二芯层612相对的顶表面上，并且第二电源平面互连层622可设置在第二芯层612的与第一芯层611相对的底表面上。接地平面互连层630可设置在第一芯层611和第二芯层612之间。第一阻焊层641可设置在第一芯层611的顶表面上以覆盖第一电源平面互连层621。第二阻焊层642可设置在第二芯层612的底表面上以覆盖第二电源平面互连层622。在这种情况下，芯片510可安装在第一阻焊层641的顶表面上。
第一阻焊层641中可具有多个开口，并且接合焊盘可设置在第一阻焊层641的各个开口中。接合焊盘中的第一接合焊盘601可被设置为接触第一电源平面互连层621并且可通过第一导线521电连接到芯片510。接合焊盘中的第二接合焊盘602可通过第二导线522电连接到芯片510。此外，接合焊盘中的第三接合焊盘603可通过第三导线523电连接到芯片510，并且接合焊盘中的第四接合焊盘604可通过第四导线524电连接到芯片510。
第二阻焊层642中也可具有多个开口。外连接焊盘可设置在第二阻焊层642的各个开口中。外连接焊盘中的第一外连接焊盘605可通过第一过孔681电连接到第一接合焊盘601。外连接焊盘中的第二外连接焊盘606可通过第二电源平面互连层622的延长线622’电连接到第二电源平面互连层622，并且还可通过第二过孔682电连接到第二接合焊盘602。在图10中，第二电源平面互连层622的延长线622’由虚线示出。外连接焊盘中的第三外连接焊盘607可通过第三过孔683电连接到第三接合焊盘603，并且第三过孔683可被设置为接触接地平面互连层630。外连接焊盘中的第四外连接焊盘608可通过第四过孔684电连接到第四接合焊盘604。第一至第四过孔681、682、683和684中的每一个可被设置为垂直地穿透第一芯层611和第二芯层612。
用于向芯片510供应第一电源电压的第一电源路径(在图10中由箭头“811”指示)可由第一外连接焊盘605、第一过孔681、第一接合焊盘601和第一导线521提供。用于向芯片510供应第二电源电压的第二电源路径(在图10中由箭头“812”指示)可由第二外连接焊盘606、第二过孔682、第二接合焊盘602和第二导线522提供。第一电源电压和第二电源电压可以是相同的电压或不同的电压。即使第一电源电压和第二电源电压可以是相同的电压，第一电源电压和第二电源电压也可通过两个单独的电源路径(即，第一电源路径811和第二电源路径812)供应给芯片510。用于向芯片510供应接地电压的接地路径(在图10中由箭头“813”指示)可由第三外连接焊盘607、第三过孔683、第三接合焊盘603和第三导线523提供。用于向芯片510传输数据信号或从芯片510输出数据信号的信号路径(在图10中由箭头“814”指示)可由第四外连接焊盘608、第四过孔684、第四接合焊盘604和第四导线524提供。
尽管图10例示了第一至第四过孔681、682、683和684中的每一个是穿透第一芯层611和第二芯层612的通孔的示例，本公开不限于此。例如，在其它实施方式中，信号路径814可被配置为包括仅穿透第一芯层611的第一子孔以及仅穿透第二芯层612的第二子孔，以便将第四外连接焊盘608电连接到第四接合焊盘604。
第一芯层611和第二芯层612可以是绝缘层。第一电源平面互连层621、第二电源平面互连层622和接地平面互连层630可以是诸如金属层的导电层。在实施方式中，第一电源平面互连层621和第二电源平面互连层622与接地平面互连层630可沿着第一芯层611和第二芯层612的表面平行设置以彼此垂直交叠。因此，第一电源平面互连层621、第一芯层611和接地平面互连层630彼此垂直交叠并且可构成第一寄生电容组件。另外，第二电源平面互连层622、第二芯层612和接地平面互连层630彼此垂直交叠并且可构成第二寄生电容组件。
至少一个第一EM带隙结构691可设置在位于第一电源平面互连层621与接地平面互连层630之间的第一芯层611中。在实施方式中，至少一个第一EM带隙结构691可包括并联联接在第一电源平面互连层621与接地平面互连层630之间的三个第一EM带隙结构691。各个第一EM带隙结构691可包括第一EM带隙圆筒结构661和第一EM带隙过孔671。第一EM带隙圆筒结构661和第一EM带隙过孔671中的每一个可包括诸如金属材料的导电材料。第一EM带隙圆筒结构661可被设置为从接地平面互连层630的顶表面朝着第一电源平面互连层621的底表面延伸。第一电源平面互连层621的底表面可以是与第一芯层611接触的表面。第一EM带隙圆筒结构661可提供由第一EM带隙圆筒结构661的内侧表面限定的第一开口孔。第一EM带隙圆筒结构661的底表面可直接接触接地平面互连层630，并且第一EM带隙圆筒结构661的顶表面和侧表面可由第一芯层611覆盖。第一EM带隙过孔671可被设置为从第一电源平面互连层621的底表面朝着接地平面互连层630的顶表面延伸。尽管第一EM带隙圆筒结构661具有圆柱形形状，但是第一EM带隙过孔671可具有盲孔形状。在实施方式中，第一EM带隙过孔671可对应于在平面图中具有圆形形状并且在垂直横截面图中具有倒梯形形状的柱。第一EM带隙过孔671的顶表面可直接接触第一电源平面互连层621，并且第一EM带隙过孔671的底表面和侧表面可由第一芯层611覆盖。
第一EM带隙过孔671可被设置为使得第一EM带隙过孔671的一部分被插入到由第一EM带隙圆筒结构661限定的第一开口孔中。即，第一EM带隙圆筒结构661的内侧表面可围绕第一EM带隙过孔671的侧表面，并且第一芯层611可设置在第一EM带隙圆筒结构661与第一EM带隙过孔671之间。因此，在各个第一EM带隙结构691中，第一EM带隙过孔671、第一芯层611和第一EM带隙圆筒结构661彼此横向交叠并且可构成第一EM带隙电容组件，并且第一EM带隙过孔671、第一芯层611和接地平面互连层630彼此垂直交叠并且可构成第二EM带隙电容组件。第一EM带隙结构691的第一EM带隙电容组件、第一EM带隙结构691的第二EM带隙电容组件以及第一寄生电容组件可并联联接以构成第一电源平面互连层621与接地平面互连层630之间的总电容组件。因此，第一电源平面互连层621与接地平面互连层630之间的总电容值可由于第一EM带隙结构691的第一EM带隙电容组件和第二EM带隙电容组件的存在而增加。
至少一个第二EM带隙结构692可设置在位于第二电源平面互连层622与接地平面互连层630之间的第二芯层612中。在实施方式中，至少一个第二EM带隙结构692可包括并联联接在第二电源平面互连层622与接地平面互连层630之间的三个第二EM带隙结构692。各个第二EM带隙结构692可包括第二EM带隙圆筒结构662和第二EM带隙过孔672。第二EM带隙圆筒结构662和第二EM带隙过孔672中的每一个可包括诸如金属材料的导电材料。第二EM带隙圆筒结构662可被设置为从接地平面互连层630的底表面朝着第二电源平面互连层622的顶表面延伸。第二电源平面互连层622的顶表面可以是与第二芯层612接触的表面。第二EM带隙圆筒结构662可提供由第二EM带隙圆筒结构662的内侧表面限定的第二开口孔。第二EM带隙圆筒结构662的顶表面可直接接触接地平面互连层630，并且第二EM带隙圆筒结构662的底表面和侧表面可由第二芯层612覆盖。第二EM带隙过孔672可被设置为从第二电源平面互连层622的顶表面朝着接地平面互连层630的底表面延伸。尽管第二EM带隙圆筒结构662具有圆柱形形状，但是第二EM带隙过孔672可具有盲孔形状。在实施方式中，第二EM带隙过孔672可对应于在平面图中具有圆形形状并且在垂直横截面图中具有梯形形状的柱。第二EM带隙过孔672的底表面可直接接触第二电源平面互连层622，并且第二EM带隙过孔672的顶表面和侧表面可由第二芯层612覆盖。
第二EM带隙过孔672可被设置为使得第二EM带隙过孔672的一部分被插入到由第二EM带隙圆筒结构662限定的第二开口孔中。即，第二EM带隙圆筒结构662的内侧表面可围绕第二EM带隙过孔672的侧表面，并且第二芯层612可设置在第二EM带隙圆筒结构662与第二EM带隙过孔672之间。因此，在各个第二EM带隙结构692中，第二EM带隙过孔672、第二芯层612和第二EM带隙圆筒结构662彼此横向交叠并且可构成第三EM带隙电容组件，并且第二EM带隙过孔672、第二芯层612和接地平面互连层630彼此垂直交叠并且可构成第四EM带隙电容组件。第二EM带隙结构692的第三EM带隙电容组件、第二EM带隙结构692的第四EM带隙电容组件以及第二寄生电容组件可并联联接以构成第二电源平面互连层622与接地平面互连层630之间的总电容组件。因此，第二电源平面互连层622与接地平面互连层630之间的总电容值可由于第二EM带隙结构692的第三EM带隙电容组件和第四EM带隙电容组件的存在而增加。
在实施方式中，第一EM带隙结构691和第二EM带隙结构692可具有与接地平面互连层630对称的结构。因此，第一EM带隙圆筒结构661和第二EM带隙圆筒结构662可关于接地平面互连层630彼此对称，并且第一EM带隙过孔671和第二EM带隙过孔672也可关于接地平面互连层630彼此对称。然而，图10例示了许多合适的实施方式当中的一个示例。因此，根据封装基板600的设计方案、互连结构和/或目的，第一EM带隙结构691的位置和第二EM带隙结构692的位置可不同。
根据上述实施方式，EM带隙结构被设置在封装基板中所包括的电源平面互连层与接地平面互连层之间，以减小包括电源平面互连层和接地平面互连层的电源网络的阻抗级别。因此，可减少封装基板的噪声。
上面出于例示性目的公开了本公开的实施方式。本领域普通技术人员将理解，在不脱离所附权利要求中所公开的本公开的范围和精神的情况下，可进行各种修改、添加和替换。
相关申请的交叉引用
本申请要求2018年6月26日提交的韩国申请No.10-2018-0073623的优先权，其整体通过引用并入本文。

Claims (19)

1.一种半导体封装，该半导体封装包括：
封装基板，该封装基板包括芯层，该芯层具有第一表面以及与所述第一表面相对的第二表面，
电源平面互连层，该电源平面互连层被设置在所述芯层的所述第一表面上；
接地平面互连层，该接地平面互连层被设置在所述芯层的所述第二表面上；
至少一个电磁EM带隙结构，所述至少一个EM带隙结构被设置在所述芯层中并且电联接在所述电源平面互连层与所述接地平面互连层之间；
芯片，该芯片被安装在所述封装基板上；以及
模制构件，该模制构件被设置在所述封装基板的表面上以覆盖所述芯片，
其中，所述至少一个EM带隙结构中的每一个包括：
EM带隙过孔，该EM带隙过孔从所述电源平面互连层的一部分朝着所述接地平面互连层突出；以及
EM带隙圆筒结构，该EM带隙圆筒结构从所述接地平面互连层的一部分朝着所述电源平面互连层延伸并且围绕所述EM带隙过孔的侧表面。
2.根据权利要求1所述的半导体封装，其中，所述至少一个EM带隙结构包括彼此间隔开并且并联电联接在所述电源平面互连层与所述接地平面互连层之间的多个EM带隙结构。
3.根据权利要求1所述的半导体封装，
其中，所述芯层是绝缘层；并且
其中，所述电源平面互连层、所述接地平面互连层、所述EM带隙过孔和所述EM带隙圆筒结构包括至少一种导电材料。
4.根据权利要求1所述的半导体封装，其中，所述电源平面互连层沿着所述芯层的所述第一表面设置，其中，所述接地平面互连层基本上平行于所述电源平面互连层沿着所述芯层的所述第二表面设置，并且其中，所述电源平面互连层和所述接地平面互连层彼此交叠。
5.根据权利要求1所述的半导体封装，其中，所述EM带隙圆筒结构的内侧表面通过所述芯层与所述EM带隙过孔的侧表面分离。
6.根据权利要求1所述的半导体封装，其中，所述EM带隙过孔具有盲孔结构。
7.根据权利要求6所述的半导体封装，其中，所述盲孔结构是在平面图中具有圆形形状并且在垂直横截面图中具有梯形形状的柱。
8.根据权利要求1所述的半导体封装，其中，所述EM带隙过孔的底表面通过所述芯层与所述接地平面互连层分离。
9.根据权利要求1所述的半导体封装，该半导体封装还包括：
用于向所述芯片供应电源电压的电源路径；
用于向所述芯片供应接地电压的接地路径；以及
用于向所述芯片传输数据信号以及从所述芯片输出所述数据信号中的至少一个的信号路径。
10.根据权利要求9所述的半导体封装，
其中，所述电源路径包括全部电互连的第一导线、第一接合焊盘、第一过孔和第一外连接焊盘，其中，所述第一导线将所述芯片连接到所述第一接合焊盘，其中，所述第一过孔将所述第一接合焊盘连接到所述第一外连接焊盘，并且其中，所述第一接合焊盘被设置为接触所述电源平面互连层；
其中，所述接地路径包括全部电互连的第二导线、第二接合焊盘、第二过孔和第二外连接焊盘，其中，所述第二导线将所述芯片连接到所述第二接合焊盘，其中，所述第二过孔将所述第二接合焊盘连接到所述第二外连接焊盘，并且其中，所述第二外连接焊盘被设置为接触所述接地平面互连层；并且
其中，所述信号路径包括全部电互连的第三导线、第三接合焊盘、第三过孔和第三外连接焊盘，其中，所述第三导线将所述芯片连接到所述第三接合焊盘，并且其中，所述第三过孔将所述第三接合焊盘连接到所述第三外连接焊盘。
11.一种半导体封装，该半导体封装包括：
封装基板，该封装基板包括第一芯层、第二芯层、设置在所述第一芯层与所述第二芯层之间的接地平面互连层、设置在所述第一芯层的顶表面上的第一电源平面互连层、设置在所述第二芯层的与所述第一芯层相对的底表面上的第二电源平面互连层、设置在所述第一芯层中并且电联接在所述第一电源平面互连层与所述接地平面互连层之间的至少一个第一电磁EM带隙结构、以及设置在所述第二芯层中并且电联接在所述第二电源平面互连层与所述接地平面互连层之间的至少一个第二EM带隙结构；
芯片，该芯片被安装在所述封装基板上；以及
模制构件，该模制构件被设置在所述封装基板的表面上以覆盖所述芯片，
其中，所述至少一个第一EM带隙结构包括：
第一EM带隙过孔，该第一EM带隙过孔从所述第一电源平面互连层的一部分朝着所述接地平面互连层突出；以及
第一EM带隙圆筒结构，该第一EM带隙圆筒结构从所述接地平面互连层的一部分朝着所述第一电源平面互连层延伸并且围绕所述第一EM带隙过孔的侧表面，并且
其中，所述至少一个第二EM带隙结构包括：
第二EM带隙过孔，该第二EM带隙过孔从所述第二电源平面互连层的一部分朝着所述接地平面互连层突出；以及
第二EM带隙圆筒结构，该第二EM带隙圆筒结构从所述接地平面互连层的一部分朝着所述第二电源平面互连层延伸并且围绕所述第二EM带隙过孔的侧表面。
12.一种封装基板，该封装基板包括：
芯层，该芯层包括彼此相对的第一表面和第二表面；
电源平面互连层，该电源平面互连层被设置在所述芯层的所述第一表面上；
接地平面互连层，该接地平面互连层被设置在所述芯层的所述第二表面上；以及
电磁EM带隙结构，该EM带隙结构被设置在所述芯层中并且电联接在所述电源平面互连层与所述接地平面互连层之间，其中，所述EM带隙结构包括：
EM带隙过孔，该EM带隙过孔从所述电源平面互连层的一部分朝着所述接地平面互连层突出；以及
EM带隙圆筒结构，该EM带隙圆筒结构从所述接地平面互连层的一部分朝着所述电源平面互连层延伸并且围绕所述EM带隙过孔的侧表面。
13.根据权利要求12所述的封装基板，
其中，所述芯层是绝缘层；并且
其中，所述电源平面互连层、所述接地平面互连层、所述EM带隙过孔和所述EM带隙圆筒结构包括至少一种导电材料。
14.根据权利要求12所述的封装基板，其中，所述电源平面互连层沿着所述芯层的所述第一表面设置，其中，所述接地平面互连层基本上平行于所述电源平面互连层沿着所述芯层的所述第二表面设置，并且其中，所述电源平面互连层和所述接地平面互连层彼此交叠。
15.根据权利要求12所述的封装基板，其中，所述EM带隙圆筒结构的内侧表面通过所述芯层与所述EM带隙过孔的侧表面分离。
16.根据权利要求12所述的封装基板，其中，所述EM带隙过孔具有盲孔结构。
17.根据权利要求16所述的封装基板，其中，所述盲孔结构是在平面图中具有圆形形状并且在垂直横截面图中具有梯形形状的柱。
18.根据权利要求16所述的封装基板，其中，所述EM带隙过孔的底表面通过所述芯层与所述接地平面互连层分离。
19.一种封装基板，该封装基板包括：
第一芯层；
第二芯层；
接地平面互连层，该接地平面互连层被设置在所述第一芯层与所述第二芯层之间；
第一电源平面互连层，该第一电源平面互连层被设置在所述第一芯层的顶表面上；
第二电源平面互连层，该第二电源平面互连层被设置在所述第二芯层的与所述第一芯层相对的底表面上；
第一电磁EM带隙结构，该第一EM带隙结构被设置在所述第一芯层中并且电联接在所述第一电源平面互连层与所述接地平面互连层之间；以及
第二EM带隙结构，该第二EM带隙结构被设置在所述第二芯层中并且电联接在所述第二电源平面互连层与所述接地平面互连层之间，
其中，所述第一EM带隙结构包括：
第一EM带隙过孔，该第一EM带隙过孔从所述第一电源平面互连层的一部分朝着所述接地平面互连层突出；以及
第一EM带隙圆筒结构，该第一EM带隙圆筒结构从所述接地平面互连层的一部分朝着所述第一电源平面互连层延伸并且围绕所述第一EM带隙过孔的侧表面，并且
其中，所述第二EM带隙结构包括：
第二EM带隙过孔，该第二EM带隙过孔从所述第二电源平面互连层的一部分朝着所述接地平面互连层突出；以及
第二EM带隙圆筒结构，该第二EM带隙圆筒结构从所述接地平面互连层的一部分朝着所述第二电源平面互连层延伸并且围绕所述第二EM带隙过孔的侧表面。
CN201910496463.4A 2018-06-26 2019-06-10 具有电磁带隙结构的封装基板以及采用其的半导体封装 Active CN110648999B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0073623 2018-06-26
KR1020180073623A KR102509050B1 (ko) 2018-06-26 2018-06-26 전자기 밴드갭 구조를 갖는 패키지 기판 및 이를 이용한 반도체 패키지

Publications (2)

Publication Number Publication Date
CN110648999A true CN110648999A (zh) 2020-01-03
CN110648999B CN110648999B (zh) 2022-11-15

Family

ID=68980929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910496463.4A Active CN110648999B (zh) 2018-06-26 2019-06-10 具有电磁带隙结构的封装基板以及采用其的半导体封装

Country Status (4)

Country Link
US (1) US10629543B2 (zh)
KR (1) KR102509050B1 (zh)
CN (1) CN110648999B (zh)
TW (1) TWI816784B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7632219B2 (ja) * 2021-10-05 2025-02-19 住友電気工業株式会社 高周波装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247574A1 (en) * 2011-12-08 2014-09-04 Canon Kabushiki Kaisha Printed circuit board
CN105826299A (zh) * 2015-01-22 2016-08-03 爱思开海力士有限公司 封装基板、包含其的半导体封装和包含其的电子系统
WO2016177160A1 (zh) * 2015-07-20 2016-11-10 中兴通讯股份有限公司 一种电磁带隙结构及印刷电路板
CN206977794U (zh) * 2017-07-26 2018-02-06 深圳市丰达兴线路板制造有限公司 多层阻抗电路板
US20180116050A1 (en) * 2016-10-26 2018-04-26 Freescale Semiconductor, Inc. Package to board interconnect structure with built-in reference plane structure

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3495727B2 (ja) * 2001-11-07 2004-02-09 新光電気工業株式会社 半導体パッケージおよびその製造方法
US7305760B2 (en) 2004-08-24 2007-12-11 Dell Products L.P. System and method for capacitive coupled via structures in information handling system circuit boards
KR100965264B1 (ko) * 2008-09-23 2010-06-22 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판
KR101619473B1 (ko) * 2009-07-21 2016-05-11 삼성전자주식회사 히트 슬러그를 갖는 반도체 패키지
TW201438331A (zh) * 2013-03-29 2014-10-01 Hon Hai Prec Ind Co Ltd 堆疊式電磁能隙結構
US20150303172A1 (en) * 2014-04-22 2015-10-22 Broadcom Corporation Reconstitution techniques for semiconductor packages

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247574A1 (en) * 2011-12-08 2014-09-04 Canon Kabushiki Kaisha Printed circuit board
CN105826299A (zh) * 2015-01-22 2016-08-03 爱思开海力士有限公司 封装基板、包含其的半导体封装和包含其的电子系统
WO2016177160A1 (zh) * 2015-07-20 2016-11-10 中兴通讯股份有限公司 一种电磁带隙结构及印刷电路板
US20180116050A1 (en) * 2016-10-26 2018-04-26 Freescale Semiconductor, Inc. Package to board interconnect structure with built-in reference plane structure
CN206977794U (zh) * 2017-07-26 2018-02-06 深圳市丰达兴线路板制造有限公司 多层阻抗电路板

Also Published As

Publication number Publication date
KR102509050B1 (ko) 2023-03-13
US10629543B2 (en) 2020-04-21
TW202002231A (zh) 2020-01-01
TWI816784B (zh) 2023-10-01
CN110648999B (zh) 2022-11-15
US20190393164A1 (en) 2019-12-26
KR20200001096A (ko) 2020-01-06

Similar Documents

Publication Publication Date Title
KR100427111B1 (ko) 에너지 조절 회로 조립체
JP6265256B2 (ja) 半導体装置およびｅｓｄ保護デバイス
US7428136B2 (en) Integral charge storage basement and wideband embedded decoupling structure for integrated circuit
KR101564070B1 (ko) 인쇄 회로 기판 및 이를 이용한 반도체 패키지
US9648794B2 (en) Wiring board and electronic apparatus
US20080012097A1 (en) Semiconductor device and wireless device using the semiconductor device
JP5796692B2 (ja) Ｅｓｄ保護デバイス
US8952518B2 (en) Semiconductor device housing package, and semiconductor apparatus and electronic apparatus including the same
KR100911784B1 (ko) 다중 전압용 분리형 박막 커패시터
JP2015061258A (ja) Ｅｂｇ構造体、半導体デバイスおよび回路基板
JP2016036049A (ja) 半導体装置
JPWO2015129731A1 (ja) 電子部品収納用パッケージおよび電子装置
JP6102770B2 (ja) 高周波モジュール
US10057976B1 (en) Power-ground co-reference transceiver structure to deliver ultra-low crosstalk
CN110648999B (zh) 具有电磁带隙结构的封装基板以及采用其的半导体封装
CN105023914A (zh) 电感电容谐振电路的半导体装置
CN115223981A (zh) 半导体装置
US9609742B2 (en) Electrical characteristics of package substrates and semiconductor packages including the same
JP4124618B2 (ja) 半導体装置
US7869225B2 (en) Shielding structures for signal paths in electronic devices
JP2014167987A (ja) 半導体装置
US7304369B2 (en) Integral charge storage basement and wideband embedded decoupling structure for integrated circuit
CN115241152A (zh) 半导体模块
JP4812440B2 (ja) 回路基板および半導体装置
JP6256575B2 (ja) 高周波モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant