[go: up one dir, main page]

CN110646898A - 形成光子半导体器件的方法和光子系统 - Google Patents

形成光子半导体器件的方法和光子系统 Download PDF

Info

Publication number
CN110646898A
CN110646898A CN201910558565.4A CN201910558565A CN110646898A CN 110646898 A CN110646898 A CN 110646898A CN 201910558565 A CN201910558565 A CN 201910558565A CN 110646898 A CN110646898 A CN 110646898A
Authority
CN
China
Prior art keywords
photonic
forming
substrate
molding compound
redistribution structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910558565.4A
Other languages
English (en)
Other versions
CN110646898B (zh
Inventor
张智杰
蔡仲豪
王垂堂
夏兴国
余振华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110646898A publication Critical patent/CN110646898A/zh
Application granted granted Critical
Publication of CN110646898B publication Critical patent/CN110646898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/30—Optical coupling means for use between fibre and thin-film device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/424—Mounting of the optical light guide
    • G02B6/4243—Mounting of the optical light guide into a groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0652—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4245—Mounting of the opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in subclass H10F
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/20—Quasi-optical arrangements for guiding a wave, e.g. focusing by dielectric lenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/50—Transmitters
    • H04B10/501—Structural aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1225—Basic optical elements, e.g. light-guiding paths comprising photonic band-gap structures or photonic lattices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/125—Bends, branchings or intersections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Electromagnetism (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Geometry (AREA)

Abstract

方法包括在半导体晶圆中形成多个光子器件，在半导体晶圆的第一侧中形成v形槽，形成延伸穿过半导体晶圆的开口，在开口内形成多个导电部件，其中，导电部件从半导体晶圆的第一侧延伸至半导体晶圆的第二侧，在v形槽上方形成聚合物材料，在开口内沉积模塑材料，其中，多个导电部件的导电部件通过模塑材料分隔开，在沉积模塑材料之后，去除聚合物材料以暴露V形槽，并且将光纤放置在V形凹槽内。本发明的实施例还涉及形成光子半导体器件的方法和光子系统。

Description

形成光子半导体器件的方法和光子系统
技术领域
本发明的实施例涉及形成光子半导体器件的方法和光子系统。
背景技术
电信号和处理是用于信号传输和处理的一种技术。近年来，光信号和处理已经在越来越多的应用中使用，特别是由于使用光纤相关的应用进行信号传输。
光信号和处理通常与电信号和处理相结合，以提供全面发展的应用。例如，光纤可以用于远程信号传输，并且电信号可以用于短程信号传输以及处理和控制。因此，形成集成光学组件和电子组件的器件，以用于光信号和电信号之间的转换，以及光信号和电信号的处理。因此，封装件可以包括包含光学器件的光学(光子)管芯和包含电子器件的电子管芯。
发明内容
本发明的实施例提供了一种形成光子半导体器件的方法，包括：穿过光子衬底形成多个开口，其中，所述光子衬底包括被配置为接收光纤的槽，其中，所述槽形成在所述光子衬底的顶面中；在所述第一再分布结构上方形成电连接至所述第一再分布结构的多个通孔；将所述光子衬底放置在所述第一再分布结构上方，其中，所述多个通孔延伸穿过所述光子衬底中的所述多个开口；在所述槽中形成牺牲材料；在所述光子衬底中的所述多个开口内形成模塑料，其中，所述模塑料围绕所述多个通孔；在所述光子衬底的顶面上方形成第二再分布结构，其中，所述第二再分布结构电连接至所述多个通孔和所述光子衬底；去除所述第二再分布的部分以暴露所述牺牲材料；去除所述牺牲材料以暴露所述槽；以及将光纤安装在所述槽内。
本发明的另一实施例提供了一种形成光子半导体器件的方法，包括：在半导体晶圆中形成多个光子器件；在所述半导体晶圆的第一侧中形成v形槽；形成延伸穿过所述半导体晶圆的开口；在所述开口内形成多个导电部件，其中，所述导电部件从所述半导体晶圆的第一侧延伸至所述半导体晶圆的第二侧；在所述v形槽上方形成聚合物材料；在所述开口内沉积模塑材料，其中，所述多个导电部件的导电部件通过所述模塑材料分隔开；在沉积所述模塑材料之后，去除所述聚合物材料以暴露所述V形槽；以及将光纤放置在所述V形凹槽内。
本发明的又一实施例提供了一种光子系统，包括：光子衬底，包括形成在所述光子衬底中的一组波导，所述一组波导光学耦合至形成在所述光子衬底中的至少一个光子器件；模塑料，位于所述光子衬底的第一区域中，所述模塑料从所述光子衬底的第一侧延伸至所述光子衬底的第二侧；至少一个通孔，从所述模塑料的第一侧至所述模塑料的第二侧延伸穿过所述模塑料；再分布结构，设置在所述至少一个通孔和所述光子衬底上方，所述再分布结构电耦合至所述至少一个通孔和所述至少一个光子器件；以及至少一个半导体器件，通过所述再分布结构电耦合至所述至少一个光子器件。
附图说明
当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
图1示出了根据一些实施例的光子系统的平面图。
图2A至图2B示出了根据一些实施例的光子系统的截面图。
图3A至图3M是根据一些实施例的用于形成光子系统的工艺期间的中间步骤的截面图。
图4示出了根据一些实施例的光子系统的示意图。
图5A至图5C是根据一些实施例的光子系统的各个视图。
图6A至图6C是根据一些实施例的光子系统的各个视图。
图7A至图7I是根据一些实施例的用于形成光子系统的工艺期间的中间步骤的截面图。
图8A至图8C是根据一些实施例的光子系统的各个视图。
具体实施方式
以下公开内容提供了许多用于实现本发明的不同部件的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参照标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。器件可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
根据一些实施例，提供了包括光学器件和电子器件的三维(3D)封装件，以及形成该封装件的方法。具体地，形成具有用于传输电信号的导电部件和用于传输光信号的波导的光子系统。管芯耦接至集成光子衬底(例如，具有光子器件的晶圆或其它衬底)上方或在集成光子衬底中的开口内的系统。还可以在集成光子衬底中的开口内形成通孔。牺牲材料可用于在工艺期间保护集成光子衬底的部件(例如，用于光纤安装的槽)。根据一些实施例，示出了形成封装件的中间阶段。讨论了一些实施例的一些变型。贯穿各个视图和示例性实施例，相同的参照标号用于表示相同的元件。
本文描述的实施例可以允许用于改进性能和更有效的光子系统的制造。例如，可以形成更大的通孔以将光子系统电连接至另一衬底或组件。较大的通孔可以更具导电性，这可以提高功率效率，并且在较高频率下可以具有较少的损耗或失真，这可以改进电信号的信噪比并且在较高频率操作下改进系统的性能。另外，当形成诸如用于光纤的槽的部件时，本文所述的工艺流程不易于发生工艺损坏。一些实施例还可以提供额外的优势，诸如光子系统内所需的金属布线较少或光子系统的总厚度减小。
图1示出了根据一些实施例的光子系统100。光子系统100是例如高性能计算(HPC)系统，并且包括多个位点110，每个位点110均是单独的计算系统(图1中标记了示例性位点110，并且图2A至图2B中标记了示例性位点)。每个位点110均包括耦接至集成光子结构(IPS)102的一个或多个管芯(例如，管芯112或114，下面更详细地描述)，并且每个位点110均使用形成在IPS 102中的光学网络(例如，波导120或122，下面更详细的描述)与其它位点110通信。图1是具有多个位点110的光子系统100的图示。图2A是沿着截面A-A’的光子系统100的图示，以及图2B是沿着截面B-B’的光子系统100的图示。应该注意，图1中标记的用于光子系统100的截面A-A’和B-B’用于说明目的，并且图2A至图2B中所示的光子系统100的结构或本文所述的其它光子系统可以不同。一些部件未在图1或图2A至图2B中标记，并且在下面的图3A至图3M中更详细地讨论。
IPS 102可以包括衬底103，衬底103可以是诸如玻璃、陶瓷、电介质或半导体衬底的材料。例如，衬底103可以包括体半导体等，其可以是掺杂(例如，掺杂有p型或n型掺杂剂)或未掺杂的。在一些实施例中，衬底103是晶圆，诸如硅晶圆或其它类型的半导体晶圆。也可以使用诸如多层或梯度衬底的其它衬底材料。在一些实施例中，衬底103的材料可以包括硅；锗；包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟的化合物半导体；包括SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP等的合金半导体或它们的组合。在图1和图2A至图2B所示的实施例中，衬底103由硅晶圆形成，诸如12英寸硅晶圆。以这种方式，光子系统100可以是晶圆上系统(SoW)。在一些实施例中，IPS 102可以具有介于约100μm和约800μm之间的厚度。
IPS 102可以包括一个或多个光学网络，其可以是例如形成在IPS 102内的多组波导。在一些实施例中，形成在IPS 102内的多组波导在位点110之间传送光信号和/或光学功率。图1中所示的IPS 102包括一组功率波导(功率WG)120和一组数据波导(数据WG)122。在其它实施例中，可以使用仅一组波导或多于两组波导。在一些实施例中，功率WG 120将光学功率传送至位点110，位点110可以是连续波(CW)光的形式。在一些实施例中，数据WG 122在位点110之间传送光信号，其可以是被调制或脉冲的光的形式。在一些情况下，波导或一组波导可以传送光学功率和光信号。在一些实施例中，波导组(例如，功率WG 120或数据WG122)还可以在IPS 102和外部组件之间传送光信号和/或光学功率。例如，波导组可以通过一根或多根光纤耦接至外部组件。如图1所示，功率WG 120经由光纤124耦合至光学电源(例如，LED、激光器等)。光纤124可以通过v形槽126(见例如图2A至图2B)安装至IPS 102。在一些实施例中，光纤124和功率WG 120通过模式转换器121耦合，模式转换器121可以形成为功率WG 120的一部分。本文描述的波导是实例，并且其它实施例可以具有不同波导或具有与所示的配置不同的波导。
在一些实施例中，IPS 102的波导(例如，120或122)是形成在衬底103中的波导，诸如平板波导。例如，波导可以由氧化硅包围的硅制成。在一些实施例中，可以通过图案化硅衬底103来形成波导，使得波导从衬底103的顶面突出。然后可以在突出的硅波导上形成氧化硅。可以用可接受的光刻和蚀刻技术完成衬底103的图案化。例如，可以在衬底103的正面上形成并且显影光刻胶。可以图案化光刻胶，并且然后可以使用图案化的光刻胶作为蚀刻掩模来实施更多的蚀刻工艺。具体地，可以蚀刻衬底103的正面以形成凹槽，其中，衬底103的剩余未凹进部分形成硅波导。诸如模式耦合器(例如，模式耦合器121)、光栅耦合器或其它部件的波导部件可以在相同的步骤中形成或者使用单独的光刻或蚀刻步骤形成。蚀刻工艺可以包括一个或多个各向异性湿或干蚀刻工艺。然后可以用氧化硅覆盖硅波导，氧化硅可以是通过诸如PVD、CVD、可流动CVD等工艺或它们的组合形成的热氧化物或氧化物。也可以使用形成波导的其它技术。应该理解，波导的尺寸取决于应用。在一些实施例中，硅波导的宽度介于约300nm和约700nm之间，诸如约500nm，并且高度介于约100nm和约500nm之间，诸如约200nm。
IPS 102还包括与通过波导传输的光信号相互作用，控制或感测光信号的集成光子器件(未在图1或图2A至图2B中独立示出)。这些集成光子器件可以包括诸如光调制器(例如，图4中所示的调制器210A至210B)、光电检测器(例如，图4中所示的光电检测器212A至212B)等器件。例如，可以形成光调制器并且该光调制器用于将来自功率WG 120的连续光调制成由数据WG 122传输的调制光。又例如，可以形成光电检测器并且该光电检测器用于感测来自数据WG 122的调制光。另外，诸如晶体管、二极管、电容器、电阻器、金属布线等的集成电子器件也可以形成在IPS 102内，并且可以耦合至IPS 102内的集成光子器件。以这种方式，IPS 102可以包括一个或多个光子集成电路。在一些实施例中，每个位点110均可以包括集成光子器件或集成电子器件。可以使用本领域已知的合适技术在IPS102中(例如，在衬底103中)形成集成光子器件或集成电子器件。
在一些实施例中，光子系统100还包括延伸穿过IPS 102的通孔(TV)108，将电子部件从IPS 102的一侧连接至IPS 102的另一侧。在图3A至图3C中更详细地描述了TV 108的形成。在一些实施例中，在IPS 102中形成一个或多个开口(例如，图3B至图3C中所示的开口104)，从而使得一个或多个TV 108延伸穿过每个开口。在一些实施例中，使用合适的光刻和蚀刻技术在IPS 102中形成开口。在一些实施例中，开口可以具有介于约100μm和约500μm之间的横向尺寸。TV 108也可以由模塑料106围绕。在一些实施例中，模塑料106可以是诸如密封剂、树脂、聚合物、氧化物、氮化物、另一介电材料等的材料。在一些实施例中，模塑料106的材料选择为使得模塑料106的热膨胀系数(CTE)约等于衬底103或封装衬底350(见图3M)的材料的CTE。在一些实施例中，模塑料106的CTE介于约5ppm/℃至约30ppm/℃之间，诸如约15ppm/℃。在一些情况下，通过在IPS 102中形成用于多个TV 108的开口，TV 108可以形成为具有比例如形成用于单独的通孔的穿过IPS 102的单独开口更大的尺寸。使用较大的TV108可以允许光子系统100的改进的电性能(例如，传导、电流负载、高频性能等)。
光子系统100的每个位点110均可以包括一个或多个管芯，其可以包括处理器管芯、存储器管芯、电子集成电路(EIC)等或者它们的组合。例如，如图1和图2A至图2B所示，位点110包括处理器管芯112和EIC 114，但是在其它实施例中，位点可以包括多于一个处理器管芯112或EIC 114。处理器管芯112可以是中央处理单元(CPU)、图形处理单元(GPU)、专用集成电路(ASIC)等。处理器管芯112还可以包括存储器，诸如易失性存储器，诸如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)等。在一些情况下，位点110可以包括用于处理和用于存储的单独管芯。为清楚起见，用于处理的管芯、用于存储的管芯、具有处理和存储的管芯以及这些管芯的组合在本文中称为“处理器管芯112”。
在一些实施例中，EIC管芯114可以包括CPU并且可以包括用于控制与位点110相关联的光子器件的操作的控制电路。EIC管芯114可以使用电信号与IPS 102的光子器件通信。在一些实施例中，EIC 114包括用于处理从光子器件接收的电信号的电路，诸如从光电检测器(例如，图4中的光电检测器212A至212B)接收的电信号。例如，EIC 114可以包括控制器、跨阻放大器等。EIC 114可以通信地耦合至一个或多个处理器管芯112。在一些情况下，EIC114根据从处理器管芯112接收的电信号(数字或模拟)来控制光子器件的高频信号。在一些实施例中。EIC 114的功能可以是处理器管芯112的一部分、或者处理器管芯112的功能可以是EIC 114的一部分，或者处理器管芯112和EIC 114可以一起组合为单个管芯。
转至图3A至图3M，根据一些实施例示出了光子系统300(见图3M)的形成中的中间步骤的截面图。光子系统300可以类似于图1或图2A至图2B中所示的光子系统100。在图3A中，在载体衬底302上方形成再分布层(RDL)305，并且然后在RDL 305上方形成通孔TV108。载体衬底302可以包括例如诸如玻璃材料或氧化硅的硅基材料，或诸如氧化铝、金属、陶瓷及这些的组合等的其它材料。在一些实施例中，可以在载体衬底302上方形成释放层(未示出)。
参照图3A，在载体衬底302上方形成介电层304。介电层304可以由一种或多种合适的介电材料形成，介电材料诸如氧化硅、氮化硅、诸如碳掺杂氧化物的低k电介质、诸如多孔碳掺杂的二氧化硅的极低k电介质、聚合物、这些的组合等。在一些实施例中，介电层304可以是聚苯并恶唑(PBO)，但是可以使用任何合适的材料，诸如聚酰亚胺或聚酰亚胺衍生物。介电层304可以通过诸如旋涂、层压、CVD等或它们的组合的工艺形成。介电层304可以具有在约5μm和约25μm之间的厚度，诸如约7μm，但是可以使用任何合适的厚度。
在实施例中，可以通过最初通过合适的形成工艺(诸如PVD、CVD、溅射等)形成一层或多层钛、铜或钛铜合金的晶种层(未示出)来形成RDL305。在介电层304上方形成晶种层。然后可以形成光刻胶(也未示出)以覆盖晶种层，并且然后图案化光刻胶以暴露晶种层的位于随后将形成RDL305的位置处的那些部分。一旦形成并且图案化光刻胶，则可以在晶种层上形成导电材料。导电材料可以是诸如铜、钛、钨、铝、其它金属、它们的组合等的材料。可以通过诸如电镀或化学镀等的沉积工艺来形成导电材料。然而，虽然所讨论的材料和方法适合于形成导电材料，但这些材料仅仅是示例性的。可以可选地使用任何其它合适的材料或任何其它合适的形成工艺(诸如CVD或PVD)来形成RDL 305。一旦形成导电材料，则可以通过诸如灰化或化学剥离的合适的去除工艺去除光刻胶。另外，在去除光刻胶之后，可以通过例如合适的湿蚀刻工艺或干蚀刻工艺去除晶种层的由光刻胶覆盖的那些部分，其可以使用导电材料作为蚀刻掩模。晶种层的剩余部分和导电材料形成RDL 305。
然后在介电层304和RDL 305上方形成介电层306。介电层306可以是与介电层304类似的材料，并且可以以类似的方式形成。介电层306可以具有介于约5μm和约25μm之间(诸如约7μm)的厚度，但是可以使用任何合适的厚度。然后可以图案化介电层306以暴露RDL305的其上方形成TV 108的部分。可以使用合适的光刻和蚀刻技术图案化介电层306，诸如在介电层306上方形成光刻胶，图案化光刻胶，并且然后使用图案化的光刻胶作为蚀刻掩模来蚀刻介电层306。可以使用合适的湿刻蚀或者干蚀刻。
在实施例中，可以通过最初通过合适的形成工艺(诸如PVD、CVD、溅射等)形成一层或多层钛、铜或钛铜合金的晶种层307来形成TV 108。晶种层307形成在介电层306和RDL305的暴露部分上方。然后可以形成光刻胶(也未示出)以覆盖晶种层307，并且然后图案化光刻胶以暴露晶种层307的定位随后将形成TV 108的那些部分。一旦形成并且图案化光刻胶，则可以在晶种层上形成导电材料。导电材料可以是诸如铜、钛、钨、铝、其它金属、它们的组合等。可以通过诸如电镀或化学镀等的沉积工艺来形成导电材料。然而，虽然所讨论的材料和方法适合于形成导电材料，但这些材料仅仅是示例性的。可以可选地使用任何其它合适的材料或任何其它合适的形成工艺(诸如CVD或PVD)来形成TV 108。一旦形成导电材料，则可以通过诸如灰化或化学剥离的合适的去除工艺，去除光刻胶。另外，在去除光刻胶之后，可以通过例如合适的湿蚀刻工艺或干蚀刻工艺去除晶种层307的由光刻胶覆盖的那些部分，其可以使用导电材料作为蚀刻掩模。晶种层307的剩余部分和导电材料形成TV 108。TV 108可以具有介于约100μm和约500μm之间(诸如约250μm)的宽度，或者可以具有介于约100μm和约500之间(诸如约250μm)的高度，但是可以使用任何合适的尺寸。
转至图3B，将IPS 102放置在介电层306上。在一些实施例中，使用设置在IPS 102和介电层306之间的粘合剂层(未示出)将IPS 102安装至介电层306。如图3B所示，IPS 102中的每个开口104均与一个或多个TV108对准。IPS 102可以包括先前描述的部件，诸如功率WG 120、数据WG122和模式转换器121。图3B中所示的IPS 102还包括接触焊盘123，其可以提供至形成在IPS 102中的部件(例如，光子器件)的电连接。在一些情况下，可以存在制成IPS102的接触焊盘123和上面的导电部件或布线(例如，图3G所示的RDL 323)之间的电连接的通孔。为清楚起见，接触焊盘、通孔或类似部件的所有合适的组合称为接触焊盘123。IPS102还可包括未示出的其它部件，诸如光子器件、金属布线等。
在一些实施例中，在IPS 102上方形成保护层318。可以在放置在介电层306上之前或者在将IPS 102放置在介电层306上之后在IPS 102上方形成保护层318。保护层318可以由一种或多种合适的介电材料形成，诸如氧化硅、氮化硅、聚合物、这些的组合等。保护层318可以通过诸如旋涂、层压、CVD等或它们的组合的工艺形成。保护层318可以具有介于约5μm和约25μm之间(诸如约7μm)的厚度，但是可以使用任何合适的厚度。
IPS 102还包括一个或多个v形槽126，v形槽126是成形为容纳光纤的凹槽(例如，图1或图2A的光纤124)。v形槽126可以与诸如功率WG 120、数据WG 122或模式耦合器121的部件相邻，以允许光纤124和部件之间的光学耦合。在一些实施例中，v形槽126在放置在介电层306上之前形成在IPS 102中。在一些实施例中，v形槽126形成为具有介于约1mm和约10mm之间的长度(例如，沿着图3B中所示的截面的方向上的距离)。在一些实施例中，v形槽126的深度介于约70μm和约110μm之间。可以在形成保护层318之前或者在形成保护层318之后形成v形槽126。例如，在一些实施例中，首先形成保护层318，然后去除保护层318的区域以暴露IPS 102的表面。可以使用例如光刻图案化工艺、激光钻孔或其它合适的技术去除保护层318的区域。然后可以使用例如干蚀刻工艺、湿蚀刻工艺或它们的组合将v形槽126蚀刻到IPS 102的暴露表面中。
图3C示出了在v形槽126上方形成牺牲材料320。牺牲材料320沉积在v形槽126内，以在后续工艺步骤期间保护v形槽126。在一些实施例中，通过在结构上方形成光刻胶，在v形槽126上方的光刻胶中图案化开口，在开口内沉积牺牲材料320并且然后去除光刻胶来在v形槽126上方形成牺牲材料320。牺牲材料320可以是介电材料，例如，诸如DAF(管芯附接膜)的聚合物材料、可去除的胶、环氧树脂等、其它类型的材料或它们的组合。在一些实施例中，牺牲材料320可以通过合适的技术形成，合适的技术诸如CVD、PVD、旋涂、纳米喷墨等。在一些实施例中，形成从v形槽126突出或形成在保护层318之上突出的牺牲材料320。
参照图3D，围绕TV 108形成模塑料106。模塑料106沉积在IPS 102的开口104内，并且可以沉积在TV 108上方或IPS 102上方。在这种情况下，在牺牲材料320上方形成模塑料106，并且牺牲材料320防止模塑料106形成在v形槽126内。模塑料106可以使用CVD、旋涂技术等形成。
转至图3E，在沉积模塑料106之后，可以实施平坦化工艺(例如，化学机械抛光(CMP)工艺)以去除模塑料106的过量部分。平坦化工艺也可以去除TV 108、保护层318或牺牲材料320的过量部分，并且可以暴露TV 108、保护层318、牺牲材料320或接触焊盘123的顶面。在一些实施例中，在模塑料106平坦化之前，使用单独的平坦化工艺去除TV 108、保护层318或牺牲材料320的过量部分。
转至图3F，去除牺牲材料320，并且然后在IPS 102、TV 108和模塑料106上方形成介电层322。在一些情况下，如果在v形槽126中形成模塑料，则牺牲材料320的材料能够使用不太可能损坏或蚀刻v形槽126的技术去除，而不是去除模塑料106的技术。例如，在牺牲材料320是聚合物材料的实施例中，可以使用激光钻孔而不是使用额外的光刻或蚀刻步骤去除聚合物材料。以这种方式，与v形槽126不受牺牲层320保护的情况相比，可能需要更少的工艺步骤。在一些实施例中，在形成介电层322之前，不去除牺牲材料320。以下针对图7A至图7I所示的实施例描述了其中未去除牺牲材料320的示例性工艺流程。
仍然参照图3F，在IPS 102、TV 108和模塑料106上方形成介电层322。介电层322也可以形成在v形槽126的表面上，如图3F所示。介电层322可以是与介电层304类似的材料，并且可以以类似的方式形成。介电层322可以具有介于约4μm和约10μm之间(诸如约7μm)的厚度，但是可以使用任何合适的厚度。
在图3G中，形成RDL 323和接触焊盘325。在形成RDL 323之前，图案化介电层322以暴露TV 108和接触焊盘123。可以使用合适的光刻和蚀刻技术图案化介电层322，诸如在介电层322上方形成光刻胶，图案化光刻胶，并且然后使用图案化的光刻胶作为蚀刻掩模来蚀刻介电层322。可以使用合适的湿蚀刻或干蚀刻。在实施例中，RDL 323可以与先前描述的RDL 305类似地形成。例如，可以在介电层322上方形成晶种层，可以在晶种层上方形成图案化的光刻胶，可以在晶种层上方形成导电材料，并且然后可以去除光刻胶，导电材料的剩余部分形成RDL 323。然后，可以在RDL 323上方形成介电层324。介电层324可以是与介电层304或介电层322类似的材料，并且可以以类似的方式形成。介电层324可以具有介于约4μm和约10μm之间(诸如约7μm)的厚度，但是可以使用任何合适的厚度。在一些实施例中，可以在RDL 323上方形成额外的RDL和介电层。可以以与介电层322和RDL 323类似的方式形成额外的RDL和/或介电层。
仍参照图3G，图案化介电层324以暴露RDL 323的部分。可使用合适的光刻和蚀刻技术图案化介电层324，诸如在介电层324上方形成光刻胶，图案化光刻胶，并且然后使用图案化的光刻胶作为蚀刻掩模来蚀刻介电层324。可以使用合适的湿蚀刻或干蚀刻。在实施例中，接触焊盘325可以与先前描述的RDL 305或RDL 323类似地形成。例如，可以在介电层324上方形成晶种层，可以在晶种层上方形成图案化的光刻胶，可以在晶种层上方形成导电材料，并且然后可以去除光刻胶，导电的剩余部分材料形成接触焊盘325。
仍然参照图3G，形成开口326，其延伸穿过介电层322和324并且去除v形槽126内的介电层322和324的材料。在一些实施例中，通过在介电层324上方形成光刻胶，并且然后在光刻胶中对应于开口326的位置图案化开口来形成开口326。可以使用合适的蚀刻工艺，诸如湿蚀刻工艺或干蚀刻工艺来蚀刻介电层322和324，从而形成开口326。例如，可以使用各向异性干蚀刻工艺。在一些实施例中，开口326具有如图3G所示的倾斜的侧壁，但是在其它实施例中，开口326可以具有垂直侧壁。在一些实施例中，开口326的宽度可以大于v形槽126的宽度，从而使得开口326暴露IPS 102的围绕v形槽126中的一些或全部的部分。在一些实施例中，开口326可以具有介于约90μm和约150μm之间的底部宽度(例如，在介电层322的底面处)或者介于约90μm和约150μm之间的顶部宽度(例如，在介电层324的顶面处)。
转至图3H，将该结构安装至带330，带330可以是胶带、管芯附接膜、载体等。在一些实施例中，带330的材料可以至少部分地填充开口326或v形槽126，如图3H所示。然后，从介电层304剥离载体衬底302。例如，在使用释放层将载体衬底302附接至介电层304的实施例中，可以通过暴露于光(例如，UV光)或加热来分解释放层，并且然后将载体衬底302与介电层304分离。
在图3I中，在去除载体衬底302之后，可以形成外部连接件332。在介电层304中形成开口以暴露RDL 305，并且然后形成延伸穿过开口并且电连接RDL 305的外部连接件332。在实施例中，可以使用例如激光钻孔方法图案化介电层304中的开口。在使用激光钻孔方法的一些实施例中，首先在介电层304上方沉积可选的保护层，诸如光热转换(LTHC)层或水溶性保护膜(hogomax)层(图3G中未单独示出)。一旦受到保护，就将激光导向介电层304的期望被去除的那些部分，以形成暴露RDL 305的开口。在激光钻孔工艺期间，钻孔能量可以在0.1mJ至约30mJ的范围内，并且钻孔角度相对于介电层304的法线为约0度(垂直于介电层304)至约85度。在其它实施例中，可以使用光刻和蚀刻技术来图案化介电层304。
在一些实施例中，外部连接件332可以形成在介电层304中的开口上方，以提供至RDL 305和TV 108的外部连接。外部连接件332可以是诸如微凸块、焊料凸块或可控塌陷芯片连接(C4)凸块的接触凸块，并且可以包括诸如焊料、锡、无铅锡、铜、银等的材料或它们的组合。在外部连接件332是焊料凸块的实施例中，可以通过最初通过诸如蒸发、电镀、印刷、焊料转移、球放置等的任何合适的方法形成厚度为例如约170μm的焊料层来形成外部连接件332。一旦在结构上形成了焊料层，则可以实施回流以将焊料材料成形为期望的凸块形状。
在图3J中，将结构附接至载体结构340。载体结构340可以是例如框架、金属环等，其旨在在剥离工艺期间和剥离工艺之后为结构提供支撑和稳定性。在实施例中，使用粘合剂342将结构附接至载体结构340。粘合剂342可以是胶带、管芯附接膜、紫外线释放带等，但是可以可选地使用任何其它合适的粘合剂或附件。一旦将结构附接至载体结构340，则可以从结构剥离带330。
转至图3K，将处理器管芯112和EIC 114安装至接触焊盘325。如图3K所示，每个位点110均可以包括一个或多个处理器管芯112和一个或多个EIC 114。在一些实施例中，处理器管芯112或EIC 114使用例如拾取和放置工艺放置。处理器管芯112或EIC 114可以连接至接触焊盘325，例如，通过可选地将处理器管芯112或EIC 114的连接件334(例如，导电凸块、接触焊盘、焊球等)浸入焊剂中，并且然后使用拾取和放置工具将处理器管芯112或EIC 114的连接件334与相应的接触焊盘325物理地对准。在一些情况下，可以实施回流以将处理器管芯112或EIC 114的连接件接合至接触焊盘325。底部填充物336可以形成在位点110的处理器管芯112或EIC 114和介电层324之间。在一些情况下，底部填充物336可以围绕连接件334。在实施例中，底部填充物336可以是诸如模塑料、环氧树脂、底部填充物、模塑底部填充物(MUF)、树脂等的材料。在一些实施例中，底部填充物336可以是对用于IPS 102内的光学通信的光的波长光学透明(或相对透明)的材料。
在图3L至图3M中，对结构实施分割工艺，从而形成光子系统300。分割工艺可以是例如锯切工艺。在一些实施例中，开口326或v形槽126延伸到划线区域中，并且分割工艺切割穿过划线区域内的开口326或v形槽126的部分。在一些实施例中，分割工艺切割穿过v形槽126，从而使得v形槽126的一端打开。在一些实施例中，在分割之后，v形槽126具有介于约500μm和约2mm之间的长度。在一些实施例中，光子系统300可以具有介于约1mm与约3mm之间的厚度H3。
图3M示出了与光纤124对准的光子结构300的截面图，类似于上面图1中标记的截面A-A’。如图3M所示，一个或多个光纤124安装在IPS 102的v形槽126中。光纤124可以安装在每个v形槽126中，从而使得光纤124对准以光学耦合至波导(例如，120或122)或模式耦合器121。如图3M所示，在一些实施例中，光子系统300附接至封装衬底350以形成光子封装件。封装衬底350可以包括或连接至另外的光子或电子组件。光子系统300的外部连接件332可以电连接至封装衬底350。
图3A至图3M中描述的光子系统300可以实现一些优势。在一些情况下，在本文所述的开口104内形成的TV 108的使用可允许改进至光子系统300的电连接。例如，通过TV 108传输至光子系统300的组件或从光子系统300的组件传输的电信号(例如，来自处理器管芯112或EIC 114或至处理器管芯112或EIC 114)可以具有改进的信噪比，并且可以在较高频率下具有较少的信号损失。TV 108的使用还可以减少一些电信号传输的总路径长度，这可以进一步改进信号的信噪比并且降低功耗。另外，使用牺牲材料320来保护v形槽126可以减少所需的工艺步骤的数量，因为牺牲材料320可以比其它材料更容易去除。在一些情况下，通过选择具有与封装衬底350的材料类似的热膨胀系数(CTE)的模塑料106，可以减少翘曲或破裂的可能性。另外，在IPS 102内形成额外或更多个开口104并且用模塑料106填充开口104可以改进光子系统300和封装衬底350之间的CTE匹配，并且进一步减少翘曲或破裂。
转至图4，示出了光子系统400的部分的示意图。光子系统400可以类似于图1或图2A至图2B中所示的光子系统100、图3L至图3M中所示的光子系统300或本文所述的其它光子系统。图4中所示的示意图示出了两个位点110A和110B(其可以类似于先前描述的位点110)之间的光学通信。位点110A包括处理器管芯112A和EIC 114A。位点110A还包括形成在光子系统400的IPS 102中的光调制器210A和光电检测器212A。EIC114A包括驱动器电路116A，其电耦合至调制器210A并且被配置为通过将电信号发送至调制器210A来控制调制器210A。EIC 114A还包括跨阻放大器电路(TIA)118A，其电耦合至光电检测器212A并且被配置为从光电检测器212A接收电信号并且处理信号。TIA 118A可以例如通过将电流信号转换为电压信号来放大电流信号，或者可以通过将电压信号转换为电流信号来放大电压信号。位点110B包括处理器管芯112B、包括驱动器116B和TIA 118B的EIC 114B、调制器210B和光电检测器212B，每个都可以类似于位点110A的对应部件。其它配置、部件、布置或它们的组合也是可能的。
光子系统400的IPS 102包括功率WG 120，其向每个位点110A至110B提供光学功率220(例如，以连续光的形式)。在一些实施例中，光学功率由外部源(例如，激光源)提供，并且通过耦合至功率WG 120(例如，通过图1中所示的模式转换器121)的光纤(例如，图1中所示的光纤124)传输至功率WG 120。IPS 102还包括数据WG 122，其部分在位点110A和位点110B之间延伸并且传送光学数据信号222A至222B。如图4所示，功率WG 120也可以连接至其它位点，并且数据WG 122也可以连接至其它位点或连接至外部组件(例如，经由光纤)。
在图4所示的实施例中，数据WG 122将数据信号222A从位点110A传输至位点110B。数据信号222A可以是例如调制或脉冲光信号，其表示由处理器管芯112A生成的数据。为了生成数据信号222A的调制光，光学功率220在通过光调制器210A传输时被调制，光调制器210A耦合至功率WG 120和数据WG 122。光调制器210A可以例如，根据从驱动器116A接收的电信号，可选地吸收或传输光学功率220，从而生成数据信号222A。
数据WG 122可以耦合至位点110B的光电检测器212B，从而使得光电检测器212B从位点110A接收数据信号222A。光电检测器212B将数据信号222A从光信号转换为电信号，该电信号被传输至TIA 118B。TIA 118B转换和/或放大电信号，然后可以将电信号传输至处理器管芯112B并且进行处理。类似地，位点110B可以通过使用位点110B的调制器210B与位点110A通信，以生成由位点110A的光电检测器212A接收的数据信号222B。以这种方式，数据信号222A至222B可以由一个位点生成并由另一个位点接收，允许位点使用通过这些光子技术允许的更大的通信速度或带宽进行通信。
转至图5A至图5C，根据实施例，示出了光子系统500的部分。光子系统500可以类似于先前描述的光子系统100或光子系统300。在一些实施例中，使用类似于图3A至图3M中所示的工艺流程形成光子系统500。图5A示出了代表性的平面图，图5B示出了通过图5A中所示的截面C-C’的截面图，并且图5C示出了通过图5C中所示的截面D-D’的截面图。在图5A至图5C的光子系统500中，处理器管芯112和EIC 114设置在IPS 102之上。图5A至图5B示出处理器管芯112和EIC 114设置在IPS 102和TV108正上方。但是在其它情况下，处理器管芯112和/或EIC 114可以设置在相对于IPS 102或TV 108的不同位置。
在图5A至图5C所示的光子系统500中，两根光纤124A至124B分别安装在两个v形槽126A至126B中。在其它实施例中，可以仅存在一根光纤或多于两根的光纤。在一些实施例中，光纤124A至124B中的一个或两个可以被配置为传送光学功率或数据信号。数据信号可以从外部组件传输至光子系统500，或者可以从光子系统500传输至外部组件。在一些实施例中，v形槽126A至126B可以不相邻，并且介电层322和324的部分可以设置在v形槽126A至126B之间。如图5A至图5C所示，介电层322和324中的开口326暴露v形槽126A至126B，并且开口326还可以暴露v形槽126A至126B周围的IPS 102的区域。例如，在一些情况下，开口326的边缘可以从v形槽126A至126B偏移约1μm和约2μm之间。
现在转至图6A至图6C，根据实施例，示出了光子系统600的部分。光子系统600可以类似于图5A至图5C中描述的光子系统500或本文描述的其它光子系统。在一些实施例中，使用类似于图3A至图3M中所示的工艺流程形成光子系统600。图6A示出了代表性的平面图，图6B示出了穿过图6A中所示的截面C-C’的截面图，并且图6C示出了穿过图6A中所示的截面D-D’的截面图。
在图6A至图6C的光子系统600中，处理器管芯112、EIC 114和光源管芯620设置在IPS 102上方。图6A至图6C中所示的IPS 102还包括形成在IPS 102的顶面处和顶面附近的光栅耦合器610。在一些实施例中，IPS 102可以包括多于一个的光栅耦合器610。光栅耦合器610是光子结构，该光子结构被配置为接收光(例如，光学功率或光信号)并且将光耦合至波导或其它光子结构，诸如功率WG 120或数据WG 122。
在一些实施例中，光源管芯620经由光栅耦合器610耦合至IPS 102。光源管芯620包括诸如激光器(例如，半导体激光器)或发光二极管(LED)的光发射器621，光发射器621提供可以传输至IPS 102的光学功率或光信号。通过在光子系统600内结合光源管芯620，可以在不使用外部光源的情况下向光子系统600提供光学功率，外部光源诸如使用光纤耦合至光子系统600的外部光源。以这种方式，可以更有效地向光子系统600提供光学功率。可以使用TV 108、处理器管芯112、EIC 114或光源管芯620的任何合适布置。在一些实施例中，光源管芯620电耦合至EIC 114或处理器管芯112(例如，通过RDL 323)，并且信号可以在光源管芯620、EIC 114或处理器管芯112之间传输。例如，处理器管芯112可以向光源管芯620发送信号以控制光源管芯620的操作。
在图6A至图6C所示的光子系统600中，两根光纤124A至124B分别安装在两个v形槽126A至126B中。在其它实施例中，可以仅存在一根光纤或多于两根的光纤。在一些实施例中，光纤124A至124B中的一个或两个可以被配置为传送光学功率或数据信号。数据信号可以从外部组件传输至光子系统600，或者可以从光子系统600传输至外部组件。在一些实施例中，v形槽126A至126B可以不相邻，并且介电层322和324的部分可以设置在v形槽126A至126B之间。如图6A至图6C所示，介电层322和324中的开口326暴露v形槽126A至126B，并且开口326可以暴露v形槽126A至126B周围的IPS 102的区域。例如，在一些情况下，开口326的边缘可以从v形槽126A至126B偏移约1μm和约2μm之间。
转至图7A至图7I，根据一些实施例，示出了光子系统700(见图7I)的形成中的中间步骤的截面图。光子系统700可以类似于光子系统100(见图1或图2A至图2B)，或者先前描述的其它光子系统。类似于图6A至图6C中描述的光子系统600，光子系统700包括光源管芯620，其经由光栅耦合器610耦合至IPS 120。通过在光子系统700内结合光源管芯620，可以更有效地向光子系统700提供光学功率，而无需使用外部光源。
在图7A中，在载体衬底302上方形成再分布层(RDL)305和介电层304和306，并且然后在RDL 305上方形成通孔(TV)108。载体衬底302可以是类似于上面参照图3A至图3M描述的载体衬底302。RDL 305和介电层304和306可以类似于上面参照图3A至图3M描述的RDL305和介电层，并且可以以类似的方式形成。TV 108可以类似于上面参照图2A至图2B或图3A至图3M描述的TV 108，并且可以以类似的方式形成。
转至图7B，将IPS 102放置在介电层306上。在一些实施例中，使用设置在介电层306上的粘合剂层(未示出)将IPS 102安装到介电层306上。如图7B所示，IPS 102中的开口104与一个或多个TV 108对准。IPS 102可以包括先前描述的部件，诸如波导(例如，功率WG120或数据WG 122，图7B至图7I中未示出)或模式转换器121。图7B中所示的IPS 102还包括接触焊盘123，其可以提供至形成在IPS 102中的部件(例如，光子器件)的电连接。IPS 102还包括一个或多个v形槽126，以及形成在IPS 102的顶面处或顶面附近的一个或多个光栅耦合器610。如图7B所示，在IPS 102上方形成保护层318，留下暴露的v形槽126。IPS 102还可以包括未示出的其它部件，诸如光子器件、金属布线等。
图7C示出了在v形槽126上方形成牺牲材料320以及围绕TV 108形成模塑料106。牺牲材料320沉积在v形槽126内以在随后的工艺步骤期间保护v形槽126，并且可以类似于先前关于图3C描述的牺牲材料。模塑料106沉积在IPS 102的开口104内，并且还可以沉积在TV108或IPS 102上方。模塑料106可以类似于先前参照图3C描述的模塑料106。在一些情况下，模塑料106形成在牺牲材料320上方，并且牺牲材料320防止模塑料106形成在v形槽126内。在一些情况下，与如果模塑料106形成在v形槽126内，则去除模塑料106相比，去除v形槽126内的牺牲材料320可以使用更少的工艺步骤。在沉积模塑料106之后，可以实施平坦化工艺以去除模塑料106的过量部分，并且可以暴露TV 108、牺牲材料320或保护层318的顶面。在一些实施例中，在模塑料106的平坦化之前，使用单独的平坦化工艺去除TV 108、保护层318或牺牲材料320的过量部分。
在图7D中，然后在IPS 102、牺牲材料320、TV 108和模塑料106上方形成介电层322。在其它实施例中，在形成介电层322之前去除牺牲材料320，类似于图3E至图3F中描述的工艺。RDL 323形成在介电层322上方并且与TV 108或IPS 102接触。在介电层322和RDL323上方形成介电层324。介电层322、RDL 323或介电层324可以类似于上面参照图3F至图3G描述的那些，并且可以以类似的方式形成。
仍然参照图7D，形成延伸穿过介电层322和324的开口326和开口712，以分别暴露牺牲材料320和光栅耦合器610之上的保护层318。在一些实施例中，通过在介电层324上方形成光刻胶，并且然后在光刻胶中图案化对应于开口326和开口712的位置的开口来形成开口326和开口712。可以使用诸如湿蚀刻工艺或干蚀刻工艺的合适的蚀刻工艺来蚀刻介电层322和324，从而形成开口326和开口712。例如，可以使用各向异性干蚀刻工艺。在一些实施例中，开口326和/或开口712具有如图7D所示的倾斜侧壁，但是在其它实施例中，开口326和/或开口712可以具有垂直侧壁。在一些实施例中，开口326以类似于上面参照图3G描述的方式形成。
转至图7E，该结构安装至带330，带330可以是胶带、管芯附接膜、载体等。然后，从介电层304剥离载体衬底302。例如，在使用释放层将载体衬底302附接至介电层304的实施例中，可以通过暴露于光(例如，UV光)或加热来分解释放层，并且然后将载体衬底302与介电层304分离。
在图7F中，形成外部连接件332。在介电层304中形成开口以暴露RDL305，并且然后形成外部连接件332，其延伸穿过开口并且电连接RDL 305。在实施例中，可以使用例如激光钻孔方法来图案化介电层304中的开口，其可以类似于上面参照图3I描述的方法。在一些实施例中，外部连接件332可以形成在介电层304中的开口上方，以提供至RDL 305和TV 108的外部连接。外部连接件332可以类似于先前参照图3I描述的那些，并且可以以类似的方式形成。
在图7G中，将结构附接至载体结构340。载体结构340可以是例如框架，金属环等，其旨在在剥离工艺期间和之后为结构提供支撑和稳定性。在实施例中，使用粘合剂342将结构附接至载体结构340。载体结构340或粘合剂342可以类似于先前参照图3J描述的那些。
转至图7H，将处理器管芯112、EIC 114和光源管芯620安装至接触焊盘325。每个位点110均可以包括一个或多个处理器管芯112和一个或多个EIC 114。每个光源管芯620安装在光栅耦合器610上方，并且对准，从而使得光发射器621朝向光栅耦合器610发射光。在一些实施例中，使用例如拾取和放置工艺放置处理器管芯112、EIC 114或光源管芯620。处理器管芯112、EIC 114或光源管芯620可以连接至接触焊盘325，例如，通过可选地将管芯的连接件334(例如，导电凸块、接触焊盘、焊球等)浸入焊剂中，并且然后使用拾取和放置工具以使连接件334与相应的接触焊盘325物理对准。在一些情况下，可以实施回流以将连接件334接合至接触焊盘325。
底部填充物336可以形成在位点110的处理器管芯112或EIC 114与介电层324之间。在一些情况下，底部填充物336可以围绕连接件334。在实施例中，底部填充物336可以是诸如模塑料、环氧树脂、底部填充物、模塑底部填充物(MUF)、树脂等的材料。可以在光源管芯620和光栅耦合器610之间形成光学底部填充物337。在一些实施例中，光学底部填充物337可以是对用于在IPS 102内光学通信的光的波长光学透明(或相对透明)的材料，或者是根据其光学特性(例如，折射率)另外选择的材料。以这种方式，由光发射器621发射的光可以通过光学底部填充物337传输至光栅耦合器610。光栅耦合器610可以被配置为将由光发射器621发射的光的部分传输至另一光子结构，诸如波导、光调制器、模式耦合器等。在一些实施例中，底部填充物336和光学底部填充物337是相同的材料。
在图7I中，对结构实施分割工艺，从而形成光子系统700。另外，一根或多个光根124安装到IPS 102的v形槽126中。图7I示出了与光纤124对准的截面图，类似于上面图1中标记的截面A-A’。在一些实施例中，分割工艺切割穿过v形槽126，从而使得v形槽126的一端打开。分割工艺可以是例如锯切工艺。在一些实施例中，在分割之后，v形槽126具有介于约500μm和约2mm之间的长度。在分割之后，光纤124可以安装在每个v形槽126中，从而使得光纤124对准以光学耦合至波导或模式耦合器121。如图7I所示，EIC 114和光源管芯720设置在IPS 102上方。在一些实施例中，光子系统700可以具有介于约1mm和约2mm之间的厚度H7。在一些实施例中，光子系统700附接至封装衬底(未示出)，其可以类似于图3M中描述的封装衬底350。
在一些情况下，图7A至图7I中描述的光子系统700可以实现一些优势。通过在IPS102上方安装通过光栅耦合器610耦合的光学功率源(例如，光源管芯620)，可以更有效地向光子系统700提供光学功率。例如，光学功率可以更多作为连续光学功率有效地耦合至功率WG 120或作为调制光信号有效地耦合至数据WG 122中。可以以这种方式耦合多个光学功率源。这允许增加组件布置方面的设计灵活性，并且增加光学功率如何提供给光子系统700的设计灵活性。
图8A至图8C示出了根据一个实施例的光子系统800的部分。光子系统800可以类似于图7I中描述的光子系统700或本文所述的其它光子系统，除了光纤阵列802用于发送或接收光学功率或光信号之外。在一些实施例中，光子系统800使用类似于图7A至图7I中针对光子系统700所示的工艺流程形成。图8A示出代表性的平面图，图8B示出穿过图8A中截面C-C’的截面图，并且图8C示出了穿过图8A中所示的截面D-D’的截面图。在图8A至图8C的光子系统800中，处理器管芯112、EIC 114和光源管芯620设置在IPS 102上方。可以使用任何合适的TV 108、处理器管芯112、EIC114或光源管芯620的布置。在一些实施例中，光源管芯620电耦合至EIC114或处理器管芯112(例如，通过RDL 323)，并且信号可以在光源管芯620、EIC114或处理器管芯112之间传输。例如，处理器管芯112可以向光源管芯620发送信号以控制光源管芯620的操作。
光源管芯620通过光栅耦合器610耦合至IPS 102。在其它实施例中，可以不存在光源管芯620。光纤阵列802通过一个或多个光栅耦合器812光学耦合至IPS 102，并且可以是例如抛光光纤阵列。例如，光栅耦合器812可以耦合IPS 102的波导与光纤阵列802的一个或多个光纤之间的光学功率或光信号。在介电层322和324(例如，见图7D)中形成开口326，并且光纤阵列802通过开口326安装至IPS 102。在一些实施例中，可以使用多个光纤阵列802。光子系统800的部件的布置仅仅是说明性的，并且可以使用任何合适的部件布置。例如，光纤阵列802可以安装在远离IPS 102边缘的合适位置。在一些实施例中，光子系统可以耦合至类似于图8A至图8C中所示的光纤阵列和类似于图1或本文其它地方所示的光纤。
在一些情况下，图8A至图8C中描述的光子系统800可以实现一些优势。通过将光纤阵列802安装在IPS 102上方并且通过光栅耦合器812耦合，光子系统800可以通过光纤阵列802与外部组件通信。这允许增加光纤阵列和组件的布置方面的设计灵活性，并且增加外部组件如何与光子系统800通信的设计灵活性。
实施例可以实现优势。通过使用在集成光子衬底(IPS)中的开口内设置多个通孔(TV)，与在IPS中的单独的开口中形成单独的通孔相比，可以形成更大尺寸的通孔。使用更大的通孔可以实现更好的电性能。例如，较大的通孔可以具有较小的电阻并且可以减少信号损失，尤其是在高频操作时。TV可以由具有与IPS类似的热膨胀系数(CTE)的模塑料包围，并且因此减少了与CTE失配相关的翘曲、破裂或其它问题的可能性。另外，使用牺牲材料(例如，牺牲材料320或另一聚合物材料)来保护用于光纤安装的v形槽可以允许改进的工艺。例如，与例如图案化形成在v形凹槽上方的模塑料或去除模塑料相比，牺牲材料的去除可以是更可靠并且更不易于损坏IPS的工艺。还可以通过在IPS的开口内结合其它管芯来减小光子系统的厚度。在某些情况下，这还可以减少电连接组件之间的金属布线距离。
在实施例中，方法包括穿过光子衬底形成多个开口，其中，光子衬底包括被配置为接收光纤的槽，其中，该槽形成在光子衬底的顶面中，在第一再分布结构上方形成电连接至第一再分布结构的多个通孔，将光子衬底放置在第一再分布结构上方，其中，多个通孔延伸穿过光子衬底中的多个开口，在槽中形成牺牲材料，在光子衬底中的多个开口内形成模塑料，其中，模塑料围绕多个通孔，在光子衬底的顶面上方形成第二再分布结构，其中，第二再分布结构电连接至多个通孔和光子衬底，去除第二再分布的部分以暴露牺牲材料，去除牺牲材料以暴露槽，以及将光纤安装在槽内。在实施例中，该方法包括对模塑料实施平坦化工艺以暴露牺牲材料。在实施例中，该方法包括将多个第二半导体器件放置在第二再分布结构上方并且电连接至第二再分布结构。在实施例中，该方法包括在光子衬底内形成多个波导。在实施例中，该方法包括在光子衬底内形成多个光子器件，多个光子器件光学耦合至多个波导。在实施例中，多个通孔的两个或多个通孔延伸穿过光子衬底中的同一开口。在实施例中，该方法包括在第二再分布结构中形成开口，以及将光源管芯放置在第二再分布结构上并且在第二再分布结构中的开口上方延伸，光源管芯被配置为向光子衬底提供光学功率。在实施例中，光子衬底包括半导体晶圆。在实施例中，牺牲材料包括聚合物材料。
在实施例中，方法包括在半导体晶圆中形成多个光子器件，在半导体晶圆的第一侧中形成v形槽，形成延伸穿过半导体晶圆的开口，在开口内形成多个导电部件，其中，导电部件从半导体晶圆的第一侧延伸至半导体晶圆的第二侧，在v形槽上方形成聚合物材料，在开口内沉积模塑材料，其中，多个导电部件的导电部件通过模塑材料分隔开，在沉积模塑材料之后，去除聚合物材料以暴露V形槽，并且将光纤放置在V形凹槽内。在实施例中，该方法包括在半导体晶圆上方形成再分布层，再分布层电连接至多个光子器件并且电连接至多个导电部件。在实施例中，再分布层在沉积模塑材料之后并且在去除聚合物材料之前形成。在实施例中，该方法包括在再分布层上方设置电子集成电路(EIC)，其中，EIC电连接至再分布层。在实施例中，该方法包括在去除聚合物材料之后，在V形凹槽处锯切半导体晶圆。在实施例中，该方法包括在半导体晶圆的第一侧中形成光栅耦合器。在实施例中，去除聚合物材料包括使用激光钻孔。
在实施例中，光子系统包括光子衬底，该光子衬底包括形成在光子衬底中的一组波导，该组波导光学耦合至形成在光子衬底中的至少一个光子器件，位于光子衬底的第一区域中的模塑料，模塑料从光子衬底的第一侧延伸至光子衬底的第二侧，从模塑料的第一侧至模塑料的第二侧延伸穿过模塑料的至少一个通孔，设置在至少一个通孔和光子衬底上方的再分布结构，再分布结构电耦合至至少一个通孔和至少一个光子器件，以及通过再分布结构电耦合至至少一个光子器件的至少一个半导体器件。在实施例中，模塑料的材料的热膨胀系数与光子衬底的材料的热膨胀系数大致相同。在实施例中，至少一个半导体器件包括光源。在实施例中，光子衬底包括至少一个光栅耦合器，其被配置为将光纤阵列光学耦合至该组波导。
上面概述了若干实施例的部件，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。

Claims (10)

1.一种形成光子半导体器件的方法，包括：
穿过光子衬底形成多个开口，其中，所述光子衬底包括被配置为接收光纤的槽，其中，所述槽形成在所述光子衬底的顶面中；
在所述第一再分布结构上方形成电连接至所述第一再分布结构的多个通孔；
将所述光子衬底放置在所述第一再分布结构上方，其中，所述多个通孔延伸穿过所述光子衬底中的所述多个开口；
在所述槽中形成牺牲材料；
在所述光子衬底中的所述多个开口内形成模塑料，其中，所述模塑料围绕所述多个通孔；
在所述光子衬底的顶面上方形成第二再分布结构，其中，所述第二再分布结构电连接至所述多个通孔和所述光子衬底；
去除所述第二再分布的部分以暴露所述牺牲材料；
去除所述牺牲材料以暴露所述槽；以及
将光纤安装在所述槽内。
2.根据权利要求1所述的方法，还包括，对所述模塑料实施平坦化工艺以暴露所述牺牲材料。
3.根据权利要求1所述的方法，还包括，将多个第二半导体器件放置在所述第二再分布结构上方并且电连接至所述第二再分布结构。
4.根据权利要求1所述的方法，还包括，在所述光子衬底内形成多个波导。
5.根据权利要求4所述的方法，还包括，在所述光子衬底内形成多个光子器件，所述多个光子器件光学耦合至所述多个波导。
6.根据权利要求1所述的方法，其中，所述多个通孔的两个或多个通孔延伸穿过所述光子衬底中的同一开口。
7.根据权利要求1所述的方法，还包括：
在所述第二再分布结构中形成开口；以及
将光源管芯放置在所述第二再分布结构上并且在所述第二再分布结构中的开口上方延伸，所述光源管芯被配置为向所述光子衬底提供光学功率。
8.根据权利要求1所述的方法，其中，所述光子衬底包括半导体晶圆。
9.一种形成光子半导体器件的方法，包括：
在半导体晶圆中形成多个光子器件；
在所述半导体晶圆的第一侧中形成v形槽；
形成延伸穿过所述半导体晶圆的开口；
在所述开口内形成多个导电部件，其中，所述导电部件从所述半导体晶圆的第一侧延伸至所述半导体晶圆的第二侧；
在所述v形槽上方形成聚合物材料；
在所述开口内沉积模塑材料，其中，所述多个导电部件的导电部件通过所述模塑材料分隔开；
在沉积所述模塑材料之后，去除所述聚合物材料以暴露所述V形槽；以及
将光纤放置在所述V形凹槽内。
10.一种光子系统，包括：
光子衬底，包括形成在所述光子衬底中的一组波导，所述一组波导光学耦合至形成在所述光子衬底中的至少一个光子器件；
模塑料，位于所述光子衬底的第一区域中，所述模塑料从所述光子衬底的第一侧延伸至所述光子衬底的第二侧；
至少一个通孔，从所述模塑料的第一侧至所述模塑料的第二侧延伸穿过所述模塑料；
再分布结构，设置在所述至少一个通孔和所述光子衬底上方，所述再分布结构电耦合至所述至少一个通孔和所述至少一个光子器件；以及
至少一个半导体器件，通过所述再分布结构电耦合至所述至少一个光子器件。
CN201910558565.4A 2018-06-27 2019-06-26 形成光子半导体器件的方法和光子系统 Active CN110646898B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690679P 2018-06-27 2018-06-27
US62/690,679 2018-06-27
US16/437,151 2019-06-11
US16/437,151 US10930628B2 (en) 2018-06-27 2019-06-11 Photonic semiconductor device and method

Publications (2)

Publication Number Publication Date
CN110646898A true CN110646898A (zh) 2020-01-03
CN110646898B CN110646898B (zh) 2021-08-06

Family

ID=68886191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910558565.4A Active CN110646898B (zh) 2018-06-27 2019-06-26 形成光子半导体器件的方法和光子系统

Country Status (5)

Country Link
US (4) US10930628B2 (zh)
KR (1) KR102256263B1 (zh)
CN (1) CN110646898B (zh)
DE (1) DE102019116579B4 (zh)
TW (1) TWI743499B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130319A (zh) * 2020-01-15 2021-07-16 台湾积体电路制造股份有限公司 制造半导体器件和电子器件的方法
CN113156578A (zh) * 2020-01-22 2021-07-23 台湾积体电路制造股份有限公司 半导体器件和制造方法
TWI879509B (zh) * 2023-03-28 2025-04-01 大陸商上海曦智科技有限公司 半導體結構及其製造方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN119921872A (zh) 2019-03-06 2025-05-02 轻物质公司 光子通信平台
WO2021048349A1 (en) * 2019-09-11 2021-03-18 Rockley Photonics Limited Siliconized heterogeneous optical engine
US12092861B2 (en) * 2019-09-27 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
EP4052078A4 (en) * 2019-10-31 2022-12-14 Ayar Labs, Inc. VERTICAL INTEGRATED PHOTONIC CHIP FOR OPTICAL INTERCONNECTION IN PACKAGE
KR20220137062A (ko) 2020-02-03 2022-10-11 라이트매터, 인크. 광자 웨이퍼 통신 시스템들 및 관련 패키지들
US11823990B2 (en) 2020-02-13 2023-11-21 Ayar Labs, Inc. Chip-last wafer-level fan-out with optical fiber alignment structure
US11296024B2 (en) * 2020-05-15 2022-04-05 Qualcomm Incorporated Nested interconnect structure in concentric arrangement for improved package architecture
CN115667466B (zh) 2020-05-22 2024-09-10 埃克森美孚化学专利公司 焦油加氢处理用流体
US12353988B2 (en) 2020-07-09 2025-07-08 Celestial Ai Inc. Neuromorphic photonics with coherent linear neurons
TWI777633B (zh) * 2020-08-06 2022-09-11 力成科技股份有限公司 封裝結構及其製造方法
US20220206221A1 (en) * 2020-12-28 2022-06-30 Advanced Micro Devices, Inc. Optical die-last wafer-level fanout package with fiber attach capability
US11953740B2 (en) * 2021-05-14 2024-04-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure
US11916043B2 (en) * 2021-06-02 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-wafer integration
KR20240054223A (ko) 2021-06-18 2024-04-25 셀레스티얼 에이아이 인코포레이티드 머신러닝용 전자광학 네트워크
US12271595B2 (en) 2022-03-18 2025-04-08 Celestial Ai Inc. Photonic memory fabric for system memory interconnection
US20230296838A1 (en) * 2022-03-18 2023-09-21 Celestial Ai Inc. Circuit package for connecting to an electro-photonic memory fabric
US11940659B2 (en) * 2021-08-30 2024-03-26 Taiwan Semiconductor Manufacturing Company Limited Optical integrated circuit structure including edge coupling protective features and methods of forming same
US11953724B2 (en) 2021-10-13 2024-04-09 Lightmatter, Inc. Multi-tenant isolation on a multi-reticle photonic communication platform
US12368053B2 (en) 2022-01-06 2025-07-22 Taiwan Semiconductor Manufacturing Co., Ltd. Method for laser drilling process for an integrated circuit package
WO2023177848A1 (en) 2022-03-18 2023-09-21 Celestial Al Inc. Optical multi-die interconnect bridge (omib)
US20230314742A1 (en) 2022-03-28 2023-10-05 Lightmattter, Inc. Photonic communication platform and related architectures, systems and methods
US20230387334A1 (en) * 2022-05-26 2023-11-30 Taiwan Semiconductor Manufacturing Company Ltd. Method for manufacturing integrated circuit device and integrated circuit device thereof
TWI800416B (zh) * 2022-06-24 2023-04-21 矽品精密工業股份有限公司 電子封裝件及其製法
US12283584B2 (en) 2022-07-26 2025-04-22 Celestial Ai Inc. Electrical bridge package with integrated off-bridge photonic channel interface
US12191257B2 (en) 2022-07-26 2025-01-07 Celestial Ai Inc. Electrical bridge package with integrated off-bridge photonic channel interface
WO2024063015A1 (ja) * 2022-09-20 2024-03-28 イビデン株式会社 配線基板
US12217056B2 (en) 2023-01-27 2025-02-04 Celestial Ai Inc. Load/store unit for a tensor engine and methods for loading or storing a tensor
CN116564990A (zh) * 2023-05-22 2023-08-08 业成科技（成都）有限公司 微型发光二极体显示器和其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104656207A (zh) * 2013-11-22 2015-05-27 索尼公司 光通信器件、接收装置、发送装置和发送接收系统
JP2015216169A (ja) * 2014-05-08 2015-12-03 富士通株式会社 光デバイス及び光モジュール
CN105742405A (zh) * 2014-12-23 2016-07-06 国际商业机器公司 硅光子集成方法和结构
CN106558577A (zh) * 2015-09-30 2017-04-05 台湾积体电路制造股份有限公司 三维集成电路结构
US20170261703A1 (en) * 2016-03-14 2017-09-14 Tyco Electronics Corporation Interposer with separable interface

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7449067B2 (en) * 2003-11-03 2008-11-11 International Business Machines Corporation Method and apparatus for filling vias
JP5178650B2 (ja) 2009-07-06 2013-04-10 株式会社日立製作所 光電気複合配線モジュールおよびその製造方法
US8390083B2 (en) * 2009-09-04 2013-03-05 Analog Devices, Inc. System with recessed sensing or processing elements
US9323010B2 (en) * 2012-01-10 2016-04-26 Invensas Corporation Structures formed using monocrystalline silicon and/or other materials for optical and other applications
US8901576B2 (en) * 2012-01-18 2014-12-02 International Business Machines Corporation Silicon photonics wafer using standard silicon-on-insulator processes through substrate removal or transfer
US9916989B2 (en) * 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
US11054597B2 (en) * 2018-04-12 2021-07-06 Rockley Photonics Limited Electro-optical package and method of fabrication

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104656207A (zh) * 2013-11-22 2015-05-27 索尼公司 光通信器件、接收装置、发送装置和发送接收系统
JP2015216169A (ja) * 2014-05-08 2015-12-03 富士通株式会社 光デバイス及び光モジュール
CN105742405A (zh) * 2014-12-23 2016-07-06 国际商业机器公司 硅光子集成方法和结构
CN106558577A (zh) * 2015-09-30 2017-04-05 台湾积体电路制造股份有限公司 三维集成电路结构
US20170261703A1 (en) * 2016-03-14 2017-09-14 Tyco Electronics Corporation Interposer with separable interface

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130319A (zh) * 2020-01-15 2021-07-16 台湾积体电路制造股份有限公司 制造半导体器件和电子器件的方法
US12062582B2 (en) 2020-01-15 2024-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing semiconductor devices
CN113156578A (zh) * 2020-01-22 2021-07-23 台湾积体电路制造股份有限公司 半导体器件和制造方法
US11614592B2 (en) 2020-01-22 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
CN113156578B (zh) * 2020-01-22 2023-06-20 台湾积体电路制造股份有限公司 半导体器件和制造方法
TWI879509B (zh) * 2023-03-28 2025-04-01 大陸商上海曦智科技有限公司 半導體結構及其製造方法

Also Published As

Publication number Publication date
US20210202453A1 (en) 2021-07-01
US11605622B2 (en) 2023-03-14
US20220328466A1 (en) 2022-10-13
CN110646898B (zh) 2021-08-06
KR20200001536A (ko) 2020-01-06
TW202014746A (zh) 2020-04-16
DE102019116579A1 (de) 2020-01-02
KR102256263B1 (ko) 2021-05-28
US10930628B2 (en) 2021-02-23
DE102019116579B4 (de) 2024-02-22
TWI743499B (zh) 2021-10-21
US20200006304A1 (en) 2020-01-02
US11830864B2 (en) 2023-11-28
US11362077B2 (en) 2022-06-14
US20230215853A1 (en) 2023-07-06

Similar Documents

Publication Publication Date Title
CN110646898B (zh) 形成光子半导体器件的方法和光子系统
TWI740168B (zh) 光子半導體裝置及其形成方法
US11747563B2 (en) Photonic semiconductor device and method of manufacture
US20250172752A1 (en) Photonic semiconductor device and method of manufacture
US12038599B2 (en) Photonic package and method of manufacture
CN112578509A (zh) 半导体器件与系统及其制造方法
US20240113056A1 (en) Semiconductor device and methods of manufacture
US11686908B2 (en) Photonic semiconductor device and method of manufacture
TW202450010A (zh) 封裝裝置以及半導體製程方法
CN117457625A (zh) 封装件、半导体封装件及其形成方法
CN118173645A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant