[go: up one dir, main page]

CN110600469B - 一种新型降低正向残压的单向保护器件 - Google Patents

一种新型降低正向残压的单向保护器件 Download PDF

Info

Publication number
CN110600469B
CN110600469B CN201910966061.6A CN201910966061A CN110600469B CN 110600469 B CN110600469 B CN 110600469B CN 201910966061 A CN201910966061 A CN 201910966061A CN 110600469 B CN110600469 B CN 110600469B
Authority
CN
China
Prior art keywords
diffusion region
junction
type
push
deeper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910966061.6A
Other languages
English (en)
Other versions
CN110600469A (zh
Inventor
吕海凤
赵德益
苏海伟
王允
赵志方
霍田佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Wei'an Semiconductor Co ltd
Original Assignee
Shanghai Wei'an Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Wei'an Semiconductor Co ltd filed Critical Shanghai Wei'an Semiconductor Co ltd
Publication of CN110600469A publication Critical patent/CN110600469A/zh
Application granted granted Critical
Publication of CN110600469B publication Critical patent/CN110600469B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/611—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using diodes as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/711—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements
    • H10D89/713—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base region coupled to the collector region of the other transistor, e.g. silicon controlled rectifier [SCR] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/911—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using passive elements as protective elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/931—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs characterised by the dispositions of the protective arrangements

Landscapes

  • Thyristors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种新型的降低正向残压的单向保护器件，其特征在于，包括N型衬底硅片，在N型衬底片正面有推结较深的P型扩散区和推结较深的N型扩散区，在推结较深的P型扩散区有推结较浅的N型杂质扩散区和P型杂质扩散区，推结较深的N型扩散区通过金属与P型杂质扩散区相连，N型杂质扩散区通过氧化层开孔蒸发金属作为整个器件阴极引出；器件背面有推结较深的N型扩散区和推结较浅的P型杂质扩散区，两个扩区通过金属相连形成器件阳极引出。本发明通过在单向负阻结构中增加PNPN器件，并且将PNPN器件的门极通过电阻短路到阳极，从而实现了一种新型的降低正向残压的单向保护器件。

Description

一种新型降低正向残压的单向保护器件
技术领域
本发明属于半导体技术领域，涉及半导体集成芯片的浪涌和ESD 防护设计技术，尤其涉及一种新型的降低正向残压的单向保护器件。
背景技术
随着电子系统和网络线路的普及，电子产品在使用中经常会遭遇意外的电压瞬变和浪涌，这种瞬变干扰无处不在，会严重危害电子系统安全工作，表现为击穿或烧毁电子产品中的半导体器件，包括二极管、三极管和场效应管等。为了避免浪涌电压损害电子设备，在系统中的关键部位要采用浪涌防护器件，使瞬时浪涌电流旁路入地，达到削弱和消除过电压、过电流的目的，从而起到保护电子设备安全运行的作用。
这种浪涌防护器件有安全工作区，以器件的触发电压和启动工作时的残压两个参数来衡量，两者必须都介于后级电路的工作电压和被击穿电压之间，一旦超出这个范围要么在没有启动时烧毁被保护电路，要么在启动之后烧毁被保护电路。目前单向的ESD防护器件主要有两种，一种是传统的PN结构(如图1A所示)，衬底外延片上采用注入或扩散异型杂质形成，这种器件结构简单易实现，但是存在残压高，浪涌能力有限的缺点，在高压ESD保护器件时尤为突出。目前使用较多的是改进型的单向结构，如图1B所示，本文将这种称为单向负阻器件，这种结构将双向器件与单向器件并联，集成了两种器件的优点，击穿方向具有双向器件的骤回特性，极大的降低了导通电阻和残压，同时提高了浪涌能力，另一方向为单向二极管的正向特性。在相同面积内，由于改进型的单向结构正向只有部分区域是P型杂质区，因此其单向器件的有效面积小于传统的PN 结单向器件，导致其正向残压较普通的单向器件要高，这不利于对后级电路的保护。
发明内容
为了解决改进型单向器件结构正向残压高的问题，获得一种在同等面积条件下，能降低正向残压的方法，通过对结构进行创新设计获得了本发明。
本发明采用以下技术方案来解决上述技术问题：
一种新型的降低正向残压的单向保护器件，包括N型衬底硅片，在N型衬底片正面有推结较深的P型扩散区和推结较深的N型扩散区，在推结较深的P型扩散区有推结较浅的N型杂质扩散区和P型杂质扩散区，推结较深的N型扩散区通过金属与P型杂质扩散区相连， N型杂质扩散区通过氧化层开孔蒸发金属作为整个器件阴极引出；器件背面有推结较深的N型扩散区和推结较浅的P型杂质扩散区，两个扩区通过金属相连形成器件阳极引出。
所述N型衬底片电阻率为0.01～10Ω·CM，厚度180-220um，在衬底上采用台面工艺进行双面扩散。
所述推结较深的P型扩散区结深大于P型杂质扩散区，采用长时间退火，结深范围为15-30μm。
所述推结较浅的N型杂质扩散区和P型杂质扩散区，其结深范围为2-5μm。
所述推结较深的N型杂质扩散区与推结较深的N型杂质扩散区、推结较浅的N型杂质扩散区采用相同工艺；所述推结较深的N型杂质扩散区与推结较深的N型杂质扩散区采用长时间高温退火，结深范围为20-35μm。
所述正面阴极电极和互连金属材质为Al，采用蒸发工艺形成；背面阳极电极材质为Ti-Ni-Ag，采用蒸发工艺形成。
内部集成了PNPN结构器件，由所述推结较浅的P型杂质扩散区、 N型衬底区、推结较深的P型扩散区、N型扩散区构成；并且推结较浅的P型杂质扩散区、N型衬底区通过背面金属相连，形成阳极短路的PNPN结构。
所述PNPN结构的门极，即推结较深的P型扩散区，通过金属与 N型衬底区相连。
新型的降低正向残压的单向保护器件内部集成了PN结构器件 D1，由所述推结较深的P型扩散区、推结较浅的N型杂质扩散区构成；从背面到正面看，推结较深的P型扩散区、N型衬底区、推结较深的N型扩散区形成电阻R2，与PN结串联后到达背面阴极。
本发明的有益效果是通过在单向负阻结构中增加PNPN器件，并且将PNPN器件的门极通过电阻短路到阳极，从而实现一种新型的降低正向残压的单向保护器件。
附图说明
图1A是传统的单向器件等效电路图。
图1B是单向负阻器件等效电路图。
图2是本发明器件纵向剖面示意图。
图3是本发明等效电路图。
图4是本发明实施实例阳极到阴极电流泄放示意图。
图5是本发明实施实例与普通单向负阻器件正向TLP对比曲线。
具体实施方式
如图2-5所示，本发明的新型的降低正向残压的单向保护器件，一种新型的降低正向残压的单向保护器件，包括N型衬底硅片(301)，在N型衬底片正面有推结较深的P型扩散区(302)和推结较深的N 型扩散区(305)，在推结较深的P型扩散区(302)有推结较浅的N 型杂质扩散区(304)和P型杂质扩散区(303)，推结较深的N型扩散区(305)通过金属与P型杂质扩散区(303)相连，N型杂质扩散区(304)通过氧化层开孔蒸发金属作为整个器件阴极引出；器件背面有推结较深的N型扩散区(309)和推结较浅的P型杂质扩散区 (307)，两个扩区通过金属相连形成器件阳极引出。
N型衬底片(301)电阻率为0.01～10Ω·CM，厚度180-220um，在衬底上采用台面工艺进行双面扩散。
推结较深的P型扩散区(302)结深大于P型杂质扩散区(303)， (302)采用长时间退火，结深范围为15-30μm。
推结较浅的N型杂质扩散区(304)和P型杂质扩散区(303)，其结深范围为2-5μm。
推结较深的N型杂质扩散区(309)与推结较深的N型杂质扩散区(305)、推结较浅的N型杂质扩散区(304)采用相同工艺；推结较深的N型杂质扩散区(309)与推结较深的N型杂质扩散区(305) 采用长时间高温退火，结深范围为20-35μm。
正面阴极电极和互连金属材质为Al，采用蒸发工艺形成；背面阳极电极材质为Ti-Ni-Ag，采用蒸发工艺形成。
内部集成了PNPN结构器件，由推结较浅的P型杂质扩散区 (307)、N型衬底区(301)、推结较深的P型扩散区(302)、N 型扩散区(304)构成；并且推结较浅的P型杂质扩散区(307)、N 型衬底区(301)通过背面金属相连，形成阳极短路的PNPN结构。
PNPN结构的门极，即推结较深的P型扩散区(302)，通过金属与N型衬底区相连。
新型的降低正向残压的单向保护器件内部集成了PN结构器件 D1，由推结较深的P型扩散区(302)、推结较浅的N型杂质扩散区 (304)构成；从背面到正面看，推结较深的P型扩散区(309)、N 型衬底区(301)、推结较深的N型扩散区(305)形成电阻R2，与 PN结串联后到达背面阴极。
当从阳极到阴极有浪涌袭击时，PN结构器件D1先导通，随着外加电压的增大，电阻R2与D1的通路电流会增加，从而不断给PNPN 器件的门极灌电流，导致PNPN结构中的NPN三极管基极-集电极电压快速达到0.7V，使两个三极管进入正反馈状态，从而触发SCR结构迅速泄放大电流，附图4标示短虚线IF1为电阻与D1的电流泄放路径，方形框内PNPN为IF2电流泄放路径，在大电流状态下两条路径同时泄放。因为PNPN结构的鲁棒性好，单位面积泄放电流能力强，所以降低了整个器件的导通电阻，同时降低残压提高浪涌能力。特别的，当衬底电阻率降低，N型扩散区305与N型扩散区309注入剂量增加，退火增强时，门极被灌入的电流增大，会提升PNPN开启速度，正向残压特性也会转好。另一方面，当从正面到背面有浪涌袭击时，首先是二极管D1反向击穿，然后通过电阻或者PN结正向到达阳极。通过调整P型扩散区302和N型扩散区304的工艺和间距可实现应用于不同工作电压的单向保护器件。图5给出了本发明新型单向保护器件和普通单向负阻器件的正向TLP曲线对比。总之，这种新型的单向保护器件，相对传统的单向器件，其反向浪涌能力增强，相对一般的单向负阻器件，其正向残压更低，导通电阻更小。
以上已将本发明做详细说明，但以上所述，仅为本发明的较好的实施例，不应当限定本发明实施的范围。即，凡是根据本发明申请范围所作的等效变化与修饰等，都应仍然属于本发明的专利涵盖范围内。

Claims (6)

1.一种降低正向残压的单向保护器件，其特征在于，包括N型衬底硅片构成的N型衬底区(301)，在N型衬底片正面有推结较深的P型扩散区(302)和推结较深的N型扩散区(305)，在推结较深的P型扩散区(302)有推结较浅的N型杂质扩散区(304)和P型杂质扩散区(303)，推结较深的N型扩散区(305)通过金属与P型杂质扩散区(303)相连，N型杂质扩散区(304)通过氧化层开孔蒸发金属作为整个器件阴极引出；器件背面有推结较深的N型扩散区(309)和推结较浅的P型杂质扩散区(307)，两个扩区通过金属相连形成器件阳极引出；其中，
内部集成了PNPN结构器件，由所述推结较浅的P型杂质扩散区(307)、N型衬底区(301)、推结较深的P型扩散区(302)、N型扩散区(304)构成；并且推结较浅的P型杂质扩散区(307)、N型衬底区(301)通过背面金属相连，形成阳极短路的PNPN结构；
所述PNPN结构的门极，即推结较深的P型扩散区(302)，通过金属与N型衬底区相连；
内部集成了PN结构器件D1，由所述推结较深的P型扩散区(302)、推结较浅的N型杂质扩散区(304)构成；从背面到正面看，推结较深的N型扩散区(309)、N型衬底区(301)、推结较深的N型扩散区(305)形成电阻R2，与PN结串联后到达正面阴极。
2.根据权利要求1所述的降低正向残压的单向保护器件，其特征在于，所述N型衬底区(301)电阻率为0 .01～10Ω·CM，厚度180-220μm，在衬底上采用台面工艺进行双面扩散。
3.根据权利要求1所述的降低正向残压的单向保护器件，其特征在于，所述推结较深的P型扩散区(302)结深大于P型杂质扩散区(303)，(302)采用长时间退火，结深范围为15-30μm。
4.根据权利要求1所述的降低正向残压的单向保护器件，其特征在于，所述推结较浅的N型杂质扩散区(304)和P型杂质扩散区(303)，其结深范围为2-5μm。
5.根据权利要求1所述的降低正向残压的单向保护器件，其特征在于，所述推结较深的N型扩散区(309)与推结较深的N型杂质扩散区(305)、推结较浅的N型杂质扩散区(304)采用相同工艺；所述推结较深的N型扩散区(309)与推结较深的N型杂质扩散区(305)采用长时间高温退火，结深范围为20-35μm。
6.根据权利要求1所述的降低正向残压的单向保护器件，其特征在于，所述正面阴极和互连金属材质为Al，采用蒸发工艺形成；背面阳极电极材质为Ti-Ni-Ag，采用蒸发工艺形成。
CN201910966061.6A 2019-07-01 2019-10-12 一种新型降低正向残压的单向保护器件 Active CN110600469B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN2019105826881 2019-07-01
CN201910582688 2019-07-01

Publications (2)

Publication Number Publication Date
CN110600469A CN110600469A (zh) 2019-12-20
CN110600469B true CN110600469B (zh) 2024-05-17

Family

ID=68866735

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910966061.6A Active CN110600469B (zh) 2019-07-01 2019-10-12 一种新型降低正向残压的单向保护器件

Country Status (1)

Country Link
CN (1) CN110600469B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111081786B (zh) * 2019-12-24 2023-09-29 中国电子科技集团公司第十八研究所 一种平面串联耐高压二极管及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777721B1 (en) * 2002-11-14 2004-08-17 Altera Corporation SCR device for ESD protection
US20070120193A1 (en) * 2005-11-28 2007-05-31 Kabushiki Kaisha Toshiba Esd protection device
US20120099229A1 (en) * 2010-10-25 2012-04-26 Krzysztof Domanski Semiconductor ESD Device and Method
CN103730458A (zh) * 2012-10-15 2014-04-16 上海华虹宏力半导体制造有限公司 硅控整流器
CN212085004U (zh) * 2019-07-01 2020-12-04 上海维安半导体有限公司 一种新型降低正向残压的单向保护器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777721B1 (en) * 2002-11-14 2004-08-17 Altera Corporation SCR device for ESD protection
US20070120193A1 (en) * 2005-11-28 2007-05-31 Kabushiki Kaisha Toshiba Esd protection device
US20120099229A1 (en) * 2010-10-25 2012-04-26 Krzysztof Domanski Semiconductor ESD Device and Method
CN102456687A (zh) * 2010-10-25 2012-05-16 英飞凌科技股份有限公司 半导体esd器件和方法
CN103730458A (zh) * 2012-10-15 2014-04-16 上海华虹宏力半导体制造有限公司 硅控整流器
CN212085004U (zh) * 2019-07-01 2020-12-04 上海维安半导体有限公司 一种新型降低正向残压的单向保护器件

Also Published As

Publication number Publication date
CN110600469A (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
CN104752417B (zh) 可控硅静电保护器件及其形成方法
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US8653557B2 (en) High holding voltage electrostatic discharge (ESD) device
US20140167099A1 (en) Integrated circuit including silicon controlled rectifier
CN110649016B (zh) 无回滞效应硅控整流器型esd保护结构及其实现方法
CN105552873B (zh) 一种浪涌防护器件
CN101764151A (zh) 具有高维持电压的scr esd保护结构
CN101826523A (zh) 一种栅控二极管触发的可控硅整流式静电释放保护电路结构
CN102623449A (zh) Esd保护装置
CN101640414A (zh) 具有深阱结构的可编程半导体抗浪涌保护器件
CN101901830B (zh) 绝缘体上硅的正反导通横向绝缘栅双极晶体管
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
CN110600469B (zh) 一种新型降低正向残压的单向保护器件
CN212085004U (zh) 一种新型降低正向残压的单向保护器件
CN108766964B (zh) Ldmos静电保护器件
CN109346465B (zh) 一种低箝位保护器件结构及其制作方法
CN107579065A (zh) 一种高维持电压可控硅静电防护器件
CN209374445U (zh) 一种新型低触发电压的双向scr半导体保护器件
CN107359158B (zh) 一种混合型瞬态电压抑制器
CN212485327U (zh) 功率器件静电放电保护电路
CN212625577U (zh) 一种功率器件静电放电保护电路
CN111627905B (zh) 一种ldmos触发的可编程单向保护器件
CN211858652U (zh) 一种可控硅型静电放电器件及集成电路
CN111446242A (zh) 可控硅型静电放电器件及集成电路
CN1169218C (zh) 高触发电流的硅控整流器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
CB02 Change of applicant information

Address after: Seven road 201202 Shanghai Pudong New Area Shiwan No. 1001

Applicant after: Shanghai Wei'an Semiconductor Co.,Ltd.

Address before: 201202 Shanghai city Pudong New Area Town Road No. 1001 to seven Shiwan Building 2

Applicant before: SHANGHAI CHANGYUAN WAYON MICROELECTRONICS Co.,Ltd.

CB02 Change of applicant information
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant