[go: up one dir, main page]

CN110474630A - 参考电压发生电路、缓冲器、半导体装置以及半导体系统 - Google Patents

参考电压发生电路、缓冲器、半导体装置以及半导体系统 Download PDF

Info

Publication number
CN110474630A
CN110474630A CN201811567922.5A CN201811567922A CN110474630A CN 110474630 A CN110474630 A CN 110474630A CN 201811567922 A CN201811567922 A CN 201811567922A CN 110474630 A CN110474630 A CN 110474630A
Authority
CN
China
Prior art keywords
voltage
reference voltage
node
level
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811567922.5A
Other languages
English (en)
Other versions
CN110474630B (zh
Inventor
姜智孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110474630A publication Critical patent/CN110474630A/zh
Application granted granted Critical
Publication of CN110474630B publication Critical patent/CN110474630B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/14—Dummy cell management; Sense reference voltage generators

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

本申请涉及一种参考电压发生电路、缓冲器、半导体装置以及半导体系统。半导体装置包括参考电压发生电路和缓冲器。参考电压发生电路可以基于电压设置信号来产生第一参考电压和第二参考电压，该第二参考电压具有与第一参考电压相同的电平或者具有比第一参考电压低单位电平量的电平。缓冲器可以基于第一参考电压、第二参考电压和输入信号来产生输出信号。

Description

参考电压发生电路、缓冲器、半导体装置以及半导体系统
相关申请的交叉引用
本申请要求于2018年5月10日在韩国知识产权局提交的申请号为10-2018-0053544的韩国专利申请的优先权，该公开内容通过引用整体合并于此。
技术领域
本公开的各种实施例涉及一种集成电路技术，更具体地，涉及一种参考电压发生电路、缓冲器、半导体装置以及半导体系统。
背景技术
电子设备包括许多电子元件，并且计算机系统包括多个半导体装置，其中每个半导体装置包括半导体。构成计算机系统的半导体装置可以通过彼此发送和接收时钟和数据来彼此通信。半导体装置包括缓冲器，该缓冲器被配置为接收从外部装置提供的信号或接收在其内部电路之间提供的信号。缓冲器可以执行差分放大操作。缓冲器可以接收差分信号和单端信号，并且可以需要参考电压以便放大单端信号。因此，半导体装置可以从外部装置接收参考电压，或者可以包括参考电压发生电路，其被配置为在内部产生参考电压。
发明内容
在本公开的实施例中，一种半导体装置可以包括参考电压发生电路和缓冲器。参考电压发生电路可以被配置为基于电压设置信号来产生第一参考电压和第二参考电压，所述第二参考电压具有与第一参考电压相同的电平或者具有比第一参考电压低单位电平量的电平。缓冲器可以被配置为基于第一参考电压、第二参考电压和输入信号来产生输出信号，其中基于电压设置信号来从多个第一参考电压中选择第一参考电压并且从多个第二参考电压中选择第二参考电压。
在本公开的实施例中，一种半导体装置可以包括参考电压发生电路和缓冲器。参考电压发生电路可以被配置为基于电压设置信号来产生第一参考电压和第二参考电压。参考电压发生电路可以被配置为基于电压选择信号来输出第一参考电压和第二参考电压中的一个。缓冲器被配置为基于第一参考电压、第二参考电压和输入信号来产生输出信号。
附图说明
图1是示出根据实施例的半导体系统的配置的示图；
图2是示出根据实施例的半导体装置的配置的示图；
图3是示出图2中所示的参考电压发生电路的配置的示图；
图4是示出图2中所示的缓冲器的配置的示图；
图5是示出根据实施例的半导体装置的配置的示图；
图6是示出图5中所示的参考电压发生电路的配置的示图；以及
图7是示出图5中所示的缓冲器的配置的示图。
具体实施方式
在下文中，下面将参考附图通过示例性实施例来描述根据本公开的半导体装置。
图1是示出根据实施例的半导体系统1的配置的示图。参照图1，半导体系统1可以包括第一半导体装置110和第二半导体装置120。第一半导体装置110可以提供第二半导体装置120的操作所需的各种控制信号。例如，第一半导体装置110可以是主机装置，诸如中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)、数字信号处理器、应用处理器(AP)和存储器控制器。第二半导体装置120可以是存储装置。存储装置可以包括易失性存储器和非易失性存储器。易失性存储器可以包括静态RAM(SRAM)、动态RAM(DARM)和同步DRAM(SDRAM)。非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可擦除可编程ROM(EEPROM)、电可编程ROM(EPROM)、快闪存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)和铁电RAM(FRAM)。
第二半导体装置120可以通过信号总线101耦接到第一半导体装置110。信号总线101可以是被配置为传输外部信号SE的信号传输路径、链路或通道。信号总线101可以包括多个总线。例如，信号总线101可以包括时钟总线、命令地址总线、数据总线等。外部信号SE可以包括时钟信号、命令地址信号、数据信号等。第二半导体装置120可以通过信号总线101耦接到第一半导体装置110，并且可以通过信号总线101与第一半导体装置110通信。第一半导体装置110可以通过信号总线101将外部信号SE提供给第二半导体装置120，并且可以通过信号总线101接收从第二半导体装置120提供的外部信号SE。第二半导体装置120可以通过信号总线101将外部信号SE提供给第一半导体装置110，并且可以通过信号总线101接收从第一半导体装置110提供的外部信号SE。
第一半导体装置110可以包括外部信号发送器(TXE)111和外部信号接收器(RXE)112。外部信号发送器111可以耦接到信号总线101，并且可以通过信号总线101将外部信号SE提供给第二半导体装置120。外部信号接收器112可以耦接到信号总线101，并且可以通过信号总线101接收从第二半导体装置120提供的外部信号SE。第二半导体装置120可以包括外部信号发送器(TXE)121和外部信号接收器(RXE)122。外部信号发送器121可以耦接到信号总线101，并且可以通过信号总线101将外部信号SE提供给第一半导体装置110。外部信号接收器122可以耦接到信号总线101，并且可以通过信号总线101接收从第一半导体装置110提供的外部信号SE。第二半导体装置120还可以包括内部信号发送器(TXI)123和内部信号接收器(RXI)124。内部信号发送器123和内部信号接收器124可以是被配置为在第二半导体装置120内部传输信号的电路。内部信号发送器123可以发送内部信号SI，并且内部信号接收器124可以接收从内部信号发送器123提供的内部信号SI。
第一半导体装置110的外部信号接收器112可以使用第一参考电压VREF1来接收外部信号SE。第二半导体装置120的外部信号接收器122可以使用第二参考电压VREF2来接收外部信号SE。由信号总线101传输的外部信号SE可以是差分信号或单端信号。外部信号接收器112可以通过将差分信号之中的一个差分信号的电平或者单端信号的电平与第一参考电压VREF1的电平进行比较并且通过将差分信号或单端信号的电平放大来接收外部信号SE。外部信号接收器122可以通过将差分信号之中的一个差分信号的电平或者单端信号的电平与第二参考电压VREF2的电平进行比较并且通过将差分信号或单端信号的电平放大来接收外部信号SE。第一参考电压VREF1和第二参考电压VREF2可以具有相同的电压电平或不同的电压电平。内部信号接收器124可以使用第三参考电压VREF3来接收内部信号SI。内部信号SI可以是差分信号或单端信号。内部信号接收器124可以通过将差分信号之中的一个差分信号的电平或者单端信号的电平与第三参考电压VREF3的电平进行比较并且通过放大差分信号或单端信号的电平来接收内部信号SI。第二参考电压VREF2和第三参考电压VREF3可以具有相同的电压电平或不同的电压电平。
参照图1，第一半导体装置110和第二半导体装置120还可以分别包括参考电压发生电路115和125。参考电压发生电路115可以产生第一参考电压VREF1，以提供给外部信号接收器112。参考电压发生电路125可以产生第二参考电压VREF2和第三参考电压VREF3，以分别提供给外部信号接收器122和内部信号接收器124。在一个实施例中，参考电压发生电路115可以产生特定参考电压VREF以用在第二半导体装置120中，并且可以通过其他信号总线102将特定参考电压VREF提供给第二半导体装置120。即，第二半导体装置120可以接收从第一半导体装置110提供的第二参考电压VREF2和第三参考电压VREF3。
图2是示出根据实施例的半导体装置200的配置的示图。参照图2，半导体装置200可以包括参考电压发生电路210和缓冲器220。参考电压发生电路210可以被应用为参照图1描述的参考电压发生电路115或参考电压发生电路125。缓冲器220可以被应用为参照图1描述的外部信号接收器112、外部信号接收器122或内部信号接收器124。参考电压发生电路210可以接收电压设置信号SET<1:3>，并且可以基于电压设置信号SET<1:3>来产生具有各种电压电平的第一参考电压VREF1和第二参考电压VREF2。参考电压发生电路210可以基于电压设置信号SET<1:3>来产生第一参考电压VREF1，并且可以产生第二参考电压VREF2，该第二参考电压VREF2具有与第一参考电压VREF1相同的电平或者具有比第一参考电压VREF1低单位电平量的电平。第一参考电压VREF1和第二参考电压VREF2可以确定缓冲器220的目标参考电压。
参考电压发生电路210可以基于电压设置信号SET<1:3>来分别选择具有各种电平的电压之中的特定电压作为第一参考电压VREF1和第二参考电压VREF2。尽管该配置示出了电压设置信号SET<1:3>为3比特位信号并且参考电压发生电路210为3比特位参考电压发生电路，但是本发明不限于此。用于选择由参考电压发生电路210产生的第一参考电压VREF1和第二参考电压VREF2的电压设置信号的比特位的数量可以改变。
缓冲器220可以基于输入信号IN和由参考电压发生电路210产生的目标参考电压来产生输出信号OUT。缓冲器220可以通过利用从参考电压发生电路210提供的目标参考电压的电平来放大输入信号IN的电平而产生输出信号OUT。缓冲器220可以基于第一参考电压VREF1、第二参考电压VREF2和输入信号IN来产生输出信号OUT。缓冲器220可以通过利用第一参考电压VREF1和第二参考电压VREF2的电平来放大输入信号IN的电平而产生输出信号OUT。从参考电压发生电路210提供给缓冲器220的目标参考电压可以具有在第一参考电压VREF1与第二参考电压VREF2之间的电压电平。
参照图2，半导体装置200还可以包括参考电压解码器230。参考电压解码器230可以接收地址信号A<1:n>(“n”是等于或大于2的整数)，并且可以产生电压设置信号SET<1:3>。参考电压解码器230可以通过对地址信号A<1:n>进行解码来产生电压设置信号SET<1:3>。电压设置信号SET<1:3>可以被产生，使得电压设置信号SET<1:3>根据地址信号A<1:n>而具有不同的逻辑值。例如，参考电压解码器230可以根据地址信号A<1:n>而产生具有(2n+1)个不同逻辑值的电压设置信号。根据电压设置信号的比特位的数量，可以使用(2n+1)个不同逻辑值的全部或部分。地址信号A<1:n>可以具有设置目标参考电压的电压电平的信息。在一个实施例中，参考电压解码器230可以被包括在参考电压发生电路210中作为其元件。
图3是示出图2中所示的参考电压发生电路210的配置的示图。参照图3，参考电压发生电路210可以包括多个单位电阻RU。多个单位电阻RU中的每一个可以具有单位电阻值。多个单位电阻RU可以在高电压VH节点与低电压VL节点之间彼此串联耦接。高电压VH可以具有比低电压VL高的电平。参考电压发生电路210可以通过经由多个单位电阻RU逐步地降低高电压VH电平来产生具有各种电平的第一参考电压VREF1和第二参考电压VREF2。
参考电压发生电路210可以包括第一开关311和第二开关312。第一开关311可以耦接在第一节点N1与第一输出节点ON1之间。第一节点N1可以耦接到第一单位电阻RU1的一端，并且第一电压可以通过第一节点N1输出。可以通过第一输出节点ON1输出第一参考电压VREF1。第一开关311可以基于电压设置信号SET<1:3>来提供第一电压作为第一参考电压VREF1。为了清楚说明，图3示出了由参考电压发生电路210的开关接收的电压设置信号SET<1:3>作为特定逻辑值。第二开关312可以耦接在第二节点N2和第二输出节点ON2之间。第一单位电阻RU1和第二单位电阻RU2可以耦接在第一节点N1与第二节点N2之间。第一单位电阻RU1的另一端可以耦接到第二单位电阻RU2的一端，而第二单位电阻RU2的另一端可以耦接到第二节点N2。可以通过第二节点N2输出第二电压。可以通过第二输出节点ON2输出第二参考电压VREF2。第二开关312可以基于电压设置信号SET<1:3>来提供第二电压作为第二参考电压VREF2。
参考电压发生电路210还可以包括第三开关至第七开关313、314、315、316和317。第三开关313可以耦接在第二节点N2与第一输出节点ON1之间。第三开关313可以基于电压设置信号SET<1:3>来提供第二电压作为第一参考电压VREF1。第四开关314可以耦接在第三节点N3与第二输出节点ON2之间。第三单位电阻RU3和第四单位电阻RU4可以耦接在第二节点N2与第三节点N3之间。第三单位电阻RU3的一端可以耦接到第二节点N2，第三单位电阻RU3的另一端可以耦接到第四单位电阻RU4的一端，而第四单位电阻RU4的另一端可以耦接到第三节点N3。可以通过第三节点N3输出第三电压。第四开关314可以基于电压设置信号SET<1:3>来提供第三电压作为第二参考电压VREF2。第五开关315可以耦接在第三节点N3与第一输出节点ON1之间。第五开关315可以基于电压设置信号SET<1:3>来提供第三电压作为第一参考电压VREF1。第六开关316可以耦接在第四节点N4与第二输出节点ON2之间。第五单位电阻RU5和第六单位电阻RU6可以耦接在第三节点N3与第四节点N4之间。第五单位电阻RU5的一端可以耦接到第三节点N3，第五单位电阻RU5的另一端可以耦接到第六单位电阻RU6的一端，而第六单位电阻RU6的另一端可以耦接到第四节点N4。可以通过第四节点N4输出第四电压。第六开关316可以基于电压设置信号SET<1:3>来提供第四电压作为第二参考电压VREF2。第七开关317可以耦接在第四节点N4与第一输出节点ON1之间。第五开关315可以基于电压设置信号SET<1:3>来提供第四电压作为第一参考电压VREF1。
第二电压可以具有比第一电压低单位电平量的电平。单位电平可以对应于第一单位电阻RU1和第二单位电阻RU2的电压降的电平。第三电压可以具有比第二电压低单位电平量的电平。单位电平可以对应于第三单位电阻RU3和第四单位电阻RU4的电压降的电平。第四电压可以具有比第三电压低单位电平量的电平。单位电平可以对应于第五单位电阻RU5和第六单位电阻RU6的电压降的电平。
参考电压发生电路210可以基于电压设置信号SET<1:3>来同时接通至少两个开关，并且可以基于第一参考电压VREF1和第二参考电压VREF2来确定目标参考电压VT，所述第一参考电压VREF1和第二参考电压VREF2可以通过同时接通的开关来输出。可以通过将第一参考电压VREF1和第二参考电压VREF2求和并将该和除以2来获得目标参考电压VT的电平。例如，当电压设置信号SET<1:3>具有第一逻辑值“000”时，参考电压发生电路210可以同时接通第一开关311和第二开关312；可以从第一电压产生第一参考电压VREF1；并且可以从第二电压产生第二参考电压VREF2。因此，目标参考电压VT可以具有与第一节点N1的电压电平和第二节点N2的电压电平之间的中间电平相对应的电平。例如，当电压设置信号SET<1:3>具有第二逻辑值“001”时，参考电压发生电路210可以同时接通第二开关312和第三开关313；并且可以从第二电压产生第一参考电压VREF1和第二参考电压VREF2。因此，目标参考电压VT可以具有与第二节点N2的电压电平相对应的电平。
例如，当电压设置信号SET<1:3>具有第三逻辑值“010”时，参考电压发生电路210可以同时接通第三开关313和第四开关314；并且可以从第二电压产生第一参考电压VREF1以及从第三电压产生第二参考电压VREF2。因此，目标参考电压VT可以具有与第二节点N2的电压电平和第三节点N3的电压电平之间的中间电平相对应的电平。例如，当电压设置信号SET<1:3>具有第四逻辑值“011”时，参考电压发生电路210可以同时接通第四开关314和第五开关315；并且可以从第三电压产生第一参考电压VREF1和第二参考电压VREF2。因此，目标参考电压VT可以具有与第三节点N3的电压电平相对应的电平。
例如，当电压设置信号SET<1:3>具有第五逻辑值“100”时，参考电压发生电路210可以同时接通第五开关315和第六开关316；并且可以从第三电压产生第一参考电压VREF1，并且从第四电压产生第二参考电压VREF2。因此，目标参考电压VT可以具有与第三节点N3的电压电平和第四节点N4的电压电平之间的中间电平相对应的电平。例如，当电压设置信号SET<1:3>具有第六逻辑值“101”时，参考电压发生电路210可以同时接通第六开关316和第七开关317；并且可以从第四电压产生第一参考电压VREF1和第二参考电压VREF2。因此，目标参考电压VT可以具有与第四节点N4的电压电平相对应的电平。
图4是示出图2中所示的缓冲器220的配置的示图。参照图4，缓冲器220可以包括第一差分输入部分410和第二差分输入部分420。第一差分输入部分410可以耦接在高电压VH节点与低电压VL节点之间。第一差分输入部分410可以接收第一参考电压VREF1和第二参考电压VREF2，并且可以基于第一参考电压VREF1和第二参考电压VREF2来改变正输出节点PO的电压电平。第二差分输入部分420可以耦接在高电压VH节点与低电压VL节点之间。第二差分输入部分420可以接收输入信号IN，并且可以基于输入信号IN来改变负输出节点NO的电压电平。输出信号OUT可以从正输出节点PO来产生。当输入信号IN具有比缓冲器220的目标参考电压VT高的电平时，缓冲器220可以通过正输出节点PO输出具有高电平的信号。当输入信号IN具有比缓冲器220的目标参考电压VT低的电平时，缓冲器220可以通过正输出节点PO输出具有低电平的信号。如参照图3所述，可以从第一参考电压VREF1和第二参考电压VREF2确定缓冲器220的目标参考电压VT。
第一差分输入部分410可以包括第一输入区段411和第二输入区段412。第一输入区段411可以接收第一参考电压VREF1，并且可以基于第一参考电压VREF1来改变正输出节点PO的电压电平。第二输入区段412可以接收第二参考电压VREF2，并且可以基于第二参考电压VREF2来改变正输出节点PO的电压电平。第二差分输入部分420可以包括第三输入区段421。第三输入区段421可以接收输入信号IN，并且可以基于输入信号IN来改变负输出节点NO的电压电平。第二差分输入部分420还可以包括第四输入区段422。第四输入区段422可以接收输入信号IN，并且可以基于输入信号IN来改变负输出节点NO的电压电平。由于第一差分输入部分410具有两个输入区段411和412，因此第四输入区段422可以用作第二差分输入部分420的虚设输入区段。第二差分输入部分420可以通过第四输入区段422控制正输出节点PO的加载和负输出节点NO的加载彼此基本相同。因此，尽管通过使用两个参考电压来将输入信号IN放大，但是缓冲器220可以精确地产生输出信号OUT。
缓冲器220还可以包括负载430和电流源440。负载430可以耦接在高电压VH节点与第一差分输入部分410和第二差分输入部分420之间。负载430可以将高电压VH节点耦接到正输出节点PO和负输出节点NO中的每一个。负载430可以是无源电阻负载或以电流镜的形式配置的负载。电流源440可以耦接在第一差分输入部分410和第二差分输入部分420与低电压VL节点之间。电流源440可以形成从第一差分输入部分410和第二差分输入部分420流向低电压VL节点的电流路径。
第一输入区段411可以包括第一晶体管T1。第一晶体管T1可以是N型沟道MOS晶体管。第一晶体管T1可以在其栅极处接收第一参考电压VREF1，可以在其漏极处耦接到正输出节点PO，并且可以在其源极处耦接到电流源440。第二输入区段412可以包括第二晶体管T2。第二晶体管T2可以是N型沟道MOS晶体管。第二晶体管T2可以在其栅极处接收第二参考电压VREF2，可以在其漏极处耦接到正输出节点PO，并且可以在其源极处耦接到电流源440。第三输入区段421可以包括第三晶体管T3。第三晶体管T3可以是N型沟道MOS晶体管。第三晶体管T3可以在其栅极处接收输入信号IN，可以在其漏极处耦接到负输出节点NO，并且可以在其源极处耦接到电流源440。第四输入区段422可以包括第四晶体管T4。第四晶体管T4可以是N型沟道MOS晶体管。第四晶体管T4可以在其栅极处接收输入信号IN，可以在其漏极处耦接到负输出节点NO，并且可以在其源极处耦接到电流源440。当第二差分输入部分420仅包括第三输入区段421时，第三晶体管T3的尺寸可以是第一晶体管T1或第二晶体管T2的尺寸的两倍。当第二差分输入部分420包括第三输入区段421和第四输入区段422两者时，第一晶体管至第四晶体管T1、T2、T3和T4的尺寸可以彼此相同。
在下文中，参照图2至图4描述的将是根据本公开的实施例的半导体装置200的操作。例如，当参考电压解码器230基于地址信号A<1:n>来产生具有逻辑值“000”的电压设置信号SET<1:3>时，第一开关311和第二开关312可以同时接通。可以提供为第一节点N1的电压电平的第一电压作为第一参考电压VREF1，以及可以提供为第二节点N2的电压电平的第二电压作为第二参考电压VREF2。缓冲器220可以接收第一参考电压VREF1和第二参考电压VREF2，并且可以通过利用目标参考电压VT的电平来放大输入信号IN的电平而产生输出信号OUT，该目标参考电压VT的电平根据第一参考电压VREF1和第二参考电压VREF2来确定。缓冲器220的目标参考电压VT可以具有为在第一电压与第二电压之间的中间电平的电压电平。也就是说，缓冲器220的目标参考电压VT可以对应于在第一单位电阻RU1与第二单位电阻RU2之间的电压电平。
例如，当参考电压解码器230基于地址信号A<1:n>来产生具有逻辑值“001”的电压设置信号SET<1:3>时，第二开关312和第三开关313可以同时接通。可以提供为第二节点N2的电压电平的第二电压作为第一参考电压VREF1和第二参考电压VREF2中的每一个。缓冲器220可以接收第一参考电压VREF1和第二参考电压VREF2，并且可以通过利用目标参考电压VT的电平来放大输入信号IN的电平而产生输出信号OUT，该目标参考电压VT的电平根据第一参考电压VREF1和第二参考电压VREF2来确定。缓冲器220的目标参考电压VT可以具有第二电压的电压电平。也就是说，缓冲器220的目标参考电压VT可以对应于在第二单位电阻RU2与第三单位电阻RU3之间的电压电平。
例如，当参考电压解码器230基于地址信号A<1:n>来产生具有逻辑值“010”的电压设置信号SET<1:3>时，第三开关313和第四开关314可以同时接通。可以提供为第二节点N2的电压电平的第二电压作为第一参考电压VREF1，以及可以提供为第三节点N3的电压电平的第三电压作为第二参考电压VREF2。缓冲器220可以接收第一参考电压VREF1和第二参考电压VREF2，并且可以通过利用目标参考电压VT的电平来放大输入信号IN的电平而产生输出信号OUT，该目标参考电压VT的电平根据第一参考电压VREF1和第二参考电压VREF2来确定。缓冲器220的目标参考电压VT可以具有为在第二电压与第三电压之间的中间电平的电压电平。也就是说，缓冲器220的目标参考电压VT可以对应于第三单位电阻RU3与第四单位电阻RU4之间的电压电平。
例如，当参考电压解码器230基于地址信号A<1:n>来产生具有逻辑值“011”的电压设置信号SET<1:3>时，第四开关314和第五开关315可以同时接通。可以提供为第三节点N3的电压电平的第三电压作为第一参考电压VREF1和第二参考电压VREF2中的每一个。缓冲器220可以接收第一参考电压VREF1和第二参考电压VREF2，并且可以通过利用目标参考电压VT的电平来放大输入信号IN的电平而产生输出信号OUT，该目标参考电压VT的电平根据参考电压VREF1和第二参考电压VREF2来确定。缓冲器220的目标参考电压VT可以具有第三电压的电压电平。也就是说，缓冲器220的目标参考电压VT可以对应于在第四单位电阻RU4与第五单位电阻RU5之间的电压电平。
例如，当参考电压解码器230基于地址信号A<1:n>来产生具有逻辑值“100”的电压设置信号SET<1:3>时，第五开关315和第六开关316可以同时接通。可以提供为第三节点N3的电压电平的第三电压作为第一参考电压VREF1，以及可以提供为第四节点N4的电压电平的第四电压作为第二参考电压VREF2。缓冲器220可以接收第一参考电压VREF1和第二参考电压VREF2，并且可以通过利用目标参考电压VT的电平来放大输入信号IN的电平而产生输出信号OUT，该目标参考电压VT的电平根据第一参考电压VREF1和第二参考电压VREF2来确定。缓冲器220的目标参考电压VT可以具有为在第三电压与第四电压之间的中间电平的电压电平。也就是说，缓冲器220的目标参考电压VT可以对应于在第五单位电阻RU5与第六单位电阻RU6之间的电压电平。
例如，当参考电压解码器230基于地址信号A<1:n>来产生具有逻辑值“101”的电压设置信号SET<1:3>时，第六开关316和第七开关317可以同时接通。可以提供为第四节点N4的电压电平的第四电压作为第一参考电压VREF1和第二参考电压VREF2中的每一个。缓冲器220可以接收第一参考电压VREF1和第二参考电压VREF2，并且可以通过利用目标参考电压VT的电平来放大输入信号IN的电平而产生输出信号OUT，该目标参考电压VT的电平根据第一参考电压VREF1和第二参考电压VREF2来确定。缓冲器220的目标参考电压VT可以具有第四电压的电压电平。也就是说，缓冲器220的目标参考电压VT可以对应于在第六单位电阻RU6与第七单位电阻RU7之间的电压电平。
参考电压发生电路210可以基于电压设置信号SET<1:3>而通过两个输出节点产生两个参考电压。因此，可以减小确定缓冲器220的目标参考电压的电平所需的时间，并且缓冲器220可以通过迅速且精确地放大输入信号IN来产生输出信号OUT。
图5是示出根据实施例的半导体装置500的配置的示图。参照图5，半导体装置500可以包括参考电压发生电路510和缓冲器520。参考电压发生电路510可以被应用为参照图1描述的参考电压发生电路115或参考电压发生电路125。缓冲器520可以被应用为参照图1描述的外部信号接收器112、外部信号接收器122或内部信号接收器124。参考电压发生电路510可以接收电压设置信号SET<1:3>，并且可以基于电压设置信号SET<1:3>来产生第一参考电压VREF1和第二参考电压VREF2。参考电压发生电路510可以基于电压设置信号SET<1:3>来从第一范围的电压之中选择一个电压，并且将所选中的电压产生为第一参考电压VREF1。参考电压发生电路510可以基于电压设置信号SET<1:3>来从第二范围的电压之中选择一个电压，并且将所选中的电压产生为第二参考电压VREF2。第二范围可以部分地或整体地与第一范围重叠。参考电压发生电路510可以接收电压选择信号SEL<1>，并且可以基于电压选择信号SEL<1>来选择性地输出第一参考电压VREF1与第二参考电压VREF2之间的一个。
参考电压发生电路510可以基于电压选择信号SEL<1>来禁止第一参考电压VREF1或第二参考电压VREF2。尽管该配置示出了参考电压发生电路510为4比特位参考电压发生电路，但是本发明不限于此。用于选择由参考电压发生电路210产生的第一参考电压VREF1和第二参考电压VREF2的电压设置信号的比特位的数量可以改变。缓冲器520可以接收第一参考电压VREF1、第二参考电压VREF2和输入信号IN，并且可以产生输出信号OUT。缓冲器520可以通过利用第一参考电压VREF1或第二参考电压VREF2的电平来放大输入信号IN的电平而产生输出信号OUT。
半导体装置500还可以包括参考电压解码器530。参考电压解码器530可以接收地址信号A<1:n>，并且可以产生电压设置信号SET<1:3>和电压选择信号SEL<1>。参考电压解码器530可以通过对地址信号A<1:n>的至少一部分进行解码来产生电压设置信号SET<1:3>。例如，地址信号A<1:n>可以具有“n”个比特位，并且参考电压解码器530可以通过对地址信号A<1:n>的第一至第(n-1)比特位(即，地址信号A<1:n-1>)进行解码来产生电压设置信号SET<1:3>。例如，参考电压解码器530可以根据地址信号A<1:n-1>来产生具有2n-1个不同逻辑值的电压设置信号。根据电压设置信号的比特位数量，可以使用2n-1个不同逻辑值的全部或部分。参考电压解码器530可以基于地址信号A<1:n>的至少一个比特位来产生电压选择信号SEL<1>。例如，参考电压解码器530可以使用地址信号A<1:n>的第n比特位(即，A<n>)作为电压选择信号SEL<1>。参考电压解码器530可以基于电压设置信号SET<1:3>来产生具有彼此相同电平或彼此不同电平的两个参考电压，该电压设置信号SET<1:3>从地址信号A<1:n>的至少一部分来产生，并且可以基于电压选择信号SEL<1>来选择和使用两个参考电压中的一个，该电压选择信号SEL<1>从地址信号A<1:n>的至少一个比特位来产生，从而减少地址信号A<1:n>的比特位的数量以产生参考电压并减小参考电压解码器530的电路空间。在一个实施例中，参考电压解码器530可以被包括在参考电压发生电路510中作为其元件。
图6是示出图5中所示的参考电压发生电路510的配置的示图。参照图6，参考电压发生电路510可以包括第一电压发生部分610、第二电压发生部分620和输出选择部分630。第一电压发生部分610可以基于电压设置信号SET<1:3>来输出第一范围的电压之中的一个电压作为第一参考电压VREF1。第二电压发生部分620可以基于电压设置信号SET<1:3>来输出第二范围的电压之中的一个电压作为第二参考电压VREF2。输出选择部分630可以基于电压选择信号SEL<1>来选择性地输出第一参考电压VREF1和第二参考电压VREF2中的一个。
参考电压发生电路510还可以包括禁止部分640。在一个实施例中，输出选择部分630可以用参考电压发生电路510中的禁止部分640来代替。在一个实施例中，参考电压发生电路510可以包括输出选择部分630和禁止部分640两者。禁止部分640可以禁止第一参考电压VREF1和第二参考电压VREF2中未被选中的一个。例如，禁止部分640可以用禁止电压来驱动节点，该节点输出第一参考电压VREF1和第二参考电压VREF2中的未被选中的一个。禁止电压可以对应于低电压VL。
参照图6，参考电压发生电路510可以包括多个单位电阻RU。多个单位电阻RU可以在高电压VH节点与低电压VL节点之间彼此串联耦接。第一电压发生部分610可以耦接在第一节点N11与第五节点N15之间。单位电阻RU可以耦接在第一节点N11与第二节点N12之间、第二节点N12与第三节点N13之间、第三节点N13与第四节点N14之间以及第四节点N14与第五节点N15之间。第一电压可以通过第一节点N11被输出，第二电压可以通过第二节点N12被输出，第三电压可以通过第三节点N13被输出，第四电压可以通过第四节点N14被输出，以及第五电压可以通过第五节点N15被输出。第二电压可以具有比第一电压低单位电平量的电平。第一电压与第二电压之间的电平差可以对应于单个单位电阻RU的电压降的电平。第三电压可以具有比第二电压低单位电平量的电平。第二电压与第三电压之间的电平差可以对应于单个单位电阻RU的电压降的电平。第四电压可以具有比第三电压低单位电平量的电平。第三电压与第四电压之间的电平差可以对应于单个单位电阻RU的电压降的电平。第五电压可以具有比第四电压低单位电平量的电平。第四电压与第五电压之间的电平差可以对应于单个单位电阻RU的电压降的电平。第一电压发生部分610可以基于电压设置信号SET<1:3>来从第一电压至第五电压之中选择一个电压作为第一参考电压VREF1。
第一电压发生部分610可以包括第一开关611、第二开关612、第三开关613、第四开关614和第五开关615。第一开关611可以耦接在第一节点N11与第一中间节点MN1之间，并且可以基于具有逻辑值“000”的电压设置信号SET<1:3>而通过第一中间节点MN1输出第一电压。为了清楚说明，图6示出了由参考电压发生电路510的开关接收的电压设置信号SET<1:3>作为特定逻辑值。第二开关612可以耦接在第二节点N12与第一中间节点MN1之间，并且可以基于具有逻辑值“001”的电压设置信号SET<1:3>而通过第一中间节点MN1输出第二电压。第三开关613可以耦接在第三节点N13与第一中间节点MN1之间，并且可以基于具有逻辑值“010”的电压设置信号SET<1:3>而通过第一中间节点MN1输出第三电压。第四开关614可以耦接在第四节点N14与第一中间节点MN1之间，并且可以基于具有逻辑值“011”的电压设置信号SET<1:3>而通过第一中间节点MN1输出第四电压。第五开关615可以耦接在第五节点N15与第一中间节点MN1之间，并且可以基于具有逻辑值“100”的电压设置信号SET<1:3>而通过第一中间节点MN1输出第五电压。
第二电压发生部分620可以耦接在第三节点N13与第七节点N17之间。单位电阻RU可以耦接在第五节点N15与第六节点N16之间以及第六节点N16与第七节点N17之间。可以通过第六节点N16输出第六电压，并且可以通过第七节点N17输出第七电压。第六电压可以具有比第五电压低单位电平量的电平。第五电压与第六电压之间的电平差可以对应于单个单位电阻RU的电压降的电平。第七电压可以具有比第六电压低单位电平量的电平。第六电压与第七电压之间的电平差可以对应于单个单位电阻RU的电压降的电平。第二电压发生部分620可以基于电压设置信号SET<1:3>来从第三电压至第七电压之中选择一个电压作为第二参考电压VREF2。
第二电压发生部分620可以包括第一开关621、第二开关622、第三开关623、第四开关624和第五开关625。第一开关621可以耦接在第三节点N13与第二中间节点MN2之间，并且可以基于具有逻辑值“000”的电压设置信号SET<1:3>而通过第二中间节点MN2输出第三电压。第二开关622可以耦接在第四节点N14与第二中间节点MN2之间，并且可以基于具有逻辑值“001”的电压设置信号SET<1:3>而通过第二中间节点MN2输出第四电压。第三开关623可以耦接在第五节点N15与第二中间节点MN2之间，并且可以基于具有逻辑值“010”的电压设置信号SET<1:3>而通过第二中间节点MN2输出第五电压。第四开关624可以耦接在第六节点N16与第二中间节点MN2之间，并且可以基于具有逻辑值“011”的电压设置信号SET<1:3>而通过第二中间节点MN2输出第六电压。第五开关625可以耦接在第七节点N17与第二中间节点MN2之间，并且可以基于具有逻辑值“100”的电压设置信号SET<1:3>而通过第二中间节点MN2输出第七电压。
输出选择部分630可以包括第一开关631和第二开关632。第一开关631可以耦接在第一中间节点MN1与第一输出节点ON1之间。第一开关631可以基于电压选择信号SEL<1>而将第一中间节点MN1与第一输出节点ON1彼此耦接。例如，可以通过接收电压选择信号SEL<1>的互补信号SEL<1>B来接通第一开关631。第一开关631可以输出从第一电压发生部分610产生的电压作为第一参考电压VREF1。第二开关632可以耦接在第二中间节点MN2与第二输出节点ON2之间。第二开关632可以基于电压选择信号SEL<1>来将第二中间节点MN2与第二输出节点ON2彼此耦接。例如，可以通过接收电压选择信号SEL<1>来接通第二开关632。第二开关632可以输出从第二电压发生部分620产生的电压作为第二参考电压VREF2。
禁止部分640可以包括第一开关641和第二开关642。第一开关641可以耦接在第一输出节点ON1与低电压VL节点之间。第一开关641可以基于电压选择信号SEL<1>来将第一输出节点ON1与低电压VL节点彼此耦接。例如，可以通过接收电压选择信号SEL<1>来接通第一开关641。第一开关641可以通过将第一输出节点ON1驱动到低电压VL来禁止第一参考电压VREF1。第二开关642可以耦接在第二输出节点ON2与低电压VL节点之间。第二开关642可以基于电压选择信号SEL<1>来将第二输出节点ON2与低电压VL节点彼此耦接。例如，可以通过接收电压选择信号SEL<1>的互补信号SEL<1>B来接通第二开关642。第二开关642可以通过将第二输出节点ON2驱动到低电压VL来禁止第二参考电压VREF2。
图7是示出图5中所示的缓冲器520的配置的示图。参照图7，缓冲器520可以包括第一差分输入部分710和第二差分输入部分720。第一差分输入部分710可以耦接在高电压VH节点与低电压VL节点之间。第一差分输入部分710可以接收第一参考电压VREF1和第二参考电压VREF2，并且可以基于第一参考电压VREF1和第二参考电压VREF2来改变正输出节点PO的电压电平。第二差分输入部分720可以耦接在高电压VH节点与低电压VL节点之间。第二差分输入部分420可以接收输入信号IN，并且可以基于输入信号IN来改变负输出节点NO的电压电平。输出信号OUT可以从正输出节点PO产生。
第一差分输入部分710可以包括第一输入区段711和第二输入区段712。第一输入区段711可以接收第一参考电压VREF1，并且可以基于第一参考电压VREF1来改变正输出节点PO的电压电平。第二输入区段712可以接收第二参考电压VREF2，并且可以基于第二参考电压VREF2来改变正输出节点PO的电压电平。第二差分输入部分720可以包括第三输入区段721。第三输入区段721可以接收输入信号IN，并且可以基于输入信号IN来改变负输出节点NO的电压电平。第二差分输入部分720还可以包括第四输入区段722。第四输入区段722可以接收低电压VL，并且可以耦接到负输出节点NO。当由参考电压发生电路510选择第一参考电压VREF1和第二参考电压VREF2之一时，第一参考电压VREF1和第二参考电压VREF2中的未被选中的一个可以被禁止到低电压VL。因此，第四输入区段722可以通过接收低电压VL来控制第一差分输入部分710的加载和第二差分输入部分720的加载彼此基本相同。
缓冲器520还可以包括负载730和电流源740。负载730可以耦接在高电压VH节点与第一差分输入部分710和第二差分输入部分720之间。负载730可以将高电压VH节点耦接到正输出节点PO和负输出节点NO中的每一个。负载730可以是无源电阻负载或以电流镜的形式配置的负载。电流源740可以耦接在第一差分输入部分710和第二差分输入部分720与低电压VL节点之间。电流源740可以形成从第一差分输入部分710和第二差分输入部分720流向低电压VL节点的电流路径。
第一输入区段711可以包括第一晶体管T11。第一晶体管T11可以是N型沟道MOS晶体管。第一晶体管T11可以在其栅极处接收第一参考电压VREF1，可以在其漏极处耦接到正输出节点PO，并且可以在其源极处耦接到电流源740。第二输入区段712可以包括第二晶体管T12。第二晶体管T12可以是N型沟道MOS晶体管。第二晶体管T12可以在其栅极处接收第二参考电压VREF2，可以在其漏极处耦接到正输出节点PO，并且可以在其源极处耦接到电流源740。第三输入区段721可以包括第三晶体管T13。第三晶体管T13可以是N型沟道MOS晶体管。第三晶体管T13可以在其栅极处接收输入信号IN，可以在其漏极处耦接到负输出节点NO，并且可以在其源极处耦接到电流源740。第四输入区段722可以包括第四晶体管T14。第四晶体管T14可以是N型沟道MOS晶体管。第四晶体管T14可以在其栅极处接收低电压VL，可以在其漏极处耦接到负输出节点NO，并且可以在其源极处耦接到电流源740。当第二差分输入部分720仅包括第三输入区段721时，第三晶体管T13的尺寸可以是第一晶体管T11或第二晶体管T12的尺寸的两倍。当第二差分输入部分720包括第三输入区段721和第四输入区段722两者时，第一晶体管至第四晶体管T11，T12，T13和T14的尺寸可以彼此相同。
在下文中，参照图5至图7描述的将是根据本公开的实施例的半导体装置500的操作。例如，当参考电压解码器530基于地址信号A<1:n-1>来产生具有逻辑值“000”的电压设置信号SET<1:3>时，第一电压发生部分610的第一开关611和第二电压发生部分620的第一开关621可以同时接通。因此，第一节点N11可以耦接到第一中间节点MN1，因此第一电压可以被提供给第一中间节点MN1；而第三节点N13可以耦接到第二中间节点MN2，因此第三电压可以被提供给第二中间节点MN2。此时，当参考电压解码器530基于地址信号A<n>来产生具有高电平的电压选择信号SEL<1>时，输出选择部分630的第二开关632可以被接通，而输出选择部分630的第一开关631可以被关断。因此，第二中间节点MN2可以耦接到第二输出节点ON2，并且第三电压可以作为第二参考电压VREF2被输出。基于电压选择信号SEL<1>，禁止部分640的第一开关641可以被接通，而禁止部分640的第二开关642可以被关断。禁止部分640的第一开关641可以将第一输出节点ON1驱动到低电压VL，并且可以将第一参考电压VREF1禁止到低电压VL的电平。
第一输入区段711可以接收被禁止以具有低电压VL的电平的第一参考电压VREF1，并且第二输入区段712可以接收具有第三电压的电平的第二参考电压VREF2。第三输入区段721可以接收输入信号IN。第四输入区段722可以接收低电压VL，并且可以被关断。因此，第二输入区段712和第三输入区段721可以通过利用第二参考电压VREF2的电平来放大输入信号IN的电平而产生输出信号OUT。第一输入区段711和第四输入区段722可以接收低电压VL并且可以被关断，因此正输出节点PO的加载和负输出节点NO的加载可以彼此相同。
例如，当参考电压解码器530基于地址信号A<1:n-1>来产生具有逻辑值“100”的电压设置信号SET<1:3>时，第一电压发生部分610的第五开关615和第二电压发生部分620的第五开关625可以同时接通。因此，第五节点N15可以耦接到第一中间节点MN1，因此第五电压可以被提供给第一中间节点MN1；而第七节点N17可以耦接到第二中间节点MN2，因此第七电压可以被提供给第二中间节点MN2。此时，当参考电压解码器530基于地址信号A<n>来产生具有低电平的电压选择信号SEL<1>时，输出选择部分630的第一开关631可以被接通，而输出选择部分630的第二开关632可以被关断。因此，第一中间节点MN1可以耦接到第一输出节点ON1，并且第五电压可以被输出作为第一参考电压VREF1。基于电压选择信号SEL<1>，禁止部分640的第二开关642可以被接通，而禁止部分640的第一开关641可以被关断。禁止部分640的第二开关642可以将第二输出节点ON2驱动到低电压VL，并且可以将第二参考电压VREF2禁止到低电压VL的电平。
第一输入区段711可以接收具有第七电压的电平的第一参考电压VREF1，并且第二输入区段712可以接收被禁止以具有低电压VL的电平的第二参考电压VREF2。第三输入区段721可以接收输入信号IN。第四输入区段722可以接收低电压VL，并且可以被关断。因此，第一输入区段711和第三输入区段721可以通过利用第一参考电压VREF1的电平来放大输入信号IN的电平而产生输出信号OUT。第二输入区段712和第四输入区段722可以接收低电压VL并且可以被关断，因此正输出节点PO的加载和负输出节点NO的加载可以彼此相同。
虽然上面已经描述了某些实施例，但是本领域技术人员将理解，所描述的实施例仅是示例性的。因此，参考电压发生电路、缓冲器、半导体装置和使用它们的半导体系统不应基于所描述的实施例而被限制。相反，本文中所述的参考电压发生电路、缓冲器、半导体装置和使用它们的半导体系统应当仅根据结合以上描述和附图的所附权利要求进行限制。

Claims (27)

1.一种半导体装置，包括：
参考电压发生电路，其被配置为基于电压设置信号来产生第一参考电压和第二参考电压，所述第二参考电压具有与所述第一参考电压相同的电平或者具有比所述第一参考电压低单位电平量的电平；以及
缓冲器，其被配置为基于所述第一参考电压、所述第二参考电压和输入信号来产生输出信号。
2.如权利要求1所述的半导体装置，其中，所述参考电压发生电路包括：
第一开关，其被配置为基于具有第一码值的电压设置信号来输出第一电压作为第一参考电压；
第二开关，其被配置为基于具有所述第一码值或第二码值的所述电压设置信号来输出第二电压作为所述第二参考电压；以及
第三开关，其被配置为基于具有所述第二码值的所述电压设置信号来输出所述第二电压作为所述第一参考电压，
其中，所述第二电压具有比所述第一电压低单位电平量的电平。
3.如权利要求1所述的半导体装置，其中，所述参考电压发生电路包括：
多个单位电阻，其在高电压节点与低电压节点之间彼此串联耦接，所述高电压具有比所述低电压高的电平；
第一开关，其被配置为基于所述电压设置信号而通过第一单位电阻的一端输出第一电压作为第一参考电压；以及
第二开关，其被配置为基于所述电压设置信号而通过第二单位电阻的一端输出第二电压作为所述第二参考电压，所述第二单位电阻的另一端耦接到所述第一单位电阻的另一端，
其中，所述第一单位电阻和所述第二单位电阻被配置在所述第一开关与所述第二开关之间。
4.如权利要求3所述的半导体装置，其中，所述第一单位电阻和所述第二单位电阻中的每个的电压降对应于所述单位电平。
5.如权利要求3所述的半导体装置，其中，所述参考电压发生电路还包括：
第三开关，其被配置为基于所述电压设置信号来输出所述第二电压作为所述第一参考电压，所述第二电压通过第三单位电阻的一端来输出，其中所述第三单位电阻被耦接到所述第二单位电阻的一端；以及
第四开关，其被配置为基于所述电压设置信号来输出第三电压作为所述第二参考电压，所述第三电压通过第四单位电阻的一端来输出，所述第四单位电阻的另一端耦接到所述第三单位电阻的另一端，
其中，所述第三单位电阻和所述第四单位电阻被配置在所述第三开关与所述第四开关之间。
6.如权利要求1所述的半导体装置，其中，所述缓冲器包括：
第一差分输入部分，其被耦接在高电压节点与低电压节点之间，并且被配置为基于所述第一参考电压和所述第二参考电压来改变正输出节点的电压电平；以及
第二差分输入部分，其被耦接在所述高电压节点与所述低电压节点之间，并且被配置为基于所述输入信号来改变负输出节点的电压电平，以及
其中，所述输出信号从所述正输出节点来产生。
7.如权利要求6所述的半导体装置，其中，所述第一差分输入部分包括：
第一输入区段，其被配置为基于所述第一参考电压来改变所述正输出节点的电压电平；以及
第二输入区段，其被配置为基于所述第二参考电压来改变所述正输出节点的电压电平。
8.如权利要求6所述的半导体装置，其中，所述第二差分输入部分包括第三输入区段，其被配置为基于所述输入信号来改变所述负输出节点的电压电平。
9.如权利要求8所述的半导体装置，其中，所述第二差分输入部分还包括第四输入区段，其被配置为基于所述输入信号来改变所述负输出节点的电压电平。
10.如权利要求6所述的半导体装置，其中，所述缓冲器被配置为计算目标参考电压，并且被配置为通过利用所述目标参考电压的电平来放大所述输入信号的电平而产生所述输出信号。
11.如权利要求10所述的半导体装置，其中，所述目标参考电压为在所述第一参考电压与所述第二参考电压之间的中间电平。
12.如权利要求1所述的半导体装置，还包括：参考电压解码器，其被配置为基于地址信号来产生所述电压设置信号。
13.一种半导体装置，包括：
参考电压发生电路，其被配置为基于电压设置信号来产生第一参考电压和第二参考电压，并且基于电压选择信号来输出所述第一参考电压和所述第二参考电压之中的一个；以及
缓冲器，其被配置为基于所述第一参考电压、所述第二参考电压和输入信号来产生输出信号。
14.如权利要求13所述的半导体装置，其中，所述参考电压发生电路包括：
第一电压发生部分，其被配置为基于所述电压设置信号来输出在高电压与低电压之间的、第一范围的第一电压至第n电压之中的一个电压作为所述第一参考电压，所述低电压具有比所述高电压低的电平，其中n为等于或大于3的整数；
第二电压发生部分，其被配置为基于所述电压设置信号来输出在所述高电压与所述低电压之间的、第二范围的第m电压至第m+n电压之中的一个电压作为所述第二参考电压，其中m为等于或大于2的整数；以及
输出选择部分，其被配置为基于所述电压选择信号来选择性地输出所述第一参考电压和所述第二参考电压中的一个。
15.如权利要求14所述的半导体装置，其中，所述输出选择部分包括：
第一开关，其被配置为基于所述电压选择信号来向第一输出节点提供从所述第一电压发生部分输出的电压，使得所述第一参考电压通过所述第一输出节点来输出；以及
第二开关，其被配置为基于所述电压选择信号来向第二输出节点提供从所述第二电压发生部分输出的电压，使得所述第二参考电压通过所述第二输出节点来输出。
16.如权利要求15所述的半导体装置，还包括：禁止部分，其被配置为基于所述电压选择信号来禁止所述第一参考电压和所述第二参考电压之中的未被选中的参考电压。
17.如权利要求16所述的半导体装置，其中，所述禁止部分包括：
第三开关，其被配置为基于所述电压选择信号来将所述第一输出节点驱动至所述低电压；以及
第四开关，其被配置为基于所述电压选择信号来将所述第二输出节点驱动到所述低电压。
18.如权利要求13所述的半导体装置，其中，所述参考电压发生电路包括：
多个单位电阻，其在高电压节点与低电压节点之间彼此串联耦接，所述高电压具有比所述低电压高的电平；
第一电压发生部分，其被配置为基于所述电压设置信号来从第一范围的第一单位电阻至第n单位电阻之中的一个单位电阻产生所述第一参考电压，其中n是等于或大于3的整数；
第二电压发生部分，其被配置为基于所述电压设置信号来从第二范围的第m单位电阻至第m+n单位电阻之中的一个单位电阻产生所述第二参考电压，其中m是等于或大于2的整数；以及
输出选择部分，其被配置为基于所述电压选择信号来选择性地输出第一参考电压和第二参考电压中的一个。
19.如权利要求18所述的半导体装置，还包括：禁止部分，其被配置为基于所述电压选择信号来禁止所述第一参考电压和所述第二参考电压中的未被选中的一个。
20.如权利要求13所述的半导体装置，其中，所述缓冲器包括：
第一差分输入部分，其被耦接在高电压节点与低电压节点之间，并且被配置为基于所述第一参考电压和所述第二参考电压来改变正输出节点的电压电平；以及
第二差分输入部分，其被耦接在所述高电压节点与所述低电压节点之间，并且被配置为基于所述输入信号来改变负输出节点的电压电平，以及
其中，所述输出信号从所述正输出节点来产生。
21.如权利要求20所述的半导体装置，其中，所述第一差分输入部分包括：
第一输入区段，其被耦接在所述高电压节点与所述低电压节点之间，并且被配置为基于所述第一参考电压来改变所述正输出节点的电压电平；以及
第二输入区段，其被耦接在所述高电压节点与所述低电压节点之间，并且被配置为基于所述第二参考电压来改变所述正输出节点的电压电平。
22.如权利要求20所述的半导体装置，其中，所述第二差分输入部分包括被耦接在所述高电压节点与所述低电压节点之间的第三输入区段，并且被配置为基于所述输入信号来改变所述负输出节点的电压电平。
23.如权利要求22所述的半导体装置，其中，所述第二差分输入部分还包括：
第四输入区段，其被耦接到所述负输出节点，并被配置为接收所述低电压。
24.如权利要求20所述的半导体装置，其中，所述缓冲器被配置为计算目标参考电压，并且被配置为通过利用所述目标参考电压的电平来放大所述输入信号的电平而产生所述输出信号。
25.如权利要求24所述的半导体装置，其中，所述目标参考电压为所述第一参考电压和所述第二参考电压的平均值。
26.如权利要求13所述的半导体装置，还包括：参考电压解码器，其被配置为基于地址信号来产生所述电压设置信号和所述电压选择信号。
27.如权利要求26所述的半导体装置，其中，所述参考电压解码器基于所述地址信号的至少部分比特位来产生所述电压设置信号，而基于所述地址信号的至少一个比特位来产生所述电压选择信号。
CN201811567922.5A 2018-05-10 2018-12-21 参考电压发生电路、缓冲器、半导体装置以及半导体系统 Active CN110474630B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0053544 2018-05-10
KR1020180053544A KR102487430B1 (ko) 2018-05-10 2018-05-10 기준전압 생성 회로, 이를 이용하는 버퍼, 반도체 장치 및 반도체 시스템

Publications (2)

Publication Number Publication Date
CN110474630A true CN110474630A (zh) 2019-11-19
CN110474630B CN110474630B (zh) 2023-11-07

Family

ID=68464129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811567922.5A Active CN110474630B (zh) 2018-05-10 2018-12-21 参考电压发生电路、缓冲器、半导体装置以及半导体系统

Country Status (3)

Country Link
US (2) US10699754B2 (zh)
KR (1) KR102487430B1 (zh)
CN (1) CN110474630B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102782466B1 (ko) * 2023-05-09 2025-03-18 주식회사 소테리아 입력 전압레벨을 적응적으로 제어하는 방법 및 그 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122589A1 (en) * 2001-12-10 2003-07-03 Micron Technology, Inc. Input buffer and method for voltage level detection
US20070001752A1 (en) * 2005-06-29 2007-01-04 Hynix Semiconductor Inc. Internal Voltage Generation Circuit of a Semiconductor Device
US20070001750A1 (en) * 2005-06-29 2007-01-04 Hynix Semiconductor Inc. Reference Voltage Generating Circuit
KR20070056444A (ko) * 2005-11-29 2007-06-04 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 버퍼
US20090060083A1 (en) * 2007-09-04 2009-03-05 Hynix Semiconductor, Inc. Receiver circuit
US20140153344A1 (en) * 2012-12-04 2014-06-05 SK Hynix Inc. Semiconductor memory device, system having the same and method for generating reference voltage for operating the same
US20160164465A1 (en) * 2014-12-05 2016-06-09 SK Hynix Inc. Buffer circuit capable of improving amplification performance
CN106257587A (zh) * 2015-06-16 2016-12-28 爱思开海力士有限公司 半导体器件、半导体系统以及操作其的方法
CN106611607A (zh) * 2015-10-22 2017-05-03 爱思开海力士有限公司 参考电压发生电路、使用其的接收器、半导体装置和系统
CN107274921A (zh) * 2016-03-31 2017-10-20 三星电子株式会社 基准电压自训练的方法和电路以及存储器系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100532433B1 (ko) * 2003-05-07 2005-11-30 삼성전자주식회사 하나의 패드를 통하여 데이터를 동시에 입출력하기 위한장치 및 방법
KR100907930B1 (ko) * 2007-07-03 2009-07-16 주식회사 하이닉스반도체 테스트 시간을 줄일 수 있는 반도체 메모리 장치
US7868809B2 (en) 2007-12-21 2011-01-11 International Business Machines Corporation Digital to analog converter having fastpaths
KR101163219B1 (ko) * 2010-07-08 2012-07-11 에스케이하이닉스 주식회사 기준전압 레벨 설정 방법을 사용하는 집적회로
TWI440313B (zh) * 2010-09-03 2014-06-01 Mstar Semiconductor Inc 多態信號指示器
KR20130064991A (ko) * 2011-12-09 2013-06-19 에스케이하이닉스 주식회사 기준전압생성회로 및 이를 이용한 내부전압생성회로
KR20130072085A (ko) * 2011-12-21 2013-07-01 에스케이하이닉스 주식회사 반도체 집적회로의 기준전압 발생회로
KR102125449B1 (ko) * 2014-03-12 2020-06-22 에스케이하이닉스 주식회사 트레이닝 방법을 수행하는 반도체장치 및 반도체시스템
US20180358085A1 (en) * 2016-08-25 2018-12-13 SK Hynix Inc. Semiconductor memory apparatus and operating method thereof
US9792964B1 (en) * 2016-09-20 2017-10-17 Micron Technology, Inc. Apparatus of offset voltage adjustment in input buffer
KR102553262B1 (ko) * 2017-11-17 2023-07-07 삼성전자 주식회사 기준 전압 생성기 및 이를 포함하는 메모리 장치
US10720197B2 (en) * 2017-11-21 2020-07-21 Samsung Electronics Co., Ltd. Memory device for supporting command bus training mode and method of operating the same
KR102661493B1 (ko) * 2018-11-05 2024-04-30 에스케이하이닉스 주식회사 수신 회로, 이를 이용하는 반도체 장치 및 반도체 시스템

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122589A1 (en) * 2001-12-10 2003-07-03 Micron Technology, Inc. Input buffer and method for voltage level detection
US20070001752A1 (en) * 2005-06-29 2007-01-04 Hynix Semiconductor Inc. Internal Voltage Generation Circuit of a Semiconductor Device
US20070001750A1 (en) * 2005-06-29 2007-01-04 Hynix Semiconductor Inc. Reference Voltage Generating Circuit
KR20070056444A (ko) * 2005-11-29 2007-06-04 주식회사 하이닉스반도체 반도체 메모리 장치의 입력 버퍼
US20090060083A1 (en) * 2007-09-04 2009-03-05 Hynix Semiconductor, Inc. Receiver circuit
US20140153344A1 (en) * 2012-12-04 2014-06-05 SK Hynix Inc. Semiconductor memory device, system having the same and method for generating reference voltage for operating the same
US20160164465A1 (en) * 2014-12-05 2016-06-09 SK Hynix Inc. Buffer circuit capable of improving amplification performance
CN106257587A (zh) * 2015-06-16 2016-12-28 爱思开海力士有限公司 半导体器件、半导体系统以及操作其的方法
CN106611607A (zh) * 2015-10-22 2017-05-03 爱思开海力士有限公司 参考电压发生电路、使用其的接收器、半导体装置和系统
CN107274921A (zh) * 2016-03-31 2017-10-20 三星电子株式会社 基准电压自训练的方法和电路以及存储器系统

Also Published As

Publication number Publication date
KR20190129229A (ko) 2019-11-20
US20200294556A1 (en) 2020-09-17
KR102487430B1 (ko) 2023-01-11
US10699754B2 (en) 2020-06-30
US11004483B2 (en) 2021-05-11
US20190348082A1 (en) 2019-11-14
CN110474630B (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
JP4916699B2 (ja) Ｚｑキャリブレーション回路及びこれを備えた半導体装置
US7408379B2 (en) Impedance calibration circuit and semiconductor device including the same
US8604827B2 (en) Logic circuit, integrated circuit including the logic circuit, and method of operating the integrated circuit
CN107978331B (zh) 阻抗校准电路和包括其的半导体存储器件
KR102185284B1 (ko) 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
US9294072B2 (en) Semiconductor device and method for adjusting impedance of output circuit
CN107786197B (zh) 数据传输器件以及包括其的半导体器件和系统
US9317052B1 (en) Semiconductor apparatus with calibration circuit and system including the same
US20160064091A1 (en) Precharge control signal generator and semiconductor memory device therewith
CN112562753B (zh) 参考电压训练电路以及包括其的半导体设备
KR20220084592A (ko) 캘리브레이션 회로 및 이를 포함하는 반도체 장치
KR20170025883A (ko) 버퍼 회로, 이를 이용하는 리시버 및 시스템
US9543930B2 (en) Apparatuses and methods for duty cycle adjustment
KR20160139564A (ko) 가변 전압 발생 회로 및 이를 포함하는 메모리 장치
CN115480606A (zh) 电压调节器和具有其的半导体存储器装置
CN110474630B (zh) 参考电压发生电路、缓冲器、半导体装置以及半导体系统
CN109473135B (zh) 数据控制电路以及包括其的半导体存储装置和半导体系统
KR20180023344A (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US11735236B2 (en) Semiconductor system and method of operating the same
US20240242744A1 (en) Semiconductor memory device
KR100915811B1 (ko) 반도체 메모리 장치의 데이터 입출력 제어 신호 생성 회로
JP6069544B1 (ja) ラッチ回路及び半導体記憶装置
US9203389B2 (en) Majority determination circuit, majority determination method, and semiconductor device
CN110211616B (zh) 半导体器件和包括半导体器件的半导体系统
JP2007234150A (ja) センスアンプ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant