CN110431747B - 基于电阻器的配置系统 - Google Patents
基于电阻器的配置系统 Download PDFInfo
- Publication number
- CN110431747B CN110431747B CN201880018795.5A CN201880018795A CN110431747B CN 110431747 B CN110431747 B CN 110431747B CN 201880018795 A CN201880018795 A CN 201880018795A CN 110431747 B CN110431747 B CN 110431747B
- Authority
- CN
- China
- Prior art keywords
- circuit
- voltage
- current
- output current
- bit control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 claims abstract description 164
- 230000004044 response Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 46
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 230000008569 process Effects 0.000 description 25
- 238000010586 diagram Methods 0.000 description 12
- 230000006870 function Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 108091008874 T cell receptors Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000009258 tissue cross reactivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/22—Static coding
- H03M11/24—Static coding using analogue means, e.g. by coding the states of multiple switches into a single multi-level analogue signal or by indicating the type of a device using the voltage level at a specific tap of a resistive divider
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018585—Coupling arrangements; Interface arrangements using field effect transistors only programmable
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
一种用于获得数字代码的配置电路包括控制器电路，所述控制器电路生成多个多位控制字。数字地控制的电流源电路接收由所述控制器电路生成的多位控制字。所述数字地控制的电流源电路生成输出电流，根据预定输出曲线，所述输出电流对应于所述多位控制字。测试电压节点接收所述输出电流，并且测试电压响应于所述输出电流而形成。参考电压节点形成参考电压，所述参考电压的电平独立于所述多位控制字。电压比较电路(i)接收所述测试电压和所述参考电压，(ii)将所述两个电压进行比较以产生比较结果，以及(iii)将所述比较结果发送到所述控制器电路。所述数字代码由所述配置电路使用所述比较结果和所述多位控制字获得。
Description
相关申请的交叉引用
本专利申请要求2017年12月11日提交的标题为“基于电阻器的配置系统(Resistor-Based Configuration System)”的美国专利申请序列号15/837,288的优先权，该美国专利申请是2017年3月20日提交的标题为“基于电阻器的配置系统(Resistor-BasedConfiguration System)”的美国专利申请序列号15/464,322的继续申请，这两个美国专利申请都以全文引用的方式并入本文中以用于所有目的。
背景技术
配置电阻器由配置电路用来确定数字代码。这些数字代码经常用来配置集成电路(IC)的参数，诸如I2C总线地址、启动选项、装置供应商信息(例如，零件族或容量)以及其他参数。可以由单个被测电阻器表示的唯一数字代码的数量受到IC的配置电路可以确定电阻的分辨率和准确性限制。通常，通过测量与电阻成比例的值来确定电阻，诸如通过测量电阻器的端子处的电压。
一些尝试的解决方案使用固定电流源以在配置电阻器的端子处形成固定测试电压，并且将所述固定测试电压与变化参考电压进行比较。比较的结果用来获得数字代码。
一些尝试的解决方案使用变化电流镜像电路以在配置电阻器的端子处形成变化测试电压并形成变化参考电压。将变化测试电压与变化参考电压进行比较。比较的结果用来获得数字代码。由于使用电流镜像电路来形成测试电压和参考电压，因此测试电压和参考电压依赖地变化。
一些尝试的解决方案使用耦合到配置电阻器的端子的模数转换器(ADC)。ADC在配置电阻器的端子处创建模拟信号的数字表示。数字表示用来获得数字代码。
发明内容
在一些实施方案中，公开了一种用于获得数字代码的配置电路。所述用于获得数字代码的配置电路包括控制器电路，所述控制器电路生成多个多位控制字。数字地控制的电流源电路耦合到所述控制器电路，以接收由所述控制器电路生成的多位控制字。所述数字地控制的电流源电路生成对应于所述多位控制字的输出电流，其中根据预定输出曲线，所述输出电流对应于所述多位控制字。测试电压节点耦合到所述数字地控制的电流源电路以接收所述输出电流，由此测试电压响应于所述输出电流而形成。参考电压节点形成参考电压，所述参考电压的电平独立于所述多位控制字。电压比较电路耦合到所述测试电压节点、所述参考电压节点和所述控制器电路。所述电压比较电路(i)接收所述测试电压和所述参考电压，(ii)将所述测试电压与所述参考电压进行比较以产生比较结果，以及(iii)将所述比较结果发送到所述控制器电路。所述数字代码由所述配置电路使用所述比较结果和所述多位控制字获得。
在一些实施方案中，公开了一种用于获得数字代码的方法。在一些实施方案中，一个或多个系统实施涉及在数字地控制的电流源电路处接收多位控制字的方法的一个或多个步骤。使用所述数字地控制的电流源电路生成对应于所述多位控制字的输出电流，其中根据预定输出曲线，所述输出电流对应于所述多位控制字。在测试电压节点处接收所述输出电流，由此测试电压响应于所述输出电流而形成。在参考电压节点处形成参考电压，所述参考电压的电平独立于所述多位控制字。使用电压比较电路将所述测试电压与所述参考电压进行比较以产生比较结果，并且使用所述比较结果和所述多位控制字来获得所述数字代码。
在一些实施方案中，公开了一种用于获得数字代码的配置电路。所述用于获得数字代码的配置电路包括控制器电路，所述控制器电路生成多个多位控制字。数字地控制的电流源电路耦合到所述控制器电路，以接收由所述控制器电路生成的多位控制字。所述数字地控制的电流源电路生成对应于所述多位控制字的输出电流，其中根据预定输出曲线，所述输出电流对应于所述多位控制字。测试电压节点耦合到所述数字地控制的电流源电路以接收所述输出电流，由此测试电压响应于所述输出电流而形成。参考电压节点形成参考电压，所述参考电压的电平独立于所述多位控制字。电压比较电路耦合到所述测试电压节点、所述参考电压节点和所述控制器电路。所述电压比较电路(i)接收所述测试电压和所述参考电压，(ii)将所述测试电压与所述参考电压进行比较以产生比较结果，以及(iii)将所述比较结果发送到所述控制器电路。所述数字代码由所述配置电路使用所述比较结果和所述多位控制字获得。所述数字地控制的电流源电路包括对数数模转换器(DAC)电路，其耦合到所述控制器电路以接收所述多位控制字的第一部分。所述对数DAC电路基于所述多位控制字的所述第一部分生成电压。电压到电流转换器电路耦合到所述对数DAC电路以接收所述生成的电压。所述电压到电流转换器电路基于所述生成的电压来控制参考电流的电平。乘法DAC电路耦合到所述控制器电路、所述电压到电流转换器电路和所述测试电压节点。所述乘法DAC电路(i)从所述控制器电路接收所述多位控制字的第二部分，(ii)基于所述多位控制字的所述第二部分和所述参考电流电平来生成所述输出电流，以及(iii)将所述输出电流提供到所述测试电压节点。
在一些实施方案中，公开了一种用于获得数字代码的方法。在一些实施方案中，一个或多个系统实施涉及在数字地控制的电流源电路处接收多位控制字的方法的一个或多个步骤。使用所述数字地控制的电流源电路生成对应于所述多位控制字的输出电流，其中根据预定输出曲线，所述输出电流对应于所述多位控制字。在测试电压节点处接收所述输出电流，由此测试电压响应于所述输出电流而形成。在参考电压节点处形成参考电压，所述参考电压的电平独立于所述多位控制字。使用电压比较电路将所述测试电压与所述参考电压进行比较以产生比较结果，并且使用所述比较结果和所述多位控制字来获得所述数字代码。使用所述数字地控制的电流源电路生成对应于所述多位控制字的所述输出电流涉及使用对数数模转换器(DAC)电路基于所述多位控制字的第一部分来生成电压。使用电压到电流转换器电路来控制参考电流的电平，其中所述参考电流电平是基于所述生成的电压。使用乘法DAC电路基于所述多位控制字的第二部分和所述参考电流电平来生成所述输出电流，并且在所述测试电压节点处接收所述输出电流。
如果一个装置在两个其他物体之间提供电连接，则该装置用来耦合所述两个其他物体。耦合意指以基尔霍夫电流路径的方式进行电连接。
附图说明
图1是包括配置电路的相关技术集成电路(IC)的简化示意图。
图2提供用于获得数字代码的示例过程。
图3提供用于使用比较结果和多位控制字来获得数字代码的示例过程。
图4是用于获得数字代码的配置电路的简化示意图。
图5提供用于使用数字地控制的电流源电路来生成对应于多位控制字的输出电流的示例过程。
图6是具有数字地控制的电流源电路的配置电路的简化示意图。
图7提供用于使用电压到电流转换器电路来控制参考电流的电平的示例过程。
图8是具有电压到电流转换器电路的配置电路的简化示意图。
图9A提供用于在参考电压节点处形成参考电压的示例过程。
图9B提供用于在参考电压节点处形成参考电压的示例过程。
图10是具有参考电压源电路的两个实施方案的配置电路的简化示意图。
图11提供用于使用多个配置电阻器来获得多个数字代码的示例过程。
图12是具有信号路由电路的配置电路的简化示意图。
图13示出了预定输出电流电平曲线的简化曲线图。
具体实施方式
现在将详细参考所公开的本发明的实施方案，本发明的一个或多个实例在附图中示出。每个实例都以解释本技术而不是限制本技术的方式提供。事实上，对于本领域技术人员显而易见的是，在不脱离本技术的范围的情况下，可以对本技术做出各种修改和变化。例如，作为一个实施方案的一部分示出或描述的特征可以与另一实施方案一起使用以产生又一实施方案。因此，本主题意图涵盖在所附权利要求及其等效物的范围内的所有此类修改和变化。
公开了基于电阻器的配置系统的配置电路的实施方案。配置电路确定与被测电阻器(“配置电阻器”)的电阻成比例的值并且基于确定的值来分配(获得)数字代码。在一些实施方案中，为了最大化可以确定(并随后分配数字代码)的值的数量，配置电阻器的电阻的增量对应于基于E96电阻器组等的倍数的对数增量。在一些实施方案中，配置电阻器在配置电路的外部，但不在包括配置电路的IC的外部。在其他实施方案中，配置电阻器在配置电路和包括配置电路的IC两者的外部。在一些实施方案中，配置电阻器是电位计(例如，模拟或数字电位计)。
可以选择能够由配置电路读取的最高电阻值，使得由于电阻引起的RC寄生时间常量低于期望的阈值。在一些方法中，可以考虑到配置电路外部的附加电容来选择最高电阻值。此类附加电容可以是与电位计相关联的电容和/或与示波器探头相关联的电容。板级泄漏也可以限制能够使用的配置电阻器的最大可用电阻。在一些方法中，可以由配置电路确定的最低电阻值受到可以来源于配置电路的最大电流量限制。可以确定的配置电阻器两端的电压越低，可以使用的电阻值越低，因此加速测试。
一些尝试的解决方案使用ADC来确定使用固定输出电流在配置电阻器两端形成的电压。代替使用固定电流源，本文中描述的配置电路的实施方式使用数字地控制的电流源电路以根据对数函数使输出电流斜升，直到在被测电阻器的端子处形成的电压与预定电压阈值交叉。在一些实施方案中，由简单的比较器执行电压比较，由此消除ADC电路系统并且降低电路复杂性。
数字地控制的电流源基于从控制器电路(例如，定序器)发送的接收到的多位控制字序列通过一些输出电流电平步长来使输出电流斜升，其中输出电流电平中的每个步长唯一地对应于多位控制字。随着输出电流逐步地增加，基于接收到的多位控制字，数字地控制的电流源电路的输出电流中的一者将导致在电阻器两端形成超过预定电压阈值的电压。唯一地对应于该输出电流电平的多位控制字用作数字代码。
利用合理的电流和时间限制，可实现64个唯一数字代码。此外，由于被测电阻器周围没有闭合环路，因此不存在稳定性问题。
在一些实施方案中，输出电流由电压到电流转换器电路控制，其中电压到电流转换器电路的输入电压可以由(例如，数模转换器的)电阻器串设定。输入电压可以使用限定或参数化的步长大小增加，从而允许在输出电流中形成对数律。在一些实施方案中，基于电阻器的配置系统逐步通过8个电流范围和每范围8个电流电平，以给出64个唯一电流电平。在一些实施方案中，总输出电流范围是2μA至486μA。
对于输出电流电平中的每个步长，高电阻下的寄生电容可能需要较长稳定时间。确定所需的时间受到数字地控制的电流源电路的速度和电压比较电路的速度限制。由于已知每个电流电平步长的输出电流电平，因此在一些实施方案中，基于输出电流电平来调整步速。在其他实施方案中，将400μS的读出时间用于每个输出电流电平。
在一些实施方案中，当被测电阻器的值得以确定时，对应的获得的数字代码存储在存储器中，并且将基于电阻器的配置系统关闭或使其进入低功率状态。由于这个过程通常在启动(例如，当启用IC或给IC通电时)执行，因此配置系统非常抗噪。然而，为了增加的完整性，在一些实施方案中，执行若干测量，并且将直到后续代码为止进行平均或比较的结果读出为相同值。
在一些实施方案中，通过使用逐次逼近寄存器(SAR)系统来节省时间。在一些实施方案中，SAR系统使用每一步长的最低有效位(LSB)稳定时间。
在一些实施方案中，使用不止一个配置电阻器。顺序地获得对应于每个配置电阻器值的获得的数字代码并且存储在存储器中。在一些实施方案中，在需要更多速度的情况下，将多个数字地控制的电流源电路和电压比较电路与单个控制器电路一起使用。
在一些实施方案中，使用外部1％电阻器来缩放系统，因此不需要进一步校准。在一些实施方案中，使用一个或多个内部电阻器来缩放系统。由于电阻器的硅公差通常是+/-10％或更糟，因此为了降低电阻温度系数(TCR)，使用两个电阻器的组合。尽管有可能调整电阻器值，但在一些实施方案中，调整参考电压电平以减轻缩放误差。
图1示出了包括配置电路104的相关技术集成电路(IC)101的简化示意图100。为便于示出和说明，省略了一些元件。
如图所示，配置电路104耦合到中央处理单元(CPU)102、I2C总线控制器103、启动模式控制器105和其他模块106。配置电路104确定与第一被测电阻器的电阻成比例的第一值(例如，电压)。在这个实例中，第一被测电阻器是配置电阻器107。配置电路104还确定与第二被测电阻器的电阻成比例的第二值。在这个实例中，第二被测电阻器是配置电阻器108。第一值用来获得第一数字代码，并且第二值用来获得第二数字代码。
在第一情形下，第一数字代码由I2C总线控制器103接收并且用来将I2C从模式总线地址分配到IC 101。例如，配置电路104可以测试在2.2k欧姆至18k欧姆的电阻范围内的七个唯一电阻。在这个实例中，检测到的2.2k欧姆的电阻值对应于数字代码001b，4.4k欧姆的电阻值对应于数字代码010b，7k欧姆的电阻值对应于数字代码011b等等。因此，如果配置电阻器107具有接近4.4k欧姆的电阻，则第一数字代码为010b。第一数字代码然后被I2C总线控制器103用作I2C从模式总线地址的三个最低位。
在第二示例情形下，第二数字代码由启动模式控制器105接收并且用来将启动模式分配到IC 101。使用在第一实例中引入的电阻到数字代码的相同映射，如果配置电阻器108具有接近2.2k欧姆的电阻，则第二数字代码为001b。第二数字代码然后由启动模式控制器105用来将IC 101配置成从外部非易失性存储器装置启动(例如，而不是从内部ROM模块启动)。
图2至图13公开对参考图1描述的系统的改进和修改。这些改进和修改也可应用于电子和计算机化领域中的更广泛应用类别，包括利用配置阻抗来设定电子系统的数字代码的任何应用。
图2提供用于获得数字代码的示例过程。在步骤210，在数字地控制的电流源电路处接收多位控制字。接下来，在步骤220，使用数字地控制的电流源电路来生成对应于多位控制字的输出电流。根据预定输出曲线，输出电流对应于多位控制字。预定输出曲线的实例参考图13详细地论述。
在步骤230，在测试电压节点处接收输出电流。响应于输出电流，在测试电压节点处形成测试电压。在一些实施方案中，被测电阻器(诸如配置电阻器)将测试电压节点耦合到DC偏置电压(例如，接地)，并且根据欧姆定律，由于输出电流流过配置电阻器，形成测试电压。在一些实施方案中，配置电阻器具有成E96电阻器组或类似电阻器组的电阻的倍数的电阻。
在步骤240，在参考电压节点处形成参考电压。在参考电压节点处形成的参考电压的电平独立于多位控制字。接下来，在步骤250，使用电压比较电路将测试电压与参考电压进行比较，以产生比较结果。
在步骤260，确定在步骤250由比较电路产生的比较结果是否为正。在一些实施方案中，如果测试电压超过来自参考电压的阈值电压范围，则比较结果为正。如果在步骤260确定比较电路没有指示正比较结果，则过程流进行到步骤270。在步骤270，更新多位控制字，并且过程流返回到步骤210(此后，在步骤220，生成对应于更新的多位控制字的更新的输出电流)。在一些实施方案中，通过递增多位控制字的值来更新多位控制字。在一些实施方案中，通过递减多位控制字的值来更新多位控制字。在一些实施方案中，通过提供不同的多位控制字来更新多位控制字。
如果在步骤260确定比较电路所产生的比较结果为正，则过程流进行到步骤280。在步骤280，使用比较结果和多位控制字来获得数字代码。
图3提供用于使用图2中引入的比较结果和多位控制字来获得数字代码的示例过程。在一些实施方案中，图3所示的步骤被包括作为图2的步骤280的一部分。
在步骤381，确定(例如，通过使用从电压比较电路接收的比较结果)测试电压超过来自参考电压的阈值电压范围。在一些实施方案中，测试电压在测试电压等于或大于参考电压时超过来自参考电压的阈值电压范围，并且在测试电压小于参考电压时不超过阈值电压范围。在其他实施方案中，测试电压在测试电压等于或小于参考电压时超过来自参考电压的阈值电压范围，并且在测试电压大于参考电压时不超过阈值电压范围。然后，在步骤382，使用多位控制字来将数字代码设定为唯一地对应于多位控制字值的值。
接下来论述用来实施图2和图3所示的过程中的一些或全部的电路的示例实施方案。
图4是用于获得数字代码的配置电路404的简化示意图。为便于示出和说明，省略了一些元件。在一些实施方案中，配置电路404是IC 101的一部分。在其他实施方案中，配置电路404是IC 101外部的电路。
如图所示，配置电路404包括控制器电路406，所述控制器电路耦合到数字地控制的电流源电路418、电压比较电路454并且耦合到其他电路472。测试电压节点430耦合到数字地控制的电流源电路418并且耦合到电压比较电路454。参考电压节点448耦合到电压比较电路454。
控制器电路406生成多个多位(例如，6位)控制字(例如，一系列数值上升或下降值)。由控制器电路406生成的多位控制字412在数字地控制的电流源电路418处被接收，所述数字地控制的电流源电路生成根据预定输出曲线对应于多位控制字412的输出电流424。预定输出曲线的实例参考图13详细地论述。
测试电压节点430接收输出电流424，并且测试电压436响应于输出电流424而在测试电压节点430处形成。参考电压节点448形成参考电压442，所述参考电压的电平独立于多位控制字412。电压比较电路454接收测试电压436和参考电压442，并且将它们进行比较以产生比较结果460。比较结果460由控制器电路406接收。
如果比较结果460指示测试电压436超过来自参考电压442的阈值电压范围(例如，正结果)，则数字代码466由配置电路404获得。使用比较结果460和多位控制字412通过将数字代码466设定为唯一对应于多位控制字412的值的值来获得数字代码466。
控制器电路406可以包括定序器或基本数字计数器。控制器电路406的数字计数器可以在图2的步骤270递增(例如，对于从步骤260回到步骤210的循环的每次迭代)。数字地控制的电流电路418可以包括基于多位控制字412形成电压的DAC电路，以及基于所形成的电压产生输出电流424的电压到电流转换器电路。此外，电压到电流转换器电路可以利用与用来形成参考电压442的阻抗呈现类似的过程和/或温度变化的阻抗。这类方法的益处在下文参考图9A和图9B中的具体实施方式更详细地描述。
在一些实施方案中，控制器电路406使用比较结果460和多位控制字412来获得数字代码466。在一些实施方案中，其他电路472包括用于存储所获得的数字代码466的存储器，包括易失性存储器。在一些实施方案中，其他电路472包括直接地使用所获得的数字代码466的电路(例如，I2C总线控制器103)。在一些实施方案中，其他电路472包括用于将数字代码466转换成另一值(例如，将数字值转换成供应商ID的基于字符的表示)的查找表。
生成对应于多位控制字的输出电流
如先前描述，多位控制字由数字地控制的电流源电路用来生成对应的输出电流。输出电流在测试电压节点处被接收，并且响应于输出电流，在测试电压节点处形成测试电压(例如，归因于流过配置电阻器的电流)。
图5提供用于使用数字地控制的电流源电路来生成对应于多位控制字的输出电流的示例过程。在一些实施方案中，图5所示的步骤被包括作为图2的步骤220的一部分。如图所示，在步骤521，使用对数数模转换(DAC)电路基于多位控制字的第一部分来生成电压。在步骤522，所生成的电压由电压到电流转换器电路用来控制参考电流的电平。然后，在步骤523，由乘法DAC电路基于多位控制字的第二部分和参考电流电平来生成输出电流。在步骤524，在测试电压节点处接收输出电流。
在一些实施方案中，多位控制的第一部分包括多位控制字的下半部(例如，最低有效位)，并且多位控制字的第二部分包括多位控制字的上半部(例如，最高有效位)。
接下来参考图6论述用来实施图5所示的过程中的一些或全部的电路的示例实施方案，该图6是具有数字地控制的电流源电路618的配置电路604的简化示意图。为便于示出和说明，省略了一些元件。在一些实施方案中，配置电路604是IC 101的一部分。在其他实施方案中，配置电路604是IC 101外部的电路。
如图所示，数字地控制的电流源电路618包括耦合到控制器电路606的对数(LOG)DAC电路619；耦合到LOG DAC电路619的电压到电流转换器电路621；以及耦合到电压到电流转换器电路621、控制器电路606和测试电压节点630的乘法DAC电路623。还示出了电压比较电路654、其他电路672以及参考电压节点648。这些电路执行与类似电路所执行的那些功能类似的功能，如参考先前附图所述。
对数DAC电路基于接收到的数字代码字而生成模拟信号(例如，电压或电流)，其中所生成的模拟信号的对数与接收到的数字代码字成比例。因此，LOG DAC电路619从控制器电路606接收多位控制字的第一部分612a。在一些实施方案中，多位控制字的第一部分612a包括多位控制字的总位中的一半。在一些实施方案中，多位控制字是6位长，并且多位控制字的第一部分612a包括多位控制字的较低3位。LOG DAC电路619使用多位控制字的第一部分612a来生成电压620。
所生成的电压620在电压到电流转换器电路621处被接收，所述电压到电流转换器电路基于所生成的电压620来控制参考电流622的电平。乘法DAC电路623从控制器电路606接收多位控制字的第二部分612b。在一些实施方案中，多位控制字是6位长，并且多位控制字的第二部分612b包括多位控制字的较高3位。乘法DAC电路623使用多位控制字的第二部分612b和参考电流622的电平来生成输出电流624，所述输出电流在测试电压节点630处被接收。
乘法DAC电路将模拟参考信号乘以数字代码字以产生模拟输出(例如，电压或电流)。因此，乘法DAC电路623将与参考电流622的电平成比例的值乘以与多位控制字的第二部分612b成比例的值，以生成输出电流624。因此，可以由数字地控制的电流源电路618生成广泛范围的输出电流电平，并且因此可以确定被测电阻器的广泛范围的电阻。
控制电路温度变化上的参考电流的电平
如先前论述，数字地控制的电流源电路提供输出电流以在测试电压节点处形成测试电压。按照设计，测试电压独立于在参考电压节点处形成的参考电压而变化。然而，已知电阻器具有表示为ppm每开氏度的电阻温度系数(TCR)，由此根据温度，实际电阻偏离理想电阻。由于测试电压和参考电压取决于配置电路的内部电阻，因此由电路加热引起的效果可能会负面地影响由电压比较电路执行的电压比较的准确性。也就是说，归因于配置电路的加热，单个多位控制字可以导致多个输出电流电平，具体取决于配置电路的温度。然而，如果基于温度和/或过程使测试电压和参考电压经历相同或类似的偏差，则由电压比较电路执行的测试电压和参考电压的电压比较将是准确的。
在一些实施方案中，使用具有相同或类似TCR的电阻电路形成测试电压和参考电压。这种方法的实例在图7中描述，该图提供用于使用电压到电流转换器电路来控制参考电流的电平的示例过程。在一些实施方案中，图7所示的步骤被包括作为图5的步骤522的一部分。
在步骤723，所生成的电压(来自LOG DAC)在电压到电流转换器电路的运算放大器(op-amp)的输入处被接收。然后，在步骤724，使用op-amp的输出来驱动电压到电流转换器电路的场效应晶体管(FET)。在步骤725，致使第一电流从FET(例如，通过驱动FET的栅极节点)流到电压到电流转换器电路的参考电流电阻电路。第一电流的电平是基于所生成的电压和参考电流电阻电路。在步骤726，在op-amp的另一输入处接收来自FET的反馈信号。然后，在步骤727，指示等于第一电流的第二电流从乘法DAC电路流到FET，其中第二电流是参考电流。
在一些实施方案中，参考电流电阻电路具有低于50ppm每开氏度的电阻温度系数(TCR)。
接下来参考图8论述用来实施图7所示的过程中的一些或全部的电路的示例实施方案，该图是具有电压到电流转换器电路821的配置电路804的简化示意图。为便于示出和说明，省略了一些元件。在一些实施方案中，配置电路804是IC 101的一部分。在其他实施方案中，配置电路804是IC 101外部的电路。
如图所示，电压到电流转换器电路821包括耦合到LOG DAC电路819的运算放大器(op-amp)821a；耦合到op-amp 821a和乘法DAC电路823的场效应晶体管(FET)821b；以及耦合到FET 821b、op-amp821a和DC偏置电压(例如，接地)的参考电流电阻电路821c。
op-amp 821a从LOG DAC电路819接收所生成的电压820。FET821b然后从op-amp821a接收输出电压821d，并且作为响应，将电流821e提供到电流电阻电路821c。FET 821b另外从乘法DAC电路823接收参考电流822并且将反馈电压821f提供到op-amp 821a。通过电阻电路821c的电流821e的电平是基于所生成的电压820和参考电流电阻电路821c(例如，其电阻)。参考电流822的电平与通过电阻电路821c的电流821e的电平相同。
在一些实施方案中，参考电流电阻电路821c是单个电阻器。在一些实施方案中，参考电流电阻电路821c包括多个电阻器。在一些实施方案中，参考电流电阻电路821c具有低于50ppm每开氏度的电阻温度系数(TCR)。
接下来，描述用于在参考电压节点处形成参考电压的过程和电路。
形成参考电压
在一些实施方案中，通过使用具有相同或类似TCR的电阻电路来使测试电压和参考电压呈现相似的基于温度和/或过程的偏差。图9A和图9B提供用于使用电阻电路在参考电压节点处形成参考电压的示例过程，所述电阻电路单独地具有与如参考图7和图8描述的参考电流电阻电路的TCR相等的TCR。在一些实施方案中，图9A所示的步骤或图9B所示的步骤被包括作为图2的步骤240的一部分。
在一个实施方案中，在图9A的步骤941，使用参考电压电路在参考电压节点处形成参考电压。参考电压电路包括电阻电路，所述电阻电路具有与如参考图7和图8描述的参考电流电阻电路的TCR相等的TCR。
在另一实施方案中，在图9B的步骤942，使用参考电压DAC电路在参考电压节点处形成参考电压。参考电压DAC电路包括电阻电路，所述电阻电路具有与如参考图7和图8描述的参考电流电阻电路的TCR相等的TCR。因此，参考图9A或图9B，随着电路温度波动，测试电压和参考电压将相似地偏离它们的理想值。
图10是具有分别用来实施图9A和图9B所示的步骤的参考电压源电路的两个实施方案1084a和1084b的配置电路1004的简化示意图。为便于示出和说明，省略了一些元件。在一些实施方案中，配置电路1004是IC 101的一部分。在其他实施方案中，配置电路1004是IC101外部的电路。
参考电压源电路的一个实施方案包括电阻分压器网络1084a。在一些实施方案中，电阻分压器网络1084a耦合到参考电压节点1048并且用来形成参考电压1042a，所述参考电压由电压比较电路1054接收。尽管电阻分压器网络1084a被示为耦合在两个偏置电压之间的一对电阻器，但电阻分压器网络可以包括晶体管并且可以耦合到电流源而不是偏置电压。
参考电压源电路的另一个实施方案包括DAC电路1084b。在一些实施方案中，DAC电路1084b耦合到参考电压节点1048。DAC电路1048b接收数字调整值1078(例如，数字代码)，并且生成参考电压1042b，所述参考电压在电压比较电路1054处被接收，其中参考电压1042b是基于数字调整值1078。
在又一实施方案中，参考电压节点1048耦合到在配置电路1004外部的电路(未示出)。外部电路(例如，外部电阻器)用来在参考电压节点1048处形成参考电压。
另外，配置电路1004中示出控制器电路1006、数字地控制的电流源电路1018、其他电路1072和测试电压节点1030。这些电路执行与类似电路所执行的那些功能类似的功能，如参考先前附图所述。
从多个配置电阻器获得多个数字代码
在一些实施方案中，使用附加的配置电阻器来获得附加数字代码。例如，使用第一配置电阻器来获得IC的I2C从总线地址，而使用第二配置电阻器来选择IC的启动模式。
图11提供用于使用多个配置电阻器来获得多个数字代码的示例过程。在一些实施方案中，图11所示的步骤在图2的步骤210之前发生。
如图所示，在步骤1101，第一信号路由模式包括将测试电压节点耦合到数字地控制的电流源电路以在测试电压节点处接收输出电流。在步骤1102，第一信号路由模式还包括将电压比较电路耦合到测试电压节点以从测试电压节点接收测试电压。
在步骤1103，第二信号路由模式包括将第二测试电压节点耦合到数字地控制的电流源电路以在第二测试电压节点处接收输出电流。在步骤1104，第二信号路由模式还包括将电压比较电路耦合到第二测试电压节点以从第二测试电压节点接收第二测试电压。在一些实施方案中，存在不止两个信号路由模式。
接下来参考图12论述用来实施图11所示的过程中的一些或全部的电路的示例实施方案，该图12是具有信号路由电路1290的配置电路1204的简化示意图。为便于示出和说明，省略了一些元件。在一些实施方案中，配置电路1204是IC 101的一部分。在其他实施方案中，配置电路1204是IC 101外部的电路。
如图所示，信号路由电路1290包括单输入多输出(SIMO)选择电路1290a，其耦合到乘法DAC电路1223、第一测试电压节点1230和第二测试电压节点1296。信号路由电路1290还包括多输入单输出(MISO)选择电路1290b，其耦合到比较器1254(例如，电压比较电路)、第一测试电压节点1230和第二测试电压节点1296。第一测试电压节点1230耦合到配置电阻器1297，并且第二测试电压节点1296耦合到配置电阻器1298。还示出控制器电路1206、LOGDAC电路1219、op-amp电路1221b、FET 1221c、参考电流电阻电路1221e和其他电路1272。这些电路执行与类似电路所执行的那些功能类似的功能，如参考先前附图所述。
选择信号1299由信号路由电路1290接收以在信号路由电路1290的第一信号路由模式与信号路由电路1290的第二信号路由模式之间进行选择。输出电流1224在SIMO 1290a的输入处被接收。在信号路由电路1290的第一信号路由模式下，SIMO 1290a将输出电流1290c(等于输出电流1224)耦合到第一测试电压节点1230，并且MISO1290b将第一测试电压节点1230耦合到比较器1254。响应于输出电流1290c流过配置电阻器1297，第一测试电压1290d在第一测试电压节点1230处形成。
在信号路由电路1290的第二信号路由模式下，SIMO 1290a将输出电流1290e(等于输出电流1224)耦合到第二测试电压节点1296，并且MISO 1290b将第二测试电压节点1296耦合到比较器1254。响应于输出电流1290e流过配置电阻器1298，第二测试电压1290f在第二测试电压节点1296处形成。
DAC电路1284b基于数字值1278在参考电压节点1248处形成参考电压1242。在信号路由电路1290的第一信号路由模式下，比较器1254将参考电压1242与等于第一测试电压1290d的测试电压1236进行比较。在信号路由电路1290的第二信号路由模式下，比较器1254将参考电压1242与等于第二测试电压1290f的测试电压1236进行比较。
在一些实施方案中，其他电路1272从控制器电路1206接收所获得的数字代码1266和选择信号1299，并且从比较器1254接收比较结果1260。其他电路1272使用这些接收到的信号来确定数字代码1266将在哪里存储或路由。
在一些实施方案中，其他电路1272包括存储器电路，所述存储器电路可以包括易失性存储器。在一些实施方案中，使用配置电阻器1297获得的第一数字代码和使用配置电阻器1298获得的第二数字代码存储在存储器电路中。在一些实施方案中，使用多个数字地控制的电流源电路和多个电压比较电路以使用附加配置电阻器来获得附加数字代码。
如先前参考图2论述，如果比较结果没有指示正结果，则更新多位控制字(例如，递增)，更新的多位控制字在数字地控制的电流源电路处被接收，并且生成对应于更新的多位控制字的更新的输出电流。对多位控制字的迭代更新和产生的对应输出电流值可以表示为输出曲线。
现在将注意力转到图13，该图示出了预定输出曲线(“输出曲线”)1301的简化曲线图1300。输出曲线1301包括曲线段1301a至1301c。输出曲线1301的每个步长是唯一地对应于由控制器电路生成的多位控制字的相应值的输出电流电平。如图所示，预定输出曲线1301是非线性函数。在一些实施方案中，非线性函数在每个输出电流电平与相应多位控制字之间具有对数关系。在一些实施方案中，非线性函数在每个输出电流电平与相应多位控制字之间具有多项式关系。在所示的实例中，多位控制字中的每一者是6位长。在一些实施方案中，多位控制字的较低三位由LOG DAC电路接收，并且多位控制字的较高三位由乘法DAC电路接收，如参考图6所述。因此，在一些实施方案中，多位控制字的较低三位控制曲线段1301a至1301c中的每一者的形状，并且多位控制字的较高三位缩放曲线段1301a至1301c。
如图所示，每个输出电流电平步长具有对应的步长持续时间。例如，曲线段1301a的步长具有对应的步长持续时间1302；曲线段1301b的步长具有对应的步长持续时间1303；并且曲线段1301c的步长具有对应的步长持续时间1304。在一些实施方案中，每个输出电流电平步长的对应的步长持续时间小于5个RC时间常量(归因于配置电阻器和寄生板电容)、大于数字地控制的电流源电路在所述输出电流电平下将产生电流的最小时间量。在一些实施方案中，5个RC时间常量为约20微秒。
如先前描述，归因于寄生电容，对于输出电流电平中的每个步长，具有高电阻的被测电阻器可能需要较长稳定时间。因此，较低输出电流可能比较高输出电流需要更多稳定时间。因此，与用于具有低电阻的被测电阻器的采样时间相比，电压比较电路可以对具有高电阻的被测电阻器使用更长采样时间。因此，在一些实施方案中，相应步长持续时间和输出电流电平成反比。例如，对应于步长持续时间1302的输出电流电平低于对应于步长持续时间1304的输出电流电平。因此，步长持续时间1302比步长持续时间1304长。
为简单起见，仅示出了对应于多位控制字000000b到010111b的范围的24个输出电流电平步长。在一些实施方案中，输出曲线的输出电流电平步长的数量大于32个。在一些实施方案中，输出曲线的相邻输出电流电平步长之间的输出电流电平的比例小于15％。在一些实施方案中，输出曲线的相邻输出电流电平步长之间的输出电流电平的比例小于12％。
尽管已经关于本发明的具体实施方案详细地描述了本说明书，但将了解，本领域技术人员在获得对前述内容的理解后可以容易地设想出这些实施方案的替代形式、变型形式和等效方案。在不脱离所附权利要求中具体地阐述的本发明的范围的情况下，对本发明的这些和其他修改和变型可以由本领域的一般技术人员实践。此外，本领域的一般技术人员将理解，前述描述仅仅是实例，并且不意图限制本发明。
Claims (43)
1.一种用于获得数字代码的配置电路，其包括：
控制器电路，所述控制器电路生成多个多位控制字；
数字地控制的电流源电路，所述数字地控制的电流源电路耦合到所述控制器电路以接收由所述控制器电路生成的多位控制字，所述数字地控制的电流源电路生成对应于所述多位控制字的输出电流；
测试电压节点，所述测试电压节点耦合到所述数字地控制的电流源电路以接收所述输出电流，由此测试电压响应于所述输出电流而形成；
参考电压节点，所述参考电压节点形成参考电压，所述参考电压的电平独立于所述多位控制字；以及
电压比较电路，所述电压比较电路耦合到所述测试电压节点、所述参考电压节点和所述控制器电路；
其中所述电压比较电路(i)接收所述测试电压和所述参考电压，(ii)将所述测试电压与所述参考电压进行比较以产生比较结果，以及(iii)将所述比较结果发送到所述控制器电路；
其中所述数字代码由所述配置电路使用所述比较结果和所述多位控制字获得；并且
其中所述数字地控制的电流源电路包括：
第一数模转换器DAC电路，所述第一DAC电路耦合到所述控制器电路以接收所述多位控制字的两个或更多位的第一部分，所述第一DAC电路基于所述两个或更多位的第一部分生成第一生成的电压；以及
第二DAC电路，所述第二DAC电路耦合到所述控制器电路以接收所述多位控制字的两个或更多位的第二部分，所述第二DAC电路基于所述两个或更多位的第二部分生成所述输出电流。
2.如权利要求1所述的配置电路，其中：
所述电压比较电路(i)确定所述测试电压超过来自所述参考电压的阈值电压范围，以及(ii)将所述比较结果发送到所述控制器电路，所述比较结果指示所述测试电压超过来自所述参考电压的所述阈值电压范围；并且
所述控制器电路(i)接收所述比较结果，以及(ii)使用所述多位控制字的值来将所述数字代码设定为唯一地对应于所述多位控制字的所述值的值。
3.如权利要求1所述的配置电路，其中所述数字地控制的电流源电路包括：
电压到电流转换器电路，所述电压到电流转换器电路耦合到所述第一DAC电路以接收所述第一生成的电压，所述电压到电流转换器电路基于所述第一生成的电压来控制参考电流的电平；
其中：
所述第二DAC电路基于所述两个或更多位的第二部分和所述参考电流的所述电平来生成所述输出电流；并且
所述第二DAC电路将所述输出电流提供到所述测试电压节点。
4.如权利要求3所述的配置电路，其中：
所述电压到电流转换器电路利用与用来形成所述参考电压的阻抗呈现类似的温度变化的阻抗。
5.如权利要求3所述的配置电路，其中所述电压到电流转换器电路包括：
运算放大器op-amp，所述op-amp耦合到所述第一DAC电路以在所述op-amp的输入处接收所述第一生成的电压；
参考电流电阻电路，所述参考电流电阻电路耦合到DC偏置电压；以及
场效应晶体管FET，所述FET耦合到所述op-amp、所述参考电流电阻电路和所述第二DAC电路；
其中所述FET(i)接收所述op-amp的输出电压，(ii)将电流提供到所述参考电流电阻电路，(iii)从所述第二DAC电路接收所述参考电流，以及(iv)将反馈电压提供到所述op-amp的另一输入；
其中通过所述参考电流电阻电路的所述电流的电平是基于所述第一生成的电压和所述参考电流电阻电路；并且
其中所述参考电流的所述电平与通过所述参考电流电阻电路的所述电流的所述电平相同。
6.如权利要求5所述的配置电路，其还包括：
参考电压电路，所述参考电压电路耦合到所述参考电压节点，所述参考电压电路在所述参考电压节点处形成所述参考电压；
其中所述参考电压电路的电阻电路具有与所述参考电流电阻电路的电阻温度系数TCR相同的TCR。
7.如权利要求5所述的配置电路，其还包括：
参考电压DAC电路，所述参考电压DAC电路耦合到所述参考电压节点，所述参考电压DAC电路在所述参考电压节点处形成所述参考电压；
其中所述参考电压DAC电路的电阻电路具有与所述参考电流电阻电路的TCR相同的TCR。
8.如权利要求5所述的配置电路，其中：
所述参考电流电阻电路的TCR低于50ppm每开氏度。
9.如权利要求1所述的配置电路，其中：
根据预定输出曲线，所述输出电流对应于所述多位控制字；
所述预定输出曲线包括多个输出电流电平步长；并且
每个输出电流电平步长与所述控制器电路所生成的所述多位控制字的相应值唯一地对应。
10.如权利要求9所述的配置电路，其中：
所述预定输出曲线是非线性函数的曲线。
11.如权利要求9所述的配置电路，其中：
每个输出电流电平步长具有对应的步长持续时间；并且
所述输出电流电平步长的相应步长持续时间和所述输出电流电平步长的所述输出电流电平成反比。
12.如权利要求11所述的配置电路，其中：
每个输出电流电平步长的所述对应的步长持续时间小于5个RC时间常量、大于所述数字地控制的电流源电路在所述输出电流电平下将产生电流的最小时间量。
13.如权利要求9所述的配置电路，其中：
所述预定输出曲线的输出电流电平步长的数量大于32个；并且
所述预定输出曲线的相邻输出电流电平步长之间的输出电流电平的比例小于15％。
14.如权利要求9所述的配置电路，其中：
所述预定输出曲线的输出电流电平步长的数量大于32个；并且
所述预定输出曲线的相邻输出电流电平步长之间的输出电流电平的比例小于12％。
15.如权利要求1所述的配置电路，其还包括：
第二测试电压节点，所述第二测试电压节点提供第二测试电压；以及
信号路由电路，所述信号路由电路耦合到所述电压比较电路；
其中在第一路由模式下，所述信号路由电路(i)将所述测试电压节点耦合到所述数字地控制的电流源电路，以及(ii)将所述电压比较电路耦合到所述测试电压节点；并且
其中在第二路由模式下，所述信号路由电路(i)将所述第二测试电压节点耦合到所述数字地控制的电流源电路，以及(ii)将所述电压比较电路耦合到所述第二测试电压节点。
16.如权利要求1所述的配置电路，其还包括：
配置电阻器，所述配置电阻器在所述配置电路外部，所述配置电阻器耦合到所述测试电压节点以接收所述输出电流，所述配置电阻器响应于所述输出电流而在所述测试电压节点处形成所述测试电压。
17.一种用于获得数字代码的方法，其包括：
在数字地控制的电流源电路处接收多位控制字；
使用所述数字地控制的电流源电路生成对应于所述多位控制字的输出电流，其中根据预定输出曲线，所述输出电流对应于所述多位控制字；
在测试电压节点处接收所述输出电流，由此测试电压响应于所述输出电流而形成；
在参考电压节点处形成参考电压，所述参考电压的电平独立于所述多位控制字；
使用电压比较电路将所述测试电压与所述参考电压进行比较，以产生比较结果；以及
使用所述比较结果和所述多位控制字来获得所述数字代码；
其中使用所述数字地控制的电流源电路来生成对应于所述多位控制字的所述输出电流包括：
使用所述数字地控制的电流源电路的第一数模转换器DAC电路基于所述多位控制字的两个或更多位的第一部分来生成第一生成的电压；
使用所述数字地控制的电流源电路的第二DAC电路基于所述多位控制字的两个或更多位的第二部分来生成所述输出电流；以及
在所述测试电压节点处接收所述输出电流。
18.如权利要求17所述的方法，其还包括：
使用所述电压比较电路确定所述测试电压超过来自所述参考电压的阈值电压范围；以及
使用所述多位控制字的值来将所述数字代码设定为唯一地对应于所述多位控制字的所述值的值。
19.如权利要求17所述的方法，其中使用所述数字地控制的电流源电路来生成对应于所述多位控制字的所述输出电流包括：
使用电压到电流转换器电路来控制参考电流的参考电流电平，其中所述参考电流电平是基于所述第一生成的电压；
使用所述第二DAC电路基于所述多位控制字的所述两个或更多位的第二部分和所述参考电流电平来生成所述输出电流；以及
在所述测试电压节点处接收所述输出电流。
20.如权利要求17所述的方法，其中：
所述预定输出曲线是非线性函数的曲线；
所述预定输出曲线包括多个输出电流电平步长；
每个输出电流电平步长与所述多位控制字的相应值唯一地对应；
每个输出电流电平步长具有对应的步长持续时间；并且
所述输出电流电平步长的相应步长持续时间和所述输出电流电平步长的所述输出电流电平成反比。
21.一种用于获得数字代码的配置电路，其包括：
控制器电路，所述控制器电路生成多个多位控制字；
数字地控制的电流源电路，所述数字地控制的电流源电路耦合到所述控制器电路以接收由所述控制器电路生成的多位控制字，所述数字地控制的电流源电路生成对应于所述多位控制字的输出电流，其中根据预定输出曲线，所述输出电流对应于所述多位控制字；
测试电压节点，所述测试电压节点耦合到所述数字地控制的电流源电路以接收所述输出电流，由此测试电压响应于所述输出电流而形成；
参考电压节点，所述参考电压节点形成参考电压，所述参考电压的电平独立于所述多位控制字；以及
电压比较电路，所述电压比较电路耦合到所述测试电压节点、所述参考电压节点和所述控制器电路；
其中所述电压比较电路(i)接收所述测试电压和所述参考电压，(ii)将所述测试电压与所述参考电压进行比较以产生比较结果，以及(iii)将所述比较结果发送到所述控制器电路；
其中所述数字代码由所述配置电路使用所述比较结果和所述多位控制字获得；
其中所述数字地控制的电流源电路包括：
对数数模转换器DAC电路，所述对数DAC电路耦合到所述控制器电路以接收所述多位控制字的第一部分，所述对数DAC电路基于所述多位控制字的所述第一部分生成电压；
电压到电流转换器电路，所述电压到电流转换器电路耦合到所述对数DAC电路以接收所述生成的电压，所述电压到电流转换器电路基于所述生成的电压来控制参考电流的电平；以及
乘法DAC电路，所述乘法DAC电路耦合到所述控制器电路、所述电压到电流转换器电路和所述测试电压节点；并且
其中所述乘法DAC电路(i)从所述控制器电路接收所述多位控制字的第二部分，(ii)基于所述多位控制字的所述第二部分和所述参考电流的所述电平来生成所述输出电流，以及(iii)将所述输出电流提供到所述测试电压节点。
22.如权利要求21所述的配置电路，其中：
所述电压比较电路(i)确定所述测试电压超过来自所述参考电压的阈值电压范围，以及(ii)将所述比较结果发送到所述控制器电路，所述比较结果指示所述测试电压超过来自所述参考电压的所述阈值电压范围；并且
所述控制器电路(i)接收所述比较结果，以及(ii)使用所述多位控制字的值来将所述数字代码设定为唯一地对应于所述多位控制字的所述值的值。
23.如权利要求21所述的配置电路，其中所述电压到电流转换器电路利用与用来形成所述参考电压的阻抗呈现类似的温度变化的阻抗。
24.如权利要求21所述的配置电路，其中所述电压到电流转换器电路包括：
运算放大器op-amp，所述op-amp耦合到所述对数DAC电路以在所述op-amp的输入处接收所述生成的电压；
参考电流电阻电路，所述参考电流电阻电路耦合到DC偏置电压；以及
场效应晶体管FET，所述FET耦合到所述op-amp、所述参考电流电阻电路和所述乘法DAC电路；
其中所述FET(i)接收所述op-amp的输出电压，(ii)将电流提供到所述参考电流电阻电路，(iii)从所述乘法DAC电路接收所述参考电流，以及(iv)将反馈电压提供到所述op-amp的另一输入；
其中通过所述参考电流电阻电路的所述电流的电平是基于所述生成的电压和所述参考电流电阻电路；
其中所述参考电流电平与通过所述参考电流电阻电路的所述电流的所述电平相同；并且
其中所述参考电流电阻电路具有低于50ppm每开氏度的电阻温度系数TCR。
25.如权利要求24所述的配置电路，其还包括：
参考电压电路，所述参考电压电路耦合到所述参考电压节点，所述参考电压电路在所述参考电压节点处形成所述参考电压；
其中所述参考电压电路的电阻电路具有与所述参考电流电阻电路的所述TCR相同的TCR。
26.如权利要求24所述的配置电路，其还包括：
参考电压DAC电路，所述参考电压DAC电路耦合到所述参考电压节点，所述参考电压DAC电路在所述参考电压节点处形成所述参考电压；
其中所述参考电压DAC电路的电阻电路具有与所述参考电流电阻电路的所述TCR相同的TCR。
27.如权利要求21所述的配置电路，其中：
所述预定输出曲线是非线性函数的曲线；
所述预定输出曲线包括多个输出电流电平步长；并且
每个输出电流电平步长与所述控制器电路所生成的所述多位控制字的相应值唯一地对应。
28.如权利要求27所述的配置电路，其中：
每个输出电流电平步长具有对应的步长持续时间；
每个输出电流电平步长的所述对应的步长持续时间小于5个RC时间常量、大于所述数字地控制的电流源电路在所述输出电流电平下将产生电流的最小时间量；并且
所述输出电流电平步长的相应步长持续时间和所述输出电流电平步长的所述输出电流电平成反比。
29.如权利要求27所述的配置电路，其中：
所述预定输出曲线的输出电流电平步长的数量大于32个；并且
所述预定输出曲线的相邻输出电流电平步长之间的输出电流电平的比例小于15％。
30.如权利要求27所述的配置电路，其中：
所述预定输出曲线的输出电流电平步长的数量大于32个；并且
所述预定输出曲线的相邻输出电流电平步长之间的输出电流电平的比例小于12％。
31.如权利要求21所述的配置电路，其还包括：
第二测试电压节点，所述第二测试电压节点提供第二测试电压；以及
信号路由电路，所述信号路由电路耦合到所述电压比较电路；
其中在第一路由配置下，所述信号路由电路(i)将所述测试电压节点耦合到所述数字地控制的电流源电路，以及(ii)将所述电压比较电路耦合到所述测试电压节点；并且
其中在第二路由配置下，所述信号路由电路(i)将所述第二测试电压节点耦合到所述数字地控制的电流源电路，以及(ii)将所述电压比较电路耦合到所述第二测试电压节点。
32.如权利要求21所述的配置电路，其还包括：
外部配置电阻器，所述外部配置电阻器耦合到所述测试电压节点以接收所述输出电流，所述外部配置电阻器响应于所述输出电流而在所述测试电压节点处形成所述测试电压。
33.一种用于获得数字代码的方法，其包括：
在数字地控制的电流源电路处接收多位控制字；
使用所述数字地控制的电流源电路生成对应于所述多位控制字的输出电流，其中根据预定输出曲线，所述输出电流对应于所述多位控制字；
在测试电压节点处接收所述输出电流，由此测试电压响应于所述输出电流而形成；
在参考电压节点处形成参考电压，所述参考电压的电平独立于所述多位控制字；
使用电压比较电路将所述测试电压与所述参考电压进行比较，以产生比较结果；以及
使用所述比较结果和所述多位控制字来获得所述数字代码；
其中使用所述数字地控制的电流源电路来生成对应于所述多位控制字的所述输出电流包括：
使用对数数模转换器DAC电路基于所述多位控制字的第一部分来生成电压；
使用电压到电流转换器电路来控制参考电流的电平，其中所述参考电流的所述电平是基于所述生成的电压；
使用乘法DAC电路基于所述多位控制字的第二部分和所述参考电流的所述电平来生成所述输出电流；以及
在所述测试电压节点处接收所述输出电流。
34.如权利要求33所述的方法，其还包括：
使用所述电压比较电路确定所述测试电压超过来自所述参考电压的阈值电压范围；以及
使用所述多位控制字的值来将所述数字代码设定为唯一地对应于所述多位控制字的所述值的值。
35.如权利要求33所述的方法，其中所述电压到电流转换器电路利用与用来形成所述参考电压的阻抗呈现类似的温度变化的阻抗。
36.如权利要求33所述的方法，其中使用电压到电流转换器电路来控制参考电流的电平包括：
在所述电压到电流转换器电路的运算放大器op-amp的输入处接收所述生成的电压；
使用所述op-amp的输出来驱动所述电压到电流转换器电路的场效应晶体管FET；
致使第一电流从所述FET流到所述电压到电流转换器电路的参考电流电阻电路，其中所述第一电流的电平是基于所述生成的电压和所述参考电流电阻电路；
在所述op-amp的另一输入处接收来自所述FET的反馈信号；以及
致使等于所述第一电流的第二电流从所述乘法DAC电路流到所述FET；
其中所述第二电流是所述参考电流；并且
其中所述参考电流电阻电路具有低于50ppm每开氏度的电阻温度系数TCR。
37.如权利要求36所述的方法，其还包括：
使用参考电压电路在所述参考电压节点处形成所述参考电压；
其中所述参考电压电路的电阻电路具有与所述参考电流电阻电路的所述TCR相同的TCR。
38.如权利要求36所述的方法，其还包括：
使用参考电压DAC电路在所述参考电压节点处形成所述参考电压；
其中所述参考电压DAC电路的电阻电路具有与所述参考电流电阻电路的所述TCR相同的TCR。
39.如权利要求33所述的方法，其中：
所述预定输出曲线是非线性函数的曲线；
所述预定输出曲线包括多个输出电流电平步长；并且
每个输出电流电平步长与所述多位控制字的相应值唯一地对应。
40.如权利要求39所述的方法，其中：
每个输出电流电平步长具有对应的步长持续时间；
每个输出电流电平步长的所述对应的步长持续时间小于5个RC时间常量、大于所述数字地控制的电流源电路在所述输出电流电平下将产生电流的最小时间量；并且
所述输出电流电平步长的相应步长持续时间和所述输出电流电平步长的所述输出电流电平成反比。
41.如权利要求39所述的方法，其中：
所述预定输出曲线的输出电流电平中的步长的数量大于32个；并且
所述预定输出曲线的相邻步长之间的输出电流电平的比例小于15％。
42.如权利要求39所述的方法，其中：
所述预定输出曲线的输出电流电平中的步长的数量大于32个；并且
所述预定输出曲线的相邻步长之间的输出电流电平的比例小于12％。
43.如权利要求33所述的方法，其还包括：
在信号路由电路的第一路由模式下：(i)将所述测试电压节点耦合到所述数字地控制的电流源电路以在所述测试电压节点处接收所述输出电流，以及(ii)将所述电压比较电路耦合到所述测试电压节点以从所述测试电压节点接收所述测试电压；以及
在所述信号路由电路的第二路由模式下：(i)将第二测试电压节点耦合到所述数字地控制的电流源电路以在所述第二测试电压节点处接收所述输出电流，以及(ii)将所述电压比较电路耦合到所述第二测试电压节点以从所述第二测试电压节点接收第二测试电压。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/464,322 | 2017-03-20 | ||
| US15/464,322 US9843338B1 (en) | 2017-03-20 | 2017-03-20 | Resistor-based configuration system |
| US15/837,288 US10128863B2 (en) | 2017-03-20 | 2017-12-11 | Resistor-based configuration system |
| US15/837,288 | 2017-12-11 | ||
| PCT/IB2018/051493 WO2018172875A1 (en) | 2017-03-20 | 2018-03-07 | Resistor-based configuration system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110431747A CN110431747A (zh) | 2019-11-08 |
| CN110431747B true CN110431747B (zh) | 2023-09-05 |
Family
ID=60516403
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201880018795.5A Active CN110431747B (zh) | 2017-03-20 | 2018-03-07 | 基于电阻器的配置系统 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9843338B1 (zh) |
| CN (1) | CN110431747B (zh) |
| TW (1) | TWI763796B (zh) |
| WO (1) | WO2018172875A1 (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10847068B2 (en) * | 2016-10-27 | 2020-11-24 | Dualitas Ltd | Method of operating a display driver |
| US10862502B2 (en) | 2019-03-04 | 2020-12-08 | Analog Devices International Unlimited Company | ADC output drift correction techniques |
| CN114859124B (zh) * | 2022-04-28 | 2023-01-31 | 北京芯格诺微电子有限公司 | 可切换档位的配置电阻检测方法及电路 |
| CN117372676B (zh) * | 2023-09-26 | 2024-11-19 | 南京航空航天大学 | 一种基于注意力特征融合的稀疏sar舰船目标检测方法及装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153592A (en) * | 1991-04-30 | 1992-10-06 | Texas Instruments Incorporated | 16 bit error-correcting digital-to-analog converter |
| US6486806B1 (en) * | 1999-09-09 | 2002-11-26 | Cirrus Logic, Inc. | Systems and methods for adaptive auto-calibration of Radix<2 A/D SAR converters with internally generated stimuli |
| CN102832937A (zh) * | 2011-06-14 | 2012-12-19 | 英飞凌科技股份有限公司 | 模数转换器 |
| CN104038222A (zh) * | 2013-03-06 | 2014-09-10 | 英飞凌科技奥地利有限公司 | 用于校准电路的系统和方法 |
| US9362936B1 (en) * | 2015-06-22 | 2016-06-07 | Silicon Laboratories Inc. | Digital-to-time converter |
Family Cites Families (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4152645A (en) * | 1977-05-26 | 1979-05-01 | Acurex Corporation | Method and apparatus for producing an analogue output proportional to rotational speed employing digital to analogue conversion |
| JPS58115547A (ja) | 1981-12-29 | 1983-07-09 | Fujitsu Ltd | マイクロプロセツサの動作モ−ド設定方式 |
| EP0257878B1 (en) * | 1986-08-09 | 1994-06-15 | Fujitsu Limited | D/A converter |
| US5451946A (en) * | 1993-06-28 | 1995-09-19 | Motorola Inc. | Apparatus and method for producing an analog output signal from a digital input word |
| US5594443A (en) * | 1994-04-28 | 1997-01-14 | Lam; Peter A. | D/A converter noise reduction system |
| US5621406A (en) * | 1994-09-29 | 1997-04-15 | Rosemount Inc. | System for calibrating analog-to-digital converter |
| US5815530A (en) * | 1995-07-25 | 1998-09-29 | Rohm Co., Ltd. | Data converters for sound equipment |
| US5774733A (en) | 1995-10-03 | 1998-06-30 | Microchip Technology Incorporated | Microcontroller with analog front-end for providing intelligent battery management |
| GB2313004A (en) * | 1996-05-07 | 1997-11-12 | Advanced Risc Mach Ltd | Digital to analogue converter |
| US5955980A (en) * | 1997-10-03 | 1999-09-21 | Motorola, Inc. | Circuit and method for calibrating a digital-to-analog converter |
| US7151970B1 (en) * | 1998-11-05 | 2006-12-19 | Gateway Inc. | Multiple audio DACs with PC compatibility |
| US6313776B1 (en) * | 1999-11-22 | 2001-11-06 | National Semiconductor Corporation | Calibrated line driver with digital-to-analog converter |
| US7024539B2 (en) | 2000-07-17 | 2006-04-04 | Silicon Laboratories Inc. | Resistor identification configuration circuitry and associated method |
| US6970794B2 (en) | 2002-09-19 | 2005-11-29 | Marvell International Ltd. | Semiconductor having reduced configuration pins and method thereof |
| US7512504B2 (en) | 2002-09-19 | 2009-03-31 | Marvell World Trade Ltd. | Testing system using configurable integrated circuit |
| DE10323012B4 (de) | 2003-05-21 | 2005-06-02 | Austriamicrosystems Ag | Programmierbare, integrierte Schaltungsanordnung und Verfahren zur Programmierung einer integrierten Schaltungsanordnung |
| CN1806389A (zh) * | 2003-06-18 | 2006-07-19 | 皇家飞利浦电子股份有限公司 | 数模转换器 |
| US7332904B1 (en) * | 2005-01-28 | 2008-02-19 | National Semiconductor Corporation | On-chip resistor calibration apparatus and method |
| US20060259840A1 (en) * | 2005-05-12 | 2006-11-16 | International Business Machines Corporation | Self-test circuitry to determine minimum operating voltage |
| US7656127B1 (en) | 2006-02-27 | 2010-02-02 | Cypress Semiconductor Corporation | Method and apparatus for using an external resistor for charging applications |
| JP2008085877A (ja) * | 2006-09-28 | 2008-04-10 | Fujitsu Ltd | 差動オフセット補正回路 |
| US7371005B1 (en) * | 2006-11-16 | 2008-05-13 | Intersil Americas Inc. | Automatic circuit and method for temperature compensation of oscillator frequency variation over temperature for a real time clock chip |
| KR100857122B1 (ko) * | 2007-04-12 | 2008-09-05 | 주식회사 유니디스플레이 | 채널 오프셋 전압 보상 방법 및 이를 이용한 액정 패널구동용 컬럼 구동 회로 |
| US7714759B1 (en) * | 2008-10-20 | 2010-05-11 | Telefonaktiebolaget Lm Ericsson (Publ) | Low power linear interpolation digital-to-analog conversion |
| US20100164765A1 (en) * | 2008-12-31 | 2010-07-01 | Masaya Miyahara | DAC calibration circuits and methods |
| US8018367B2 (en) | 2009-01-07 | 2011-09-13 | Intersil Americas Inc. | N-bit ADC reader |
| TWI454062B (zh) * | 2009-05-15 | 2014-09-21 | Realtek Semiconductor Corp | 自我校正的電流源及使用該電流源的數位類比轉換器及其操作方法 |
| US8264268B2 (en) * | 2009-07-27 | 2012-09-11 | Electronics And Telecommunications Research Institute | Offset-voltage calibration circuit |
| KR101085106B1 (ko) * | 2009-08-19 | 2011-11-21 | 중앙대학교 산학협력단 | 하이브리드 디지털 아날로그 변환기를 이용한 직접 디지털 주파수 합성기 및 그 방법 |
| EP2649729A4 (en) * | 2010-12-07 | 2017-03-15 | Marvell World Trade Ltd. | Digital to analog converter circuits and methods |
| TWI442710B (zh) * | 2011-05-20 | 2014-06-21 | Novatek Microelectronics Corp | 訊號處理系統及其自我校準數位類比轉換方法 |
| US8493250B2 (en) * | 2011-09-07 | 2013-07-23 | International Business Machines Corporation | Comparator offset cancellation in a successive approximation analog-to-digital converter |
| US8681026B2 (en) * | 2012-02-29 | 2014-03-25 | Silicon Laboratories Inc. | Digital to analog converter |
| US8686884B2 (en) * | 2012-08-15 | 2014-04-01 | International Business Machines Corporation | Testing of digital to analog converters in serial interfaces |
| US8643168B1 (en) | 2012-10-16 | 2014-02-04 | Lattice Semiconductor Corporation | Integrated circuit package with input capacitance compensation |
| CN103197713B (zh) * | 2013-02-07 | 2015-04-15 | 成都芯源系统有限公司 | 电流信号产生电路和电流补偿装置 |
| US8847801B2 (en) * | 2013-02-27 | 2014-09-30 | Qualcomm Incorporated | Calibration systems and methods for digital-to-analog converter |
| US9214950B1 (en) * | 2015-04-23 | 2015-12-15 | Lockheed Martin Corporation | Apparatus and method for temperature compensated gain and mismatch trim in subranging quantizers and analog to digital converters |
-
2017
- 2017-03-20 US US15/464,322 patent/US9843338B1/en active Active
- 2017-12-11 US US15/837,288 patent/US10128863B2/en active Active
-
2018
- 2018-03-07 CN CN201880018795.5A patent/CN110431747B/zh active Active
- 2018-03-07 WO PCT/IB2018/051493 patent/WO2018172875A1/en active Application Filing
- 2018-03-13 TW TW107108435A patent/TWI763796B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153592A (en) * | 1991-04-30 | 1992-10-06 | Texas Instruments Incorporated | 16 bit error-correcting digital-to-analog converter |
| US6486806B1 (en) * | 1999-09-09 | 2002-11-26 | Cirrus Logic, Inc. | Systems and methods for adaptive auto-calibration of Radix<2 A/D SAR converters with internally generated stimuli |
| CN102832937A (zh) * | 2011-06-14 | 2012-12-19 | 英飞凌科技股份有限公司 | 模数转换器 |
| CN104038222A (zh) * | 2013-03-06 | 2014-09-10 | 英飞凌科技奥地利有限公司 | 用于校准电路的系统和方法 |
| US9362936B1 (en) * | 2015-06-22 | 2016-06-07 | Silicon Laboratories Inc. | Digital-to-time converter |
Also Published As
| Publication number | Publication date |
|---|---|
| US20180269888A1 (en) | 2018-09-20 |
| WO2018172875A1 (en) | 2018-09-27 |
| TWI763796B (zh) | 2022-05-11 |
| US10128863B2 (en) | 2018-11-13 |
| CN110431747A (zh) | 2019-11-08 |
| US9843338B1 (en) | 2017-12-12 |
| TW201843937A (zh) | 2018-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110431747B (zh) | 基于电阻器的配置系统 | |
| US8766833B1 (en) | System and method for calibrating a circuit | |
| CN102472774B (zh) | 具有快速响应的宽动态范围静电计 | |
| CN110912561B (zh) | 数模转换器传输函数修改 | |
| US20100052633A1 (en) | Modified current source (mcs) with seamless range switching | |
| US11255930B2 (en) | Hall sensor trim circuit | |
| US9432041B2 (en) | Method of calibrating a thermometer-code SAR A/D converter and thermometer-code SAR-A/D converter implementing said method | |
| CN115833841A (zh) | 数字模拟转换器、芯片及电子设备 | |
| CN113098522A (zh) | 具有增加的乘法带宽的乘法数模转换器 | |
| US10630305B2 (en) | Data converters systematic error calibration using on chip generated precise reference signal | |
| US11881825B2 (en) | Trimming operational amplifiers | |
| US8350739B2 (en) | Reference current compensation circuit for D/A converter | |
| CN114553225A (zh) | 用于数模转换芯片的测试装置 | |
| CN111308304B (zh) | 一种检测双极型晶体管电流放大倍数的电路和方法 | |
| US20160042203A1 (en) | Charge measurement | |
| US11038517B1 (en) | Multiplying digital-to-analog converter (MDAC) with nonlinear calibration | |
| US7541953B2 (en) | Self-calibrating current source arrays | |
| CN118294714A (zh) | 具有动态电流感测校准的电路 | |
| US11936395B2 (en) | Digital-to-analog converter with digitally controlled trim | |
| RU2028630C1 (ru) | Преобразователь изменения сопротивления в напряжение | |
| US12028085B2 (en) | Digital-to-analog converter with digitally controlled trim | |
| US7796075B2 (en) | Method and apparatus for internally calibrating mixed-signal devices | |
| Iacob et al. | Multistage architectures for high resolution digital potentiometers | |
| US20250202494A1 (en) | Self-calibrating digital to analog converter | |
| CN119892097A (zh) | 数模转换装置、数模转换装置的电流补偿方法和存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |