[go: up one dir, main page]

CN110429023A - 晶背减薄的方法 - Google Patents

晶背减薄的方法 Download PDF

Info

Publication number
CN110429023A
CN110429023A CN201910721979.4A CN201910721979A CN110429023A CN 110429023 A CN110429023 A CN 110429023A CN 201910721979 A CN201910721979 A CN 201910721979A CN 110429023 A CN110429023 A CN 110429023A
Authority
CN
China
Prior art keywords
wafer
thinned
semiconductor
semiconductor crystal
crystal wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910721979.4A
Other languages
English (en)
Inventor
余兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ICLeague Technology Co Ltd
Original Assignee
ICLeague Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ICLeague Technology Co Ltd filed Critical ICLeague Technology Co Ltd
Priority to CN201910721979.4A priority Critical patent/CN110429023A/zh
Publication of CN110429023A publication Critical patent/CN110429023A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02016—Backside treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02035—Shaping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种晶背减薄的方法，所述方法包括如下步骤：提供一半导体晶圆，所述半导体晶圆具有一背面；对所述半导体晶圆的背面进行精细研磨，以减薄所述半导体晶圆及初步改善所述半导体晶圆背面的平整度及粗糙度；对所述半导体晶圆背面继续进行第一次化学机械研磨；对所述半导体晶圆背面继续进行第二次化学机械研磨，在进行第二次化学机械研磨时，添加强氧化剂，所述强氧化剂作用于所述半导体晶圆背面，以使所述半导体晶圆的背面的平整度及粗糙度达到预设值。本发明优点是，在减薄晶圆的过程中采用机械研磨的工艺，并未采用酸式蚀刻，不仅节省了晶背减薄工艺的制造成本，而且缩短了生产周期。

Description

晶背减薄的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体晶圆的晶背减薄的方法。
背景技术
晶背减薄是存储器芯片和背照式图像传感器芯片的必要工艺。传统的晶背减薄工艺通常包含如下步骤：机械研磨、第一道酸式蚀刻、化学机械研磨、第二道酸式蚀刻。
可见，传统工艺采用多道酸式蚀刻。其中酸式蚀刻的蚀刻液采用较昂贵的化学混合溶液，成本较高，而且生产周期长。并且，完成减薄后的晶背容易在空气中氧化，产生质量较差且不可控的二氧化硅钝化膜，在后续的工艺中必须用稀释的HF溶液蚀刻掉二氧化硅钝化膜，再重新生长质量较好的钝化膜，其工艺繁复，不利于降低成本。
发明内容
本发明所要解决的技术问题是，提供一种晶背减薄的方法，其不仅能够节省晶背减薄工艺的制造成本，而且能够缩短生产周期。
为了解决上述问题，本发明提供了一种晶背减薄的方法，其包括如下步骤：提供一半导体晶圆，所述半导体晶圆具有一背面；对所述半导体晶圆的背面进行精细研磨，以减薄所述半导体晶圆及初步改善所述半导体晶圆背面的平整度及粗糙度；对所述半导体晶圆背面继续进行第一次化学机械研磨，以减薄所述半导体晶圆及进一步改善所述半导体晶圆背面的平整度及粗糙度；对所述半导体晶圆背面继续进行第二次化学机械研磨，使所述半导体晶圆的晶背减薄至预设厚度，在进行第二次化学机械研磨时，添加强氧化剂，所述强氧化剂作用于所述半导体晶圆背面，以使所述半导体晶圆的背面的平整度及粗糙度达到预设值。
进一步，在对所述半导体晶圆背面进行精细研磨的步骤之前，还包括一初步减薄所述半导体晶圆的步骤：对所述半导体晶圆背面进行机械研磨，使所述半导体晶圆的背面减薄至一第一厚度。
进一步，所述第一厚度的范围为30～40微米。
进一步，所述半导体晶圆为一器件晶圆，所述背面为所述器件晶圆未设置金属布线的表面。
进一步，在进行精细研磨之前，还包括一键合的步骤：将一载体晶圆与所述器件晶圆键合，所述器件晶圆设置有金属布线的表面与所述载体晶圆键合。
进一步，对所述半导体晶圆的背面进行精细研磨的步骤后，所述半导体晶圆的背面的厚度为10～20微米。
进一步，对所述半导体晶圆背面进行第一次化学机械研磨的步骤后，所述半导体晶圆的背面的厚度为4～6微米。
进一步，对所述半导体晶圆背面进行第二次化学机械研磨的步骤后，所述半导体晶圆的背面的厚度为2～3微米。
进一步，对所述半导体晶圆背面进行第二次化学机械研磨的步骤中，所述强氧化剂添加在化学机械研磨的研磨剂中，或者所述强氧化剂喷涂在化学机械研磨的研磨垫上。
进一步，所述强氧化剂为双氧水。
本发明的优点在于，在减薄晶圆的过程中采用机械研磨的工艺，并未采用酸式蚀刻，其成本相较于酸式蚀刻低很多，而且工艺时间短。在最后一步加入强氧化剂来形成二氧化硅钝化膜，可以在后续减少两道工艺：即去除二氧化硅自然钝化膜的步骤及重新生长高质量的二氧化硅的步骤。所以，本发明的晶背减薄方法不仅节省了晶背减薄工艺的制造成本，而且缩短了生产周期。
附图说明
图1是本发明晶背减薄的方法的一具体实施方式的步骤示意图；
图2A～图2F是本发明晶背减薄的方法的一具体实施方式的工艺流程图；
图3A～图3D是本发明半导体晶圆背面的变形及微裂纹被去除的原理说明。
具体实施方式
下面结合附图对本发明提供的一种晶背减薄的方法的具体实施方式做详细说明。
图1是本发明晶背减薄的方法的一具体实施方式的步骤示意图。请参阅图1，所述晶背减薄的方法包括如下步骤：步骤S10，提供一半导体晶圆，所述半导体晶圆具有一背面；步骤S20，对所述半导体晶圆的背面进行精细研磨，以减薄所述半导体晶圆及初步改善所述半导体晶圆背面的平整度及粗糙度；步骤S30，对所述半导体晶圆背面继续进行第一次化学机械研磨，以减薄所述半导体晶圆及进一步改善所述半导体晶圆背面的平整度及粗糙度；步骤S40，对所述半导体晶圆背面继续进行第二次化学机械研磨，使所述半导体晶圆的晶背减薄至预设厚度，在进行第二次化学机械研磨时，添加强氧化剂，所述强氧化剂作用于所述半导体晶圆背面，以使所述半导体晶圆的背面的平整度及粗糙度达到预设值。
图2A～图2F是本发明晶背减薄的方法的一具体实施方式的工艺流程图。
请参阅步骤S10及图2A，提供一半导体晶圆200，所述半导体晶圆200具有一背面200A。
所述半导体晶圆200可以为载体晶圆，也可以为器件晶圆。在本具体实施方式中，所述半导体晶圆200为一器件晶圆，所述器件晶圆内设置有光电器件或存储器件210，在所述器件晶圆的一表面设置有金属布线220，所述背面200A为所述器件晶圆未设置金属布线220的表面。
可选地，在本具体实施方式中，在进行步骤S20之前，还进行如下键合的步骤：
请参阅步骤S11及图2B，将一载体晶圆201与所述半导体晶圆200键合，所述半导体晶圆200设置有金属布线的表面为键合面与所述载体晶圆201键合。其中，键合方法本领域的常规方法。
可选地，在本具体实施方式中，所述晶背减薄的方法还包括一初步减薄的步骤。请参阅步骤S12及图2C，对所述半导体晶圆200背面进行机械研磨，使所述半导体晶圆200的背面200A减薄至一第一厚度。在该步骤中，采用传统的机械研磨工艺对所述半导体晶圆200的背面200A进行粗磨，以快速地将半导体晶圆背面减薄至合适的厚度，以利于后续工艺的进行。优选地，在本具体实施方式中，经粗磨后，所述第一厚度范围为30～40微米。该第一厚度较传统的晶背减薄工艺中机械研磨后的半导体晶圆的背面的厚度大，以便于为后续的精细研磨步骤留有足够的工艺窗口。
请参阅步骤S20及图2D，对所述半导体晶圆200的背面200A进行精细研磨，以减薄所述半导体晶圆200及初步改善所述半导体晶圆200背面200A的平整度及粗糙度。
在该步骤中，用传统的机械研磨工艺，采取精细研磨的方式将半导体晶圆200的背面200A减薄到至一预设厚度，所述预设厚度的范围可以为10～20微米。在该步骤中，精细研磨采用表面较细腻而且接触面更小的研磨头，其能够改善半导体晶圆背面的平整度和粗糙度，则该步骤能够在快速地将半导体晶圆背面研磨到合适的厚度的同时，初步改善半导体晶圆背面的平整度和粗糙度。该步骤采用传统的机械研磨工艺，相较于现有的通过酸式刻蚀改善半导体晶圆背面的平整度及粗糙度而言，工艺简单，而且成本能够大大降低。
请参阅步骤S30及图2E，对所述半导体晶圆背面200A继续进行第一次化学机械研磨，以减薄所述半导体晶圆200及进一步改善所述半导体晶圆背面200A的平整度及粗糙度。
在该步骤中，采用传统的化学机械研磨工艺作用于所述半导体晶圆的背面200A，以进一步减薄所述半导体晶圆200。在该步骤之后，所述半导体晶圆背面的厚度可减薄至4～6微米。采用化学机械研磨工艺能够使所述半导体晶圆背面被平坦化，该步骤能够在减薄所述半导体晶圆的同时进一步改善所述半导体晶圆背面的粗糙度及平整度。
请参阅步骤S40及图2F，对所述半导体晶圆背面200A继续进行第二次化学机械研磨，使所述半导体晶圆的晶背减薄至预设厚度。
在该步骤中，采用传统的化学机械研磨工艺作用于所述半导体晶圆背面200A，使所述半导体晶圆的晶背减薄至预设厚度。具体地说，在本具体实施方式中，在第二次化学机械研磨后，所述半导体晶圆的背面200A的厚度为2～3微米。
其中，在进行第二次化学机械研磨时，在化学机械研磨的研磨剂内添加强氧化剂，或者在化学机械研磨的研磨垫上喷涂强氧化剂。所述强氧化剂能够作用于所述半导体晶圆背面，并与硅发生反应形成一层高质量的二氧化硅钝化膜230。由于该步骤形成了高质量的二氧化硅，则在该步骤之后无需额外的蚀刻掉质量较差的二氧化硅再重新生长二氧化硅的步骤，节省了成本，减少了生产周期。所述强氧化剂包括但不限于双氧水。
在进行第二次化学机械研磨的过程中，强氧化剂作用于所述半导体晶圆背面，不但能够形成高质量的二氧化硅钝化层，还能够使所述半导体晶圆的背面的平整度及粗糙度达到预设值，其原因说明如下：
请参阅图3A，在第一次化学机械研磨的过程中，会有机械力往下压，在半导体晶圆的背面200A会产生变形和微裂纹(如图中箭头所指示位置，在图中仅示意两处)，该些变形和微裂纹会对晶圆的性能造成影响，所以必须去除。为了能够清楚地进行解释说明，在附图中夸大了变形和裂纹的尺寸。
请参阅图3B，在进行第二次化学机械研磨时，强氧化剂会与半导体晶圆背面的硅发生反应，形成二氧化硅层300，且此时的表面依然未凸凹不平的表面。
请参阅图3C，在进行第二次化学机械研磨的过程中，研磨剂研磨半导体晶圆的背面，则表面突出的部分会被研磨。在研磨过程中，由于突出的部分高度较高，其研磨比较快，则在该处硅会被优先暴露。由于在该步骤中采用的研磨剂为研磨硅的研磨剂，硅被去除的速度相较于二氧化硅更快，则在原始突出的部分会形成小凹陷(如图中箭头所示)。
请参阅图3D，继续采用化学机械研磨的方法进行研磨，则剩余的二氧化硅在机械力的作用下也被去除，半导体晶圆背面的变形和微裂纹随着二氧化硅的去除而被除掉，使得半导体晶圆背面200A的平整度及粗糙度变好，进而提高了半导体晶圆背面的品质。
本发明晶背减薄的方法并未采用湿法刻蚀去除晶背，大大节省了成本及简化了工艺，同时能够得到品质较好的半导体晶圆。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种晶背减薄的方法，其特征在于，包括如下步骤：
提供一半导体晶圆，所述半导体晶圆具有一背面；
对所述半导体晶圆的背面进行精细研磨，以减薄所述半导体晶圆及初步改善所述半导体晶圆背面的平整度及粗糙度；
对所述半导体晶圆背面继续进行第一次化学机械研磨，以减薄所述半导体晶圆及进一步改善所述半导体晶圆背面的平整度及粗糙度；
对所述半导体晶圆背面继续进行第二次化学机械研磨，使所述半导体晶圆的晶背减薄至预设厚度，在进行第二次化学机械研磨时，添加强氧化剂，所述强氧化剂作用于所述半导体晶圆背面，以使所述半导体晶圆的背面的平整度及粗糙度达到预设值。
2.根据权利要求1所述的晶背减薄的方法，其特征在于，在对所述半导体晶圆背面进行精细研磨的步骤之前，还包括一初步减薄所述半导体晶圆的步骤：对所述半导体晶圆背面进行机械研磨，使所述半导体晶圆的背面减薄至一第一厚度。
3.根据权利要求2所述的晶背减薄的方法，其特征在于，所述第一厚度的范围为30～40微米。
4.根据权利要求1所述的晶背减薄的方法，其特征在于，所述半导体晶圆为一器件晶圆，所述背面为所述器件晶圆未设置金属布线的表面。
5.根据权利要求4所述的晶背减薄的方法，其特征在于，在进行精细研磨之前，还包括一键合的步骤：
将一载体晶圆与所述器件晶圆键合，所述器件晶圆设置有金属布线的表面与所述载体晶圆键合。
6.根据权利要求1所述的晶背减薄的方法，其特征在于，对所述半导体晶圆的背面进行精细研磨的步骤后，所述半导体晶圆的背面的厚度为10～20微米。
7.根据权利要求1所述的晶背减薄的方法，其特征在于，对所述半导体晶圆背面进行第一次化学机械研磨的步骤后，所述半导体晶圆的背面的厚度为4～6微米。
8.根据权利要求1所述的晶背减薄的方法，其特征在于，对所述半导体晶圆背面进行第二次化学机械研磨的步骤后，所述半导体晶圆的背面的厚度为2～3微米。
9.根据权利要求1所述的晶背减薄的方法，其特征在于，对所述半导体晶圆背面进行第二次化学机械研磨的步骤中，所述强氧化剂添加在化学机械研磨的研磨剂中，或者所述强氧化剂喷涂在化学机械研磨的研磨垫上。
10.根据权利要求1所述的晶背减薄的方法，其特征在于，所述强氧化剂为双氧水。
CN201910721979.4A 2019-08-06 2019-08-06 晶背减薄的方法 Pending CN110429023A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910721979.4A CN110429023A (zh) 2019-08-06 2019-08-06 晶背减薄的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910721979.4A CN110429023A (zh) 2019-08-06 2019-08-06 晶背减薄的方法

Publications (1)

Publication Number Publication Date
CN110429023A true CN110429023A (zh) 2019-11-08

Family

ID=68412864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910721979.4A Pending CN110429023A (zh) 2019-08-06 2019-08-06 晶背减薄的方法

Country Status (1)

Country Link
CN (1) CN110429023A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111844460A (zh) * 2020-07-08 2020-10-30 福建五克拉石业发展有限公司 一种天然大理石薄膜加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104802071A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法
CN104802068A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法
CN108081118A (zh) * 2016-11-22 2018-05-29 株式会社迪思科 晶片的加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104802071A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法
CN104802068A (zh) * 2014-01-24 2015-07-29 中芯国际集成电路制造(上海)有限公司 化学机械抛光方法
CN108081118A (zh) * 2016-11-22 2018-05-29 株式会社迪思科 晶片的加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111844460A (zh) * 2020-07-08 2020-10-30 福建五克拉石业发展有限公司 一种天然大理石薄膜加工方法

Similar Documents

Publication Publication Date Title
US6417108B1 (en) Semiconductor substrate and method of manufacturing the same
TWI393183B (zh) 雙面拋光半導體晶圓的方法
US6338805B1 (en) Process for fabricating semiconductor wafers with external gettering
TWI567811B (zh) 拋光半導體晶圓兩面的方法
US8377825B2 (en) Semiconductor wafer re-use using chemical mechanical polishing
US6376335B1 (en) Semiconductor wafer manufacturing process
US20170011903A1 (en) Method for manufacturing semiconductor wafer
KR100327840B1 (ko) Ｓｏｉ기판의 재생방법 및 재생기판
US20080315349A1 (en) Method for Manufacturing Bonded Wafer and Bonded Wafer
JP2006222453A (ja) シリコンウエーハの製造方法及びシリコンウエーハ並びにｓｏｉウエーハ
JPH11297583A (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
US5899731A (en) Method of fabricating a semiconductor wafer
US20020115294A1 (en) Epitaxial semiconductor wafer manufacturing method
CN110429023A (zh) 晶背减薄的方法
TWI251875B (en) Manufacturing method of bonding wafer
CN110429022A (zh) 晶背减薄的方法
CN102074472A (zh) 提高硅化学机械抛光效率的方法
JPH0897111A (ja) Ｓｏｉ基板の製造方法
JP4655797B2 (ja) 直接接合ウエーハの製造方法
JP3430499B2 (ja) 半導体ウェ−ハおよびその製造方法
JP2003151939A (ja) Ｓｏｉ基板の製造方法
TWI832570B (zh) 減少化學機械研磨中微刮痕缺陷的半導體製程
US20100144119A1 (en) Method of producing bonded wafer
JP3524009B2 (ja) Ｓｏｉウェーハおよびその製造方法
WO2001054178A1 (en) Semiconductor wafer manufacturing process

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191108

RJ01 Rejection of invention patent application after publication