CN110415633A - 源极驱动器及其操作方法 - Google Patents

Abstract

一种源极驱动器及其操作方法，源极驱动器的操作方法包括：相应于一时钟数据回复电路根据一显示数据产生的一时钟信号的频率，提供一参考信号；相应于该参考信号，对一触发信号进行多次延迟操作，以产生多个延迟信号；根据该些延迟信号提供多个输出控制信号；以及分别相应于该些输出控制信号，输出多个数据电压至多个像素电路。由此，数据电压即可依实际需要进行延迟，而使数据电压能大致同时抵达同列像素电路。

Description

源极驱动器及其操作方法

技术领域

本案涉及一种电子装置及方法。具体而言，本案涉及一种源极驱动器及其操作方法。

背景技术

随着科技的发展，显示装置已广泛地应用在人们的生活当中。

典型的显示装置，可包括栅极驱动电路与源极驱动电路。栅极驱动电路用以提供栅极信号至主动区，以令主动区的像素电路的开关开启。源极驱动电路用以提供数据电压至主动区中开关开启的像素电路，以令主动区中的像素电路相应于数据电压的电压进行显示。

然而，由于源极驱动电路传递数据电压至同列像素电路的传递路径长度彼此不同，导致同时输出的数据电压抵达同列像素电路的时间不一致。如此一来，将对影像品质造成影响。

发明内容

本案一实施方式涉及一种显示装置的源极驱动器。根据本案一实施例，显示装置的源极驱动器包括：一参考信号提供单元、一延迟模块、及一输出模块。该参考信号提供单元用以相应于一时钟数据回复电路根据一显示数据产生的一时钟信号的频率，提供一参考信号。该延迟模块用以相应于该参考信号，对一触发信号进行多次延迟操作，以产生多个延迟信号，并用以根据该延迟信号提供多个输出控制信号，其中该输出控制信号相对于该触发信号所延迟的多个期间部分或全部彼此不同。该输出模块用以分别相应于该输出控制信号，输出多个数据电压至多个像素电路。

优选地，该延迟模块相应于该参考信号改变对该触发信号的该延迟操作的多个延迟时间。

优选地，该延迟模块包括多个延迟单元，该延迟单元中的一个包括：多个延迟元件，延迟该延迟信号中的一个，以分别产生多个工作信号，其中该延迟元件延迟该延迟信号中的该者的时间彼此不同；以及一多工器，用以根据一选择信号，输出该工作信号中的一个，作为该延迟信号中的另一个。

优选地，该延迟元件用以相应于该参考信号，改变延迟该延迟信号中的该者的时间。

优选地，该延迟元件为电流延迟元件，该延迟元件用以相应于该参考信号中的一参考电流的大小，改变延迟该延迟信号中的该者的时间。

优选地，该参考电流的大小随该时钟数据回复电路根据该显示数据产生的该时钟信号的频率改变。

优选地，该延迟模块包括多个延迟单元，该延迟单元中的一个具有一第一信号端及一第二信号端，并用以接收一切换信号：在该切换信号具有一第一位准时，该延迟单元中的该者用以延迟来自该第一信号端的该延迟信号中的一第一延迟信号，并将延迟后的该第一延迟信号输出至该第二信号端；且在该切换信号具有一第二位准时，该延迟单元中的该者用以延迟来自该第二信号端的该延迟信号中的一第二延迟信号，并将延迟后的该第二延迟信号输出至该第一信号端。

优选地，该延迟模块包括多个延迟单元，其中该延迟单元中的一第一群组彼此电性串联连接，并用以依序产生该输出控制信号中的一第一部份，以令该输出模块在一第一方向上依序输出该数据电压的一第一部份；且其中该延迟单元中的一第二群组彼此电性串联连接，并用以依序产生该输出控制信号中的一第二部份，以令该输出模块在一第二方向上依序输出该数据电压的一第二部份。

优选地，该延迟模块包括多个延迟单元，该延迟单元彼此电性串联连接，用以依序产生该输出控制信号，以令该输出模块在一第一方向上依序输出该数据电压。

本案另一实施方式涉及一种显示装置的源极驱动器。根据本案一实施例，源极驱动器包括一延迟模块及一输出模块。该延迟模块用以对一触发信号进行多次延迟操作，以产生多个延迟信号，并用以根据该延迟信号提供多个输出控制信号，其中该输出控制信号相对于该触发信号所延迟的多个期间部分或全部彼此不同。该输出模块用以分别相应于该输出控制信号，输出多个数据电压至多个像素电路。该延迟模块还用以根据至少一选择信号，决定对该触发信号的该延迟操作中的至少一个的至少一延迟时间。

优选地，该延迟模块包括多个延迟单元，该延迟单元中的一个包括：多个延迟元件，延迟该延迟信号中的一个，以分别产生多个工作信号，其中该延迟元件延迟该延迟信号中的该者的时间彼此不同；以及一多工器，用以根据一选择信号，输出该工作信号中的一个，作为该延迟信号中的另一个。

优选地，该延迟元件用以相应于一参考信号，改变该延迟元件延迟该延迟信号中的该者的时间，其中该参考信号相应于该源极驱动器接收到的一显示数据的频率。

优选地，该延迟元件为电流延迟元件，该延迟元件用以相应于该参考信号中的一参考电流的大小，改变延迟该延迟信号中的该者的时间。

优选地，该参考电流的大小随该时钟数据回复电路根据该显示数据产生的该时钟信号的频率改变。

优选地，该源极驱动器还包括：一参考信号提供单元，用以相应于一时钟数据回复电路根据一显示数据产生的一时钟信号的频率，提供相应于该时钟信号的频率的一参考信号；其中该延迟模块相应于该参考信号改变对该触发信号的该延迟操作的多个延迟时间。

优选地，该延迟模块包括多个延迟单元，该延迟单元中的一个具有一第一信号端及一第二信号端，并用以接收一切换信号：在该切换信号具有一第一位准时，该延迟单元中的该者延迟来自该第一信号端的该延迟信号中的一第一延迟信号，并将延迟后的该第一延迟信号输出至该第二信号端；且在该切换信号具有一第二位准时，该延迟单元中的该者延迟来自该第二信号端的该延迟信号中的一第二延迟信号，并将延迟后的该第二延迟信号输出至该第一信号端。

优选地，该延迟模块包括多个延迟单元，其中该延迟单元中的一第一群组彼此电性串联连接，并用以依序产生该输出控制信号中的一第一部份，以令该输出模块在一第一方向上依序输出该数据电压的一第一部份；且其中该延迟单元中的一第二群组彼此电性串联连接，并用以依序产生该输出控制信号中的一第二部份，以令该输出模块在一第二方向上依序输出该数据电压的一第二部份。

优选地，该延迟模块包括多个延迟单元，该延迟单元彼此电性串联连接，用以依序产生该输出控制信号，以令该输出模块在一第一方向上依序输出该数据电压。

本案另一实施方式涉及一种源极驱动器的操作方法。根据本案一实施例，操作方法包括：相应于一时钟数据回复电路根据一显示数据产生的一时钟信号的频率，提供一参考信号；相应于该参考信号，对一触发信号进行多次延迟操作，以产生多个延迟信号；根据该延迟信号提供多个输出控制信号，其中该输出控制信号相对于该触发信号所延迟的多个期间部分或全部彼此不同；以及分别相应于该输出控制信号，输出多个数据电压至多个像素电路。

优选地，该延迟模块相应于该参考信号决定对该触发信号的该延迟操作的多个延迟时间。

通过应用上述一实施例，数据电压即可依实际需要进行延迟，而使数据电压能大致同时抵达同列像素电路。

附图说明

图1为根据本案一实施例所示出的显示装置的示意图；

图2为根据本案一实施例所示出的源极驱动器的示意图；

图3A为根据本案一实施例所示出的源极驱动器的部份示意图；

图3B为根据本案一实施例所示出的源极驱动器的信号波型图；

图4为根据本案一实施例所示出的延迟元件的示意图；

图5A为根据本案一实施例所示出的源极驱动器的部份示意图；

图5B为根据本案一实施例所示出的源极驱动器的信号波型图；

图6A为根据本案一实施例所示出的源极驱动器的部份示意图；

图6B为根据本案一实施例所示出的源极驱动器的信号波型图；及

图7为根据本发明一实施例所示出的源极驱动器的操作方法的流程图。

主要元件符号说明：

10：显示装置

40：栅极驱动电路

104：主动区

106：像素电路

SD：源极驱动电路

G(1)-G(N)：栅极信号

D(1)-D(M)：数据电压

A：节点

B：节点

CRC：时钟数据回复电路

RFU：参考信号提供单元

DLU：延迟模块

OPU：输出模块

DT：显示数据

CLK：时钟信号

REF：参考信号

STB：触发信号

ST1-STn：输出控制信号

DU1-DUn：延迟单元

OPC1-OPCn：输出单元

LTC1-LTCn：开关单元

DL1、…DL2、…、DLn-1：延迟信号

DR1、DR2：方向

DC1-DC3：延迟元件

MUX：多工器

WKS1-WKS3：工作信号

SEL：选择信号

SWU：切换信号产生器

SW1-SWn：切换信号

200：方法

S1-S4：操作

具体实施方式

以下将以附图及详细叙述清楚说明本公开内容的精神，任何所属技术领域中具有通常知识者在了解本公开内容的实施例后，当可由本公开内容所教示的技术，加以改变及修饰，其并不脱离本公开内容的精神与范围。

关于本文中所使用的『第一』、『第二』、…等，并非特别指称次序或顺位的意思，也非用以限定本发明，其仅为了区别以相同技术用语描述的元件或操作。

关于本文中所使用的『电性耦接』，可指二或多个元件相互直接作实体或电性接触，或是相互间接作实体或电性接触，而『电性耦接』还可指二或多个元件相互操作或动作。

关于本文中所使用的『包含』、『包括』、『具有』、『含有』等等，均为开放性的用语，即意指包含但不限于。

关于本文中所使用的『及/或』，包括所述事物的任一或全部组合。

关于本文中所使用的方向用语，例如：上、下、左、右、前或后等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本案。

关于本文中所使用的术语(terms)，除有特别注明外，通常具有每个术语使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本公开的术语将于下或在此说明书的别处讨论，以提供本领域技术人员在有关本公开的描述上额外的引导。

图1为根据本案一实施例所示出的显示装置10的示意图。在本实施例中，显示装置10包括像素电路106、源极驱动电路SD、以及栅极驱动电路40。像素电路106以矩阵形式排列，设置于主动区104中。在本实施例中，栅极驱动电路40逐列提供栅极信号G(1)-G(N)至像素电路106，以逐列开启像素电路106中的像素电路106的开关。源极驱动电路SD提供数据电压D(1)-D(M)至开关开启的像素电路106，以令此些像素电路106相应于数据电压D(1)-D(M)进行显示，其中N、M为自然数。应注意到，在本实施例中，虽以2个源极驱动电路SD为例进行说明，然而其它源极驱动电路SD的数量，如1个或多于2个，也在本案范围之中。

在一些做法中，由于传递数据电压D(1)-D(M)至同列像素电路106的传递路径长度彼此不同，故若数据电压D(1)-D(M)同时输出，其抵达同列的像素电路106的时间将不一致，而对影像品质造成影响。举例而言，如图1所示，若源极驱动电路SD同时输出数据电压D(1)与数据电压D(x)，则由于传递路径长度不同(例如数据电压D(1)抵达节点A的传递路径长于数据电压D(x)抵达节点B的传递路径)，数据电压D(1)与数据电压D(x)分别抵达A点与B点的时间不同，而影响影像品质。

在本案一实施例中，源极驱动电路SD可通过对数据电压D(1)-D(M)分别进行不同延迟，以使数据电压D(1)-D(M)能大致同时抵达同列像素电路。如此一来，可使像素电路106的操作更为准确，而提高影像品质。

参照图2，图2为根据本案一实施例所示出的一个源极驱动电路SD的示意图。应注意到，此处虽以输出数据电压D(1)-D(n)的源极驱动电路SD为例进行说明，然其它源极驱动电路SD亦可具有相似架构及功能。

在本实施例中，源极驱动电路SD用以接收显示数据DT，并根据显示数据DT产生提供至像素电路106的数据电压D(1)-D(n)。在一实施例中，数据电压D(1)-D(n)分别对应于位于源极驱动电路SD一侧的多个输出脚位(pin)。此外，在一实施例中，每一数据电压D(1)-D(n)传递至同列像素电路106的距离大致随其所对应的输出脚位的位置改变。例如，对应于两侧输出脚位的数据电压D(1)、D(n)传递至同列像素电路106的距离远于对应于中央输出脚位的数据电压D(x)传递至同列像素电路106的距离。

在本实施例中，源极驱动电路SD包括时钟数据回复电路CRC、参考信号提供单元RFU、延迟模块DLU、及输出模块OPU。在本实施例中，参考信号提供单元RFU电性连接于时钟数据回复电路CRC与延迟模块DLU的间，且延迟模块DLU电性连接于参考信号提供单元RFU与输出模块OPU之间。

在一实施例中，时钟数据回复电路CRC用以接收显示数据DT，并根据显示数据DT产生一时钟信号CLK。在一实施例中，时钟信号CLK与显示数据DT的时钟具大致相同频率。在一实施例中，时钟信号CLK相应于显示数据DT的时钟。在一实施例中，时钟数据回复电路CRC是利用一内部或外部锁相回路产生对应于显示数据DT的时钟的时钟信号CLK。

在一实施例中，参考信号提供单元RFU用以接收时钟信号CLK，并根据时钟信号CLK提供参考信号REF。在一实施例中，参考信号REF可包括参考电压及/或参考电流，但不以此为限。在一实施例中，参考信号提供单元RFU是根据时钟信号CLK的频率改变参考信号REF的大小。例如，时钟信号CLK的频率越高，参考信号REF的大小(如参考电压及/或参考电流的大小)越高；时钟信号CLK的频率越低，参考信号REF的大小(如参考电压及/或参考电流的大小)越低。

在一实施例中，参考信号提供单元RFU可整合于时钟数据回复电路CRC中，也可独立设置于时钟数据回复电路CRC外，本案不以上述实施例为限。

在一实施例中，延迟模块DLU接收参考信号REF及触发信号STB，并相应于参考信号REF，对触发信号STB进行多次延迟操作，以分别产生多个延迟信号(如图3中的延迟信号DL1、…DL2、…、DLn-1)。在一实施例中，此些延迟信号相对于触发信号STB所延迟的期间部分或全部彼此不同。

此外，在一实施例中，延迟模块DLU可根据触发信号STB及/或前述延迟信号，提供输出控制信号ST1-STn至输出模块OPU。在一实施例中，输出控制信号ST1-STn相对于触发信号STB所延迟的期间部分或全部彼此不同。

以另一角度而言，在一实施例中，延迟模块DLU是相应于参考信号REF，对触发信号STB进行多次延迟操作，以产生输出控制信号ST1-STn中的部份或全部至输出模块OPU。

在一实施例中，延迟模块DLU是相应于参考信号REF的大小改变对触发信号STB的前述延迟操作中的部份或全部的延迟时间。在一实施例中，延迟模块DLU是相应于参考信号REF中的参考电流及/或参考电压的大小，改变对触发信号STB的前述延迟操作中的部份或全部的延迟时间。

在一实施例中，触发信号STB为脉波，且前述多个延迟信号分别为触发信号STB受前述延迟操作中的一或多次所延迟的脉波。在一实施例中，前述延迟信号的上升沿(raising edge)及/或下降沿(falling edge)的时间点与触发信号STB的上升沿及/或下降沿的时间点不同。在一实施例中，前述延迟信号的上升沿及/或下降沿的时间点部分或全部彼此不同。

在一实施例中，触发信号STB为脉波，且前述多个输出控制信号ST1-STn中的部分或全部分别为触发信号STB受前述延迟操作中的一或多次所延迟的脉波。在一实施例中，前述输出控制信号ST1-STn的上升沿及/或下降沿的时间点部分或全部彼此不同。

在一实施例中，输出模块OPU用以接收数据电压D(1)-D(n)，并用以相应于输出控制信号ST1-STn输出数据电压D(1)-D(n)。在一实施例中，输出模块OPU是分别相应于前述输出控制信号ST1-STn的上升沿或下降沿的时间点，输出数据电压D(1)-D(n)。

由于延迟模块DLU提供前述输出控制信号ST1-STn的时间部分或全部不同，输出模块OPU输出数据电压D(1)-D(n)的时间部分或全部不同。

通过应用上述一实施例，即可使源极驱动电路SD得以调整输出模块OPU输出数据电压D(1)-D(n)的时间。如此一来，源极驱动电路SD即可使对应传递路径较长的数据电压(如数据电压D(1)、D(n))具有较短延迟，并使对应传递路径较短的数据电压(如数据电压D(x))具有较长延迟，而使数据电压D(1)-D(n)能大致同时抵达同列像素电路106。

在以下段落中，将参照图3A及图3B，对本案一实施例的进一步细节进行说明，然本案不以此为限。

在一实施例中，延迟模块DLU具有多个延迟单元DU1-DUn。在一实施例中，输出模块OPU具有多个输出单元OPC1-OPCn与多个开关单元LTC1-LTCn。延迟单元DU1-DUn可分为两个群组，其中第一群组(包括延迟单元DU1-DU3)彼此电性串联连接，且第二群组(包括延迟单元DUn-1、DUn)彼此电性串联连接。

在一实施例中，在第一群组中，每一延迟单元用以相应于参考信号REF进行一次前述延迟操作，以产生前述延迟信号。举例而言，延迟单元DU1相应于参考信号REF对触发信号STB进行延迟操作，以产生延迟信号DL1；且延迟单元DU2相应于参考信号REF对延迟信号DL1进行延迟操作，以产生延迟信号DL2，并传送延迟信号DL2至次一延迟单元(如延迟单元DU3)，其余可类推。其中，延迟信号DL1可视为是对触发信号STB进行1次延迟操作后的延迟信号，且延迟信号DL2可视为是对触发信号STB进行2次延迟操作后的延迟信号。

类似地，在第二群组中，每一延迟单元用以相应于参考信号REF进行一次前述延迟操作，以产生前述延迟信号。举例而言，延迟单元DUn相应于参考信号REF对触发信号STB进行延迟操作，以产生延迟信号DLn-1；且延迟单元DUn-1相应于参考信号REF对延迟信号DLn-1进行延迟操作，以产生延迟信号DLn-2，并传送延迟信号DL2至次一延迟单元，其余可类推。其中，延迟信号DLn-1可视为是对触发信号STB进行1次延迟操作后的延迟信号，且延迟信号DLn-2可视为是对触发信号STB进行2次延迟操作后的延迟信号。

应注意到，在一些实施例中，延迟单元Dun也可对不同于触发信号STB的其它触发信号进行延迟，且本案不以上述实施例为限。

此外，在一些实施例中，同样是通过对触发信号STB一次延迟操作而得到的延迟信号DLn-1与延迟信号DL1的上升沿的时间点可彼此相同或不同，且其下降沿的时间点可彼此相同或不同。

在一实施例中，每一延迟单元DU1-DUn分别对应输出单元OPC1-OPCn中的一个与开关单元LTC1-LTCn中的一个。例如，延迟单元DU1对应输出单元OPC1与开关单元LTC1，且延迟单元DU2对应输出单元OPC2与开关单元LTC2。其余可类推。

在一实施例中，每一延迟单元DU1-DUn分别根据其所接收到的触发信号STB或延迟信号，提供输出控制信号ST1-STn。例如，在本实施例中，延迟单元DU1根据触发信号STB产生输出控制信号ST1，且延迟单元DU2根据延迟信号DL1提供输出控制信号ST2。在一实施例中，每一延迟单元DU1-DUn可分别将其所接收到的触发信号STB或延迟信号直接做为输出控制信号ST1-STn。

然而，在不同实施例中，延迟单元DU1-DUn亦可根据其所输出的延迟信号提供输出控制信号ST1-STn。例如，延迟单元DU2根据其所输出的延迟信号DL2提供输出控制信号ST2。

在一实施例中，输出单元OPC1-OPCn用以分别接收并缓冲数据电压D(1)-D(n)，以持续输出数据电压D(1)-D(n)。在一实施例中，输出单元OPC1-OPCn可为缓冲器(buffer)。在一实施例中，输出单元OPC1-OPCn可用操作放大器实现。

在一实施例中，开关单元LTC1-LTCn分别电性于输出单元OPC1-OPCn和像素电路106的间，用以接收来自延迟单元DU1-DUn的输出控制信号ST1-STn，并相应于输出控制信号ST1-STn阻挡或允许数据电压D(1)-D(n)输出至像素电路106。例如，开关单元LTC1相应于输出控制信号ST1的下降沿使数据电压D(1)输出至像素电路106；且开关单元LTC2相应于输出控制信号ST2的下降沿使数据电压D(2)输出至像素电路106。其余可类推。

特别参照图3B，在本实施例中，在触发信号STB与输出控制信号ST1的下降沿相同的情况下，数据电压D(1)相应于触发信号STB的下降沿输出。而后，数据电压D(2)相应于经过一次延迟的触发信号STB(如延迟信号DL1)的下降沿输出。而后，数据电压D(3)相应于经过两次延迟的触发信号STB(如延迟信号DL1)的下降沿输出。其余以此类推。

类似地，数据电压D(n)相应于触发信号STB的下降沿输出。而后，数据电压D(n-1)相应于经过一次延迟的触发信号STB(如延迟信号DLn-1)的下降沿输出。其余以此类推。

以另一角度而言，在本实施例中，第一群组的延迟单元依序提供输出控制信号ST1-STn中的相应部份，以令开关单元LTC1-LTCn中的相应部份在方向DR1上依序输出数据电压D(1)-D(n)的中的相应部份(参照图3A)。并且，第二群组的延迟单元依序提供输出控制信号ST1-STn中的相应部份，以令开关单元LTC1-LTCn中的相应部份在方向DR2上依序输出数据电压D(1)-D(n)的中的相应部份，其中方向DR2与方向DR1彼此相反。

通过应用上述一实施例，即可使对应传递路径较长的数据电压(如数据电压D(1)、D(n))具有较短延迟，并使对应传递路径较短的数据电压(如数据电压D(2))具有较长延迟，而使数据电压D(1)-D(n)能大致同时抵达同列像素电路106。

在以下段落中，将参照图4，对本案一实施例的进一步细节进行说明，然本案不以此为限。

应注意到，以下虽以延迟单元DU2为例进行说明，然其它延迟单元也可具有类似结构与功能。

在一实施例中，延迟单元DU2包括多个延迟元件DC1-DC3以及多工器MUX。在一实施例中，延迟元件DC1-DC3分别用以接收延迟信号DL1，并相应于参考信号REF对延迟信号DL1进行不同延迟操作，以分别产生相较于延迟信号DL1具不同延迟时间的工作信号WKS1-WKS3。

在一实施例中，延迟元件DC1-DC3对延迟信号DL1进行延迟操作的延迟时间彼此不同。举例而言，延迟元件DC1可对延迟信号DL1进行2ns的延迟、延迟元件DC2可对延迟信号DL1进行4ns的延迟、且延迟元件DC3可对延迟信号DL1进行6ns的延迟。应注意到，以上数值仅为例示，本案不以此为限。

在一实施例中，多工器MUX可接收此些工作信号WKS1-WKS3及选择信号SEL，并根据选择信号SEL，在此些工作信号WKS1-WKS3中输出一个作为延迟信号DL2。在一实施例中，选择信号SEL可为预先设置，或相应于数据电压D(1)-D(n)的传递延迟而进行设置，然本案不以此为限。

通过上述设置，即可相应于数据电压D(1)-D(n)抵达同列像素电路106的时间，决定延迟单元DU1-DUn的延迟操作的延迟时间，而使设置更为弹性。

应注意到，虽然上述实施例以3个延迟元件为例进行说明，然而其它数量的延迟元件也在本案范围的中。

此外，在不同实施例中，延迟单元DU2亦可能仅具有单一延迟元件，且上述多工器MUX及选择信号SEL可相应省略，故本案不以前述实施例为限。

另一方面，在一实施例中，延迟元件DC1-DC3亦相应于参考信号REF改变对延迟信号DL1进行延迟操作的延迟时间。举例而言，在输入至源极驱动器SD的显示数据DT的时钟频率较高，而使参考信号REF较大的情况下，延迟元件DC1可改变为对延迟信号DL1进行4ns的延迟、延迟元件DC2可改变为对延迟信号DL1进行8ns的延迟、延迟元件DC3可改变为对延迟信号DL1进行12ns的延迟。

又举例而言，在输入至源极驱动器SD的显示数据DT的时钟频率较低，使参考信号REF较小的情况下，延迟元件DC1可改变为对延迟信号DL1进行1ns的延迟、延迟元件DC2可改变为对延迟信号DL1进行2ns的延迟、延迟元件DC3可改变为对延迟信号DL1进行3ns的延迟。

在一实施例中，延迟元件DC1-DC3可用电流延迟元件实现，且延迟元件DC1-DC3相应于参考信号REF中的参考电流的大小改变对延迟信号DL1进行延迟操作的延迟时间，然而其它设置也在本案范围之中。

通过上述设置，即可相应于输入至源极驱动器SD的显示数据DT的时钟频率改变延迟元件DC1-DC3进行延迟操作的延迟时间。

应注意到，在不同实施例中，上述相应于参考信号REF改变前述延迟操作的延迟时间的功能可省略，且参考信号提供单元RFU、参考信号REF等相应元件及信号可相应省略，本案不以上述实施例为限。

参照第5A、5B图。在一实施例中，延迟单元DU1-DUn更用以分别接收切换信号SW1-SWn，以决定延迟单元DU1-DUn的延迟信号接收及输出方向。

以下举延迟单元DU2为例进行说明，然其它延迟单元亦可具有类似结构与功能。

在一实施例中，延迟单元DU2具有第一信号端及第二信号端。第一信号端电性连接延迟单元DU1，且第二信号端电性连接延迟单元DU2。延迟单元DU2用以接收切换信号SW2。

在一实施例中，在切换信号SW2具有第一位准(如高位准)时，延迟单元DU1用以延迟来自第一信号端的延迟信号DL1，并将延迟后的延迟信号DL1输出至第二信号端作为延迟信号DL2。在切换信号SW2具有第二位准(如低位准)时，延迟单元DU1用以延迟来自第二信号端的延迟信号DL2，并将延迟后的延迟信号DL2输出至第一信号端作为延迟信号DL1。

在图5A、5B的实施例中，可通过控制切换信号SW1-SWn的准位，使延迟单元DU1-DUn的延迟信号接收及输出方向彼此相同(如向下)，从而使延迟单元DU1-DUn依序提供输出控制信号ST1-STn，以令开关单元LTC1-LTCn在方向DR1上依序输出数据电压D(1)-D(n)。

类似地，在图6A、6B的实施例中，可通过控制切换信号SW1-SWn的准位，使延迟单元DU1-DUn的延迟信号接收及输出方向彼此相同(如向上)，从而使延迟单元DU1-DUn依序提供输出控制信号ST1-STn，以令开关单元LTC1-LTCn在方向DR2上依序输出数据电压D(1)-D(n)。

在一实施例中，源极驱动电路SD可更包括切换信号产生器SWU，用以产生前述切换信号SW1-SWn。

此外，虽然图3A未示出，然在图3A、3B的实施例中，亦可通过控制切换信号SW1-SWn的部份准位，使第一群组的延迟单元的延迟信号接收及输出方向彼此相同(如向下)，以令开关单元LTC1-LTCn的相应部份在方向DR1上依序输出数据电压D(1)-D(n)的相应部份。另外，亦可通过控制切换信号SW1-SWn的另一部份准位，使第二群组的延迟单元的延迟信号接收及输出方向彼此相同(如向上)，而不同于第一群组的延迟单元的延迟信号接收及输出方向，以令开关单元LTC1-LTCn的相应部份在方向DR2上依序输出数据电压D(1)-D(n)的相应部份。

然而，应注意到，在不同实施例中，上述延迟单元DU1-DUn的延迟信号接收及输出方向可为固定的或预先设置。在如此设置下，前述切换信号SW1-SWn及切换信号产生器SWU可相应省略。

图7为根据本发明一实施例所示出的源极驱动电路的操作方法200的流程图。

其中，操作方法200可应用于相同或相似于图2中所示结构的源极驱动电路。而为使叙述简单，以下将根据本发明一实施例，以图2中的源极驱动电路SD为例进行对操作方法200叙述，然本发明不以此应用为限。

另外，应了解到，在本实施方式中所提及的操作方法200的操作，除特别叙明其顺序者外，均可依实际需要调整其前后顺序，甚至可同时或部分同时执行。

再者，在不同实施例中，此些操作也可适应性地增加、置换、及/或省略。

在本实施例中，操作方法200包括以下操作。

在操作S1中，源极驱动电路SD相应于时钟数据回复电路CRC根据显示数据DT产生的时钟信号CLK的频率，提供参考信号REF。在一实施例中，参考信号REF的大小相应于时钟信号CLK的频率。

在操作S2中，源极驱动电路SD相应于参考信号REF，对触发信号STB进行多次延迟操作，以产生多个延迟信号。在一实施例中，此些延迟信号相对于触发信号STB所延迟的期间部分或全部彼此不同。

在操作S3中，源极驱动电路SD根据前述延迟信号提供多个输出控制信号ST1-STn。在一实施例中，输出控制信号ST1-STn相对于触发信号STB所延迟的期间部分或全部彼此不同。

在操作S4中，源极驱动电路SD分别相应于输出控制信号ST1-STn，输出多个数据电压D(1)-D(n)至多个像素电路106。

其中，上述操作的具体细节皆可参照前述段落，故在此不赘述。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的变动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (20)

1.一种源极驱动器，其特征在于包括：

一参考信号提供单元，用以相应于一时钟数据回复电路根据一显示数据产生的一时钟信号的频率，提供一参考信号；

一延迟模块，用以相应于该参考信号，对一触发信号进行多次延迟操作，以产生多个延迟信号，并用以根据该延迟信号提供多个输出控制信号，其中该输出控制信号相对于该触发信号所延迟的多个期间部分或全部彼此不同；以及

一输出模块，用以分别相应于该输出控制信号，输出多个数据电压至多个像素电路。

2.根据权利要求1所述的源极驱动器，其特征在于，该延迟模块相应于该参考信号改变对该触发信号的该延迟操作的多个延迟时间。

3.根据权利要求1所述的源极驱动器，其特征在于，该延迟模块包括多个延迟单元，该延迟单元中的一个包括：

多个延迟元件，延迟该延迟信号中的一个，以分别产生多个工作信号，其中该延迟元件延迟该延迟信号中的该者的时间彼此不同；以及

一多工器，用以根据一选择信号，输出该工作信号中的一个，作为该延迟信号中的另一个。

4.根据权利要求3所述的源极驱动器，其特征在于，该延迟元件用以相应于该参考信号，改变延迟该延迟信号中的该者的时间。

5.根据权利要求4所述的源极驱动器，其特征在于，该延迟元件为电流延迟元件，该延迟元件用以相应于该参考信号中的一参考电流的大小，改变延迟该延迟信号中的该者的时间。

6.根据权利要求5所述的源极驱动器，其特征在于，该参考电流的大小随该时钟数据回复电路根据该显示数据产生的该时钟信号的频率改变。

7.根据权利要求1所述的源极驱动器，其特征在于，该延迟模块包括多个延迟单元，该延迟单元中的一个具有一第一信号端及一第二信号端，并用以接收一切换信号：

在该切换信号具有一第一位准时，该延迟单元中的该者用以延迟来自该第一信号端的该延迟信号中的一第一延迟信号，并将延迟后的该第一延迟信号输出至该第二信号端；

且在该切换信号具有一第二位准时，该延迟单元中的该者用以延迟来自该第二信号端的该延迟信号中的一第二延迟信号，并将延迟后的该第二延迟信号输出至该第一信号端。

8.根据权利要求1至7中任一个所述的源极驱动器，其特征在于，该延迟模块包括多个延迟单元，其中该延迟单元中的一第一群组彼此电性串联连接，并用以依序产生该输出控制信号中的一第一部份，以令该输出模块在一第一方向上依序输出该数据电压的一第一部份；

且其中该延迟单元中的一第二群组彼此电性串联连接，并用以依序产生该输出控制信号中的一第二部份，以令该输出模块在一第二方向上依序输出该数据电压的一第二部份。

9.根据权利要求1至7中任一个所述的源极驱动器，其特征在于，该延迟模块包括多个延迟单元，该延迟单元彼此电性串联连接，用以依序产生该输出控制信号，以令该输出模块在一第一方向上依序输出该数据电压。

10.一种源极驱动器，其特征在于包括：

一延迟模块，用以对一触发信号进行多次延迟操作，以产生多个延迟信号，并用以根据该延迟信号提供多个输出控制信号，其中该输出控制信号相对于该触发信号所延迟的多个期间部分或全部彼此不同；以及

一输出模块，用以分别相应于该输出控制信号，输出多个数据电压至多个像素电路；

其中该延迟模块还用以根据至少一选择信号，决定对该触发信号的该延迟操作中的至少一个的至少一延迟时间。

11.根据权利要求10所述的源极驱动器，其特征在于，该延迟模块包括多个延迟单元，该延迟单元中的一个包括：

多个延迟元件，延迟该延迟信号中的一个，以分别产生多个工作信号，其中该延迟元件延迟该延迟信号中的该者的时间彼此不同；以及

一多工器，用以根据一选择信号，输出该工作信号中的一个，作为该延迟信号中的另一个。

12.根据权利要求11所述的源极驱动器，其特征在于，该延迟元件用以相应于一参考信号，改变该延迟元件延迟该延迟信号中的该者的时间，其中该参考信号相应于该源极驱动器接收到的一显示数据的频率。

13.根据权利要求12所述的源极驱动器，其特征在于，该延迟元件为电流延迟元件，该延迟元件用以相应于该参考信号中的一参考电流的大小，改变延迟该延迟信号中的该者的时间。

14.根据权利要求13所述的源极驱动器，其特征在于，该参考电流的大小随该时钟数据回复电路根据该显示数据产生的该时钟信号的频率改变。

15.根据权利要求10所述的源极驱动器，其特征在于，还包括：

一参考信号提供单元，用以相应于一时钟数据回复电路根据一显示数据产生的一时钟信号的频率，提供相应于该时钟信号的频率的一参考信号；

其中该延迟模块相应于该参考信号改变对该触发信号的该延迟操作的多个延迟时间。

16.根据权利要求10所述的源极驱动器，其特征在于，该延迟模块包括多个延迟单元，该延迟单元中的一个具有一第一信号端及一第二信号端，并用以接收一切换信号：

在该切换信号具有一第一位准时，该延迟单元中的该者延迟来自该第一信号端的该延迟信号中的一第一延迟信号，并将延迟后的该第一延迟信号输出至该第二信号端；

且在该切换信号具有一第二位准时，该延迟单元中的该者延迟来自该第二信号端的该延迟信号中的一第二延迟信号，并将延迟后的该第二延迟信号输出至该第一信号端。

17.根据权利要求10至16中任一个所述的源极驱动器，其特征在于，该延迟模块包括多个延迟单元，其中该延迟单元中的一第一群组彼此电性串联连接，并用以依序产生该输出控制信号中的一第一部份，以令该输出模块在一第一方向上依序输出该数据电压的一第一部份；

且其中该延迟单元中的一第二群组彼此电性串联连接，并用以依序产生该输出控制信号中的一第二部份，以令该输出模块在一第二方向上依序输出该数据电压的一第二部份。

18.根据权利要求10至16中任一个所述的源极驱动器，其特征在于，该延迟模块包括多个延迟单元，该延迟单元彼此电性串联连接，用以依序产生该输出控制信号，以令该输出模块在一第一方向上依序输出该数据电压。

19.一种源极驱动器的操作方法，其特征在于包括：

相应于一时钟数据回复电路根据一显示数据产生的一时钟信号的频率，提供一参考信号；

相应于该参考信号，对一触发信号进行多次延迟操作，以产生多个延迟信号；

根据该延迟信号提供多个输出控制信号，其中该输出控制信号相对于该触发信号所延迟的多个期间部分或全部彼此不同；以及

分别相应于该输出控制信号，输出多个数据电压至多个像素电路。

20.根据权利要求19所述的源极驱动器的操作方法，其特征在于，该延迟模块相应于该参考信号决定对该触发信号的该延迟操作的多个延迟时间。