[go: up one dir, main page]

CN110400757B - 半导体器件的封装方法、封装组件及电子设备 - Google Patents

半导体器件的封装方法、封装组件及电子设备 Download PDF

Info

Publication number
CN110400757B
CN110400757B CN201910655731.2A CN201910655731A CN110400757B CN 110400757 B CN110400757 B CN 110400757B CN 201910655731 A CN201910655731 A CN 201910655731A CN 110400757 B CN110400757 B CN 110400757B
Authority
CN
China
Prior art keywords
semiconductor device
photoresist layer
polymer film
film
packaging method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910655731.2A
Other languages
English (en)
Other versions
CN110400757A (zh
Inventor
戴聿昌
庞长林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intellimicro Medical Co ltd
Original Assignee
Intellimicro Medical Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intellimicro Medical Co ltd filed Critical Intellimicro Medical Co ltd
Priority to CN201910655731.2A priority Critical patent/CN110400757B/zh
Publication of CN110400757A publication Critical patent/CN110400757A/zh
Priority to PCT/CN2020/102297 priority patent/WO2021013030A1/zh
Application granted granted Critical
Publication of CN110400757B publication Critical patent/CN110400757B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请公开了一种半导体器件的封装方法、封装组件及电子设备。该封装方法包括：形成位于半导体器件下方的支撑结构，并且暴露半导体器件底面的周边部分；形成覆盖半导体器件的聚合物膜；以及去除支撑结构，其中，聚合物膜至少形成在半导体器件底面的周边部分和侧面上。该封装方法能避免半导体器件在焊接或粘附至其他电路元件时，由于焊接导电材料或导电胶粘附至侧面而出现的短路，进而降低焊接或粘附工艺的精度要求，提高工艺良品率。并且位于底面的周边部分的聚合物膜增加了短路保护可靠度，以及聚合物膜与半导体器件之间的结合强度。聚合物膜同时起到防机械损伤、水汽侵蚀及化学腐蚀的保护层的作用，增加了半导体器件的可靠性和稳定性。

Description

半导体器件的封装方法、封装组件及电子设备
技术领域
本发明涉及半导体器件技术领域，更具体地，涉及一种半导体器件的封装方法、封装组件及电子设备。
背景技术
在现有技术中，通过在硅等半导体衬底的划分区域中形成堆叠结构来制造半导体器件，并把半导体衬底切割形成单独的各个半导体器件。半导体器件经由位于半导体器件表面的焊盘(metal pad)与外部电路电连接，例如将焊盘经由焊锡或导电胶焊接或粘附至外部电路，从而实现电连接。
以半导体器件中的硅电容器为例，硅电容器包括衬底和位于衬底底面的两个焊盘，两个焊盘之间通过绝缘层隔离，通过附着于焊盘的导电胶，将硅电容器与其它电路元件电连接。
在进行电连接工序时，焊接材料或导电胶很容易粘附到衬底(如：硅)的侧面，由于硅的半导体特性，进而导致硅电容器因短路而失效。现有技术通过采用一种掩膜工艺来附着导电胶，即先在电路元件上放置掩膜，涂覆导电胶后，再移出掩膜，最后贴附硅电容器，该工艺操作复杂、难度大、产品良率低。
除了硅电容器外，其它半导体器件，也可能存在以上的技术问题。因此，亟需对现有技术的半导体器件封装组件进行进一步改进，以解决上述问题。
发明内容
鉴于上述问题，本发明的目的在于提供一种半导体器件的封装方法、封装组件及电子设备，避免半导体器件在焊接或粘附至其他电路元件时，由于焊接材料或导电胶粘附而出现的短路。
根据本发明的第一方面，提供一种半导体器件的封装方法，所述半导体器件包括侧面、底面以及在所述底面上暴露的至少一个焊盘，所述封装方法包括：形成位于所述半导体器件下方的支撑结构，所述支撑结构接触所述焊盘，并且暴露所述底面的周边部分；形成覆盖所述半导体器件的聚合物膜；以及去除所述支撑结构，以暴露所述焊盘；其中，所述聚合物膜至少形成在所述底面的周边部分和所述侧面上。
优选地，形成支撑结构的步骤包括：在衬底上形成第一光刻胶层；以及图案化所述第一光刻胶层；其中，所述第一光刻胶层用于形成台阶以使聚合物材料进入所述底面的周边部分。
优选地，在形成第一光刻胶层之前，还包括：在所述衬底上形成第二光刻胶层；其中，所述第一光刻胶层形成于所述第二光刻胶层之上，所述第二光刻胶层在去除所述支撑结构的步骤中溶解以使所述半导体器件分离。
优选地，图案化所述第一光刻胶层的方法包括：采用光源照射所述第一光刻胶层，以对所述第一光刻胶层进行曝光处理；以及采用显影液去除被感光的所述第一光刻胶层，以暴露出所述半导体器件的所述底面的周边部分；其中，采用光源照射所述第一光刻胶层时，位于所述底面下方的至少部分所述第一光刻胶层被所述半导体器件遮挡。
优选地，所述聚合物膜为派瑞林膜，所述派瑞林膜采用化学气相沉积工艺制程覆盖所述半导体器件。
优选地，所述聚合物膜为聚酰亚胺(Polyimide)膜，聚丙烯(Polypropylene)膜，聚对苯二甲酸(PET，PETE，Polyethylene Terephthalate)膜，所述聚合物膜采用旋涂法或注塑法覆盖所述半导体器件。
优选地，在形成所述聚合物膜之后，还包括：切割所述聚合物膜以分离所述半导体器件，切割所述聚合物膜的方法包括机械切割工艺、MEMS工艺、热切割工艺或激光切割工艺。
优选地，采用MEMS工艺切割所述聚合物膜的方法包括：在所述聚合物膜形成金属膜；在所述金属膜上形成第三光刻胶层；图案化所述第三光刻胶层；去除暴露的所述金属膜和所述聚合物膜；去除剩余的所述金属膜。
根据本发明的第二方面，提供一种半导体器件封装组件，包括：半导体器件，所述半导体器件包括侧面、底面以及在所述底面上暴露的至少一个焊盘；以及覆盖所述半导体器件的聚合物膜；其中，所述聚合物膜至少形成在所述底面的周边部分和所述侧面上。
根据本发明的第三方面，提供一种电子设备，包括：采用如上所述的封装方法制造的半导体器件封装组件。
本发明提供的技术方案，形成了覆盖半导体器件的聚合物膜，且聚合物膜至少包裹半导体器件底面的周边部分和侧面，在将半导体器件焊接或粘附至其他电路元件时，即使焊接材料或导电胶粘附到了半导体器件的侧壁，由于聚合物膜的绝缘作用，避免了半导体器件出现短路，进而降低了半导体器件焊接或粘附工艺的精度要求，提高工艺良品率。
进一步地，本发明中位于底面周边部分的聚合物膜增加了短路保护可靠度以及聚合物膜与半导体器件之间的结合强度，从而增加了半导体器件封装组件的使用寿命。
进一步地，本发明的聚合物膜还起到了对半导体器件的防机械损伤，水汽侵蚀及化学腐蚀的保护层的作用，增加了半导体器件的可靠性和稳定性。
进一步地，本发明将半导体器件封装组件与其它电路元件贴合时，采用常规的粘接工艺即可，无需采用现有技术的掩膜工艺，操作简单、良率高，大大提高了半导体器件的使用范围及适用领域。
进一步地，本发明提供的技术方案，可以同时形成多个半导体器件封装组件，该方案简单易行，适合工业化生产。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1示出了根据本发明实施例的半导体器件的封装方法的一个或多个阶段的分解图；
图2示出了根据本发明实施例的封装方法的一个或多个阶段的立体图；
图3a至3f示出了根据本发明实施例的半导体器件的封装方法的各个阶段的截面图；
图4a至4e示出了根据本发明实施例的采用MEMS制造工艺切割聚合物膜的各个阶段的截面图；
图5示出了根据本发明实施例的半导体器件的封装方法的一个或多个阶段的俯视图；
图6a示出了根据本发明实施例的半导体器件封装组件的实物图；
图6b示出了根据本发明实施例的附着导电胶的半导体器件封装组件的实物图。
附图标记列表
100 支撑结构
101 衬底
102 第二光刻胶层
103 第一光刻胶层
110 半导体器件
111 焊盘
120 聚合物膜
121 夹持端
130 金属膜
131 第三光刻胶层
140 晶圆
150 导电胶
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”的表述方式。
在本申请中，术语“半导体结构”指在半导体器件的封装方法的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。
如图1和图2所示，在半导体器件的封装方法的一个或多个阶段中，形成了包括支撑结构100、半导体器件110以及覆盖半导体器件110的聚合物膜120的半导体结构。在后续工艺制程中，将去除支撑结构100，以形成半导体器件封装组件。
半导体器件110包括侧面、底面以及在底面上暴露的至少一个焊盘111。支撑结构100至少包括衬底101及图案化后的第一光刻胶层103，在优选的实施例中，支撑结构100还包括第二光刻胶层102。衬底101用于提供机械支撑，第二光刻胶层102用于在切割工艺中保护衬底101，以及在去除支撑结构100时发生溶解以去除衬底101，图案化的第一光刻胶层103用于提供台阶结构，以支撑半导体器件110，图案化的第一光刻胶层103接触焊盘111，且半导体器件110底面的周边部分形成用于容纳聚合物膜的空间。
聚合物膜120至少形成于半导体器件110底面的周边部分和侧面，位于周边部分的聚合物膜(如图1虚线框内所示)的厚度由半导体器件110的底面与第二光刻胶层102的表面的距离控制，其宽度由第一光刻胶层103被蚀刻的深度控制。进一步地，聚合物膜120还形成于半导体器件110的顶面。
在替代的实施例中，支撑结构100例如包括半导体衬底、金属片、塑料片、玻璃片、陶瓷片或者任意的叠层结构，用于支撑半导体器件110的底面，并在底面的周边部分形成用于容纳聚合物膜120的空间。
图3a至3f示出了根据本发明实施例的半导体器件的封装方法的各个阶段的截面图。截面图沿着图2中的AA线截取。
该方法开始于已经在衬底101上形成第一光刻胶层103和第二光刻胶层102的半导体结构，如图3a所示。第一光刻胶层103为正光刻胶层。例如采用旋涂正光刻胶的工艺制程形成第一光刻胶层103，之后将半导体器件110压入第一光刻胶层103，并对第一光刻胶层进行软烤，以增加半导体器件110在第一光刻胶层103中的附着力。
在该实施例中，第二光刻胶层102和第一光刻胶层103分别为相反极性的光刻胶层，例如，第二光刻胶层102为负光刻胶层，第一光刻胶层103为正光刻胶层。第二光刻胶层102用于在切割工艺中保护衬底101并在释放器件的时候作为牺牲层。在替代的实施例中，可以省去第二光刻胶层102，以简化工艺流程。
在该步骤中，衬底101例如为晶圆(wafer)，晶圆清洁完成后，在晶圆的表面旋涂负光刻胶，并对负光刻胶进行软烤、曝光，例如将负光刻胶全部暴露于光源，由于负光刻胶在曝光区能很快地发生光固化反应，因此形成了整体被固化的第二光刻胶层102，使第二光刻胶层102在后续的显影工艺中得以保留。
进一步地，在第一光刻胶层103上放置至少一个半导体器件110，如图3b所示。在该实施例中，半导体器件110的底面与第二光刻胶层102的表面具有缝隙，即，半导体器件110与第二光刻胶层102的表面不完全贴紧，或隔开预定距离，通过控制将半导体器件110压入第一光刻胶层103的作用力和按压时间可以控制预定距离的大小。
进一步地，图案化第一光刻胶层103，以形成支撑结构100，如图3c所示。在该步骤中，采用自对准工艺对第一光刻胶层103进行曝光处理，即，利用半导体器件110作为遮挡掩膜，采用光源照射第一光刻胶层103，以对第一光刻胶层103进行曝光处理，位于半导体器件110底面下方的第一光刻胶层103被半导体器件110遮挡。曝光处理之后，采用显影液去除被感光的第一光刻胶层103，以对第一光刻胶层103进行过显影(over develop)处理，并形成支撑结构100，该支撑结构100的表面与半导体器件110的表面具有缝隙，通过控制显影时间可以控制缝隙的横向深度。
在替代的实施例中，采用垂直照射的方式利用半导体器件110作为遮挡掩膜和/或采用倾角照射的方式以对位于半导体器件110底面的周边部分的第一光刻胶层103进行曝光处理，通过控制曝光过程中光源照射的倾角可以控制控制缝隙的横向深度。
优选地，焊盘111位于半导体器件110底面的边缘处，焊盘111的截面形状可以为矩形、梯形或台阶形。第一光刻胶层103的形状与半导体器件110互补，焊盘111部分表面的第一光刻胶层103被去除(参见图3c中的放大图，焊盘111的倒角处及部分底面形成缝隙)，以形成用于容纳聚合物膜的空间。
优选地，在对第一光刻胶层103进行曝光、显影之后，对半导体结构进行清洗、甩干、热盘烘干。
进一步地，形成覆盖半导体器件110的聚合物膜120，如图3d所示。聚合物膜120至少形成于半导体器件110的侧面和底面的周边部分。
以半导体器件110的形状是长方体为例，半导体器件110的顶面、侧面及底面的周边部分均为暴露表面，因此半导体器件110的顶面、侧面及底面的周边部分均沉积有聚合物膜120，对半导体器件110形成了密闭的包裹。在替代的实施例中，在气相沉积工艺过程中，可以在半导体器件110的顶面进行遮挡处理(如形成掩膜等)。
在使用导电胶将半导体器件110附着于其它电路元件时，即使焊接材料或导电胶粘附到半导体器件110的侧面，由于聚合物膜120的绝缘作用，而不会导致半导体器件110短路失效。
由于半导体器件110底面的周边部分与第二光刻胶层102之间是缝隙，与液体分子相比，气体分子更容易进入缝隙，因此采用气相沉积工艺形成聚合物膜120。
在该步骤中，优选聚合物膜120的材料为派瑞林(Parylene)，并采用化学气相沉积(Chemical Vapor Deposition,CVD)工艺形成聚合物膜120。采用化学气相沉积工艺形成派瑞林膜可以在室温条件下进行，因此可以保护半导体器件110在工艺过程中不会因被高温损坏。
例如，派瑞林沉积设备包括气化系统和沉积系统。气化系统分为两个阶段：在第一阶段，粉末状的派瑞林在真空中被加热，开始变成蒸气；在第二阶段，所述蒸气被输送到炉腔，并在预设温度下热解为单体(单自由基对二甲苯)。将单体通入沉积系统，单体遇冷即沉积为派瑞林膜。该步骤中，单体以分子级尺寸沉积在半导体器件110的表面及底面的周边部分。
优选地，在沉积聚合物膜120之前，还包括采用等离子体清洗工艺对半导体器件110进行清洗，例如采用氧等离子体对半导体器件110进行清洗，以对半导体器件110进行表面清洁及表面粗糙，并在半导体器件110的表面形成亲水的氧功能团，便于提高后续聚合物膜120沉积后的结合强度。
优选地，聚合物膜120为聚酰亚胺(Polyimide)膜，聚丙烯(Polypropylene)膜，聚对苯二甲酸(PET，PETE，Polyethylene Terephthalate)膜，或其它聚合物材料，聚合物膜120采用旋涂法或注塑法覆盖半导体器件110。
进一步地，切割位于所述支撑结构表面的聚合物膜120，如图3e所示。在该实施例中，采用机械切割工艺切割位于支撑结构表面的聚合物膜120，以将多个半导体器件110分离，例如采用刀具机械切割的方式，以简化工艺流程。在替代的实施例中，可以采用MEMS制造工艺、热切割工艺或激光切割等工艺。
优选地，在切割聚合物膜时，沿图3e中的虚线位置切割聚合物膜120，以形成从半导体器件110向外延伸夹持端121。采用镊子等工具夹取夹持端121，可以避免对半导体器件110的损伤，而且操作十分方便。
进一步地，去除支撑结构，以暴露焊盘111用于电连接，如图3f所示。在该步骤中，例如采用去除剂浸泡半导体结构，之后进行水冲洗及烘烤的步骤。
图4a至4e示出了根据本发明实施例的采用MEMS工艺切割聚合物膜的各个阶段的截面图。该方法开始于图3d所示的半导体结构。
如图4a所示，在半导体结构的表面形成了覆盖于聚合物膜120表面的金属膜130。金属膜130例如为铝膜。
进一步地，形成覆盖于聚合物膜120表面的第三光刻胶层131，如图4b所示。第三光刻胶层131例如为正光刻胶层。
进一步地，图案化第三光刻胶层131，以形成至少覆盖于半导体器件110表面的第三光刻胶层131，如图4c所示。在可选的实施例中，图案化的第三光刻胶层131还覆盖用于形成夹持端121的聚合物膜120的表面。在该步骤中，例如采用光刻和显影的方法对第三光刻胶层131进行图案化处理。
进一步地，去除暴露的金属膜130和聚合物膜120，以将位于支撑结构表面的多个半导体器件分离，如图4d所示。
在该步骤中，采用各向异性的蚀刻方法(例如采用干法蚀刻)蚀刻聚合物膜120。例如通过控制蚀刻时间，使得蚀刻在支撑结构中的第二光刻胶层102的表面处停止。
进一步地，去除第三光刻胶层131、金属膜130以及支撑结构，以暴露焊盘111，如图4e所示。在该步骤中，例如采用去除剂浸泡半导体结构溶解光刻胶，采用湿法蚀刻去除剩余的金属膜130，之后进行清洗、甩干以及热盘烘干。
最终形成的半导体器件封装组件(如图3f和图4e所示)，包括半导体器件110以及覆盖于半导体器件110表面的聚合物膜120。半导体器件110包括顶面、侧面、底面以及在底面上暴露的至少一个焊盘111，聚合物膜120至少形成于半导体器件110侧面以及底面的周边部分，聚合物膜120例如为派瑞林膜。
图5示出了根据本发明实施例的半导体器件的封装方法的一个或多个阶段的俯视图。为了批量化生产，因此每个晶圆140的表面被划分为多个区域，以形成多个半导体器件封装组件。如图5所示，聚合物膜120还具有夹持端121，夹持端121向一侧延伸以便于夹取，夹持端121的形状例如为矩形。
图6a示出了根据本发明实施例的半导体器件封装组件的实物图，图中可见该半导体器件110的底面周边部分覆盖有聚合物膜120，且聚合物膜120还具有夹持端121。图6b示出了根据本发明实施例的附着导电胶的半导体器件封装组件的实物图，在进行电连接工序时，例如将导电胶150涂覆至焊盘111的表面，以将半导体器件110连接至其他路元件，例如用于提供电压和/或电流的外部电路，以形成电子设备。在替代的实施例中，采用焊接材料将半导体器件110连接至其他路元件。即使焊接材料或导电胶150粘附至半导体器件110的侧壁，由于聚合物膜120的绝缘保护，半导体器件110也不会因短路而失效，进而降低半导体器件焊接或粘附工艺的精度要求，提高工艺良品率。
进一步地，位于半导体器件110底面的周边部分的聚合物膜120增加了短路保护可靠度以及聚合物膜120与半导体器件110之间的结合强度，因此聚合物膜120不会轻易脱落，增加了半导体器件封装组件的使用寿命。
进一步地，由于增加了聚合物膜120在半导体器件110外部层的包裹和覆盖，聚合物膜120起到了对半导体器件110的防机械损伤、水汽侵蚀及化学腐蚀的保护层的作用，增加了半导体器件的可靠性和稳定性。
半导体器件110为用硅或其它半导体作为基底加工的芯片或电子器件，例如包括电容器、电阻器、传感器、电感器、专用集成电路中的任意一种。半导体器件110的形状可以为长方体(如硅电容器)、球体、半球体、圆柱体、多面体、或锥体中的任意一种。以半导体器件110中的硅电容器的为例，硅电容器包括两个焊盘，两个焊盘分别位于底面的两侧边缘。
硅电容器具备尺寸小型化的优势，在频率、温度、电压变化的情况也能表现出较高的稳定性，而且耐老化性能也非常好，能稳定应用于医疗、航空航天、汽车、通信等行业的电子设备。以医疗领域为例，该硅电容器封装组件能用于作为视网膜植入或脑皮层植入的视觉假体的植入件中，作为分立元器件使用，以与专用集成电路芯片及柔性电缆电连接。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (9)

1.一种半导体器件的封装方法，所述半导体器件包括侧面、底面以及在所述底面上暴露的至少一个焊盘，其特征在于，所述封装方法包括：
在衬底上形成第一光刻胶层，并图案化所述第一光刻胶层，以形成位于所述半导体器件下方的支撑结构，所述支撑结构接触所述焊盘，并且暴露所述底面的周边部分；
形成覆盖所述半导体器件的聚合物膜；以及
去除所述支撑结构，以暴露所述焊盘；
其中，所述第一光刻胶层用于形成台阶以使聚合物材料进入所述底面的周边部分，从而所述聚合物膜至少形成在所述底面的周边部分和所述侧面上。
2.根据权利要求1所述的封装方法，其特征在于，在形成第一光刻胶层之前，还包括：
在所述衬底上形成第二光刻胶层；
其中，所述第一光刻胶层形成于所述第二光刻胶层之上，所述第二光刻胶层在去除所述支撑结构的步骤中溶解以使所述半导体器件分离。
3.根据权利要求1所述的封装方法，其特征在于，图案化所述第一光刻胶层的方法包括：
采用光源照射所述第一光刻胶层，以对所述第一光刻胶层进行曝光处理；以及
采用显影液去除被感光的所述第一光刻胶层，以暴露出所述半导体器件的所述底面的周边部分；
其中，采用光源照射所述第一光刻胶层时，位于所述底面下方的至少部分所述第一光刻胶层被所述半导体器件遮挡。
4.根据权利要求1所述的封装方法，其特征在于，所述聚合物膜为派瑞林膜，所述派瑞林膜采用化学气相沉积工艺制程覆盖所述半导体器件。
5.根据权利要求1所述的封装方法，其特征在于，所述聚合物膜为聚酰亚胺膜，聚丙烯膜，或聚对苯二甲酸膜，所述聚合物膜采用旋涂法或注塑法覆盖所述半导体器件。
6.根据权利要求1所述的封装方法，其特征在于，在形成所述聚合物膜之后，还包括：切割所述聚合物膜以分离所述半导体器件，切割所述聚合物膜的方法包括机械切割工艺、MEMS工艺、热切割工艺或激光切割工艺。
7.根据权利要求6所述的封装方法，其特征在于，采用MEMS工艺切割所述聚合物膜的方法包括：
在所述聚合物膜上形成金属膜；
在所述金属膜上形成第三光刻胶层；
图案化所述第三光刻胶层；
去除暴露的所述金属膜和所述聚合物膜；
去除剩余的所述金属膜。
8.一种采用如权利要求1至7任一项所述的封装方法制造的半导体器件封装组件，其特征在于，包括：
半导体器件，所述半导体器件包括侧面、底面以及在所述底面上暴露的至少一个焊盘；以及
覆盖所述半导体器件的聚合物膜；
其中，所述聚合物膜至少形成在所述底面的周边部分和所述侧面上。
9.一种电子设备，其特征在于，包括：采用如权利要求1至7任一项所述的封装方法制造的半导体器件封装组件。
CN201910655731.2A 2019-07-19 2019-07-19 半导体器件的封装方法、封装组件及电子设备 Active CN110400757B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910655731.2A CN110400757B (zh) 2019-07-19 2019-07-19 半导体器件的封装方法、封装组件及电子设备
PCT/CN2020/102297 WO2021013030A1 (zh) 2019-07-19 2020-07-16 半导体器件的封装方法、封装组件及电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910655731.2A CN110400757B (zh) 2019-07-19 2019-07-19 半导体器件的封装方法、封装组件及电子设备

Publications (2)

Publication Number Publication Date
CN110400757A CN110400757A (zh) 2019-11-01
CN110400757B true CN110400757B (zh) 2024-11-26

Family

ID=68324642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910655731.2A Active CN110400757B (zh) 2019-07-19 2019-07-19 半导体器件的封装方法、封装组件及电子设备

Country Status (1)

Country Link
CN (1) CN110400757B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021013030A1 (zh) * 2019-07-19 2021-01-28 微智医疗器械有限公司 半导体器件的封装方法、封装组件及电子设备
CN111330155B (zh) * 2020-03-11 2020-10-16 微智医疗器械有限公司 植入装置、封装方法及脑皮层刺激视觉假体
CN115753954A (zh) * 2022-11-18 2023-03-07 长鑫存储技术有限公司 三维重构载具的制作方法及三维重构载具

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209993588U (zh) * 2019-07-19 2020-01-24 微智医疗器械有限公司 半导体器件封装组件及电子设备

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020121702A1 (en) * 2001-03-01 2002-09-05 Siemens Dematic Electronics Assembly Systems, Inc. Method and structure of in-situ wafer scale polymer stud grid array contact formation
JP4878434B2 (ja) * 2004-09-22 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
EP2259294B1 (en) * 2006-04-28 2017-10-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and manufacturing method thereof
US10128175B2 (en) * 2013-01-29 2018-11-13 Taiwan Semiconductor Manufacturing Company Packaging methods and packaged semiconductor devices
CN104701166B (zh) * 2013-12-04 2017-11-03 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105990222B (zh) * 2015-02-04 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体器件制作方法、半导体器件及电子装置
CN107978515B (zh) * 2016-10-21 2020-05-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN109941957B (zh) * 2017-12-21 2021-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN209993588U (zh) * 2019-07-19 2020-01-24 微智医疗器械有限公司 半导体器件封装组件及电子设备

Also Published As

Publication number Publication date
CN110400757A (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
CN110400757B (zh) 半导体器件的封装方法、封装组件及电子设备
CN103681537B (zh) 晶片封装体及其形成方法
US6861345B2 (en) Method of disposing conductive bumps onto a semiconductor device
TWI299199B (en) Method of manufacturing semiconductor device
TWI539508B (zh) 半導體裝置之製造方法及電子裝置之製造方法
TWI240338B (en) Structure of image sensor module and method for manufacturing of wafer level package
JP2019096738A (ja) 素子チップの製造方法
US6953712B2 (en) Circuit device manufacturing method
JP2019102522A (ja) 半導体装置及び半導体装置の製造方法
CN209993588U (zh) 半导体器件封装组件及电子设备
TWI271815B (en) Method for processing stuck object and electrostatic sticking method
JP2004186460A (ja) 回路装置の製造方法
WO2021013030A1 (zh) 半导体器件的封装方法、封装组件及电子设备
JP3297144B2 (ja) 突起電極およびその製造方法
JP2010239180A (ja) 圧電デバイスの製造方法
CN104952894B (zh) 半导体结构的制造方法
JP2004216360A (ja) 圧力波発生装置とその製造方法
US6931699B2 (en) Method of producing a surface wave component with a drain for pyroelectric voltage
JPH03198342A (ja) 半導体装置の製造方法
JP4784141B2 (ja) 半導体装置の製造方法
JP3972463B2 (ja) プラズマ処理方法
JP2006012895A (ja) 半導体装置及び半導体装置の製造方法
JP4126392B2 (ja) 半導体装置の製造方法
KR102725983B1 (ko) 쌍극형 정전척 캐리어의 구조화한 도전층 제조방법
JP7335036B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant