CN110390918A - Tft阵列基板及显示面板 - Google Patents
Tft阵列基板及显示面板 Download PDFInfo
- Publication number
- CN110390918A CN110390918A CN201910652156.0A CN201910652156A CN110390918A CN 110390918 A CN110390918 A CN 110390918A CN 201910652156 A CN201910652156 A CN 201910652156A CN 110390918 A CN110390918 A CN 110390918A
- Authority
- CN
- China
- Prior art keywords
- tft
- goa
- thin film
- film transistor
- external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 239000010409 thin film Substances 0.000 claims description 147
- 238000004891 communication Methods 0.000 claims description 31
- 238000012423 maintenance Methods 0.000 claims description 25
- 101100102583 Schizosaccharomyces pombe (strain 972 / ATCC 24843) vgl1 gene Proteins 0.000 claims description 14
- 102100023478 Transcription cofactor vestigial-like protein 1 Human genes 0.000 claims description 14
- 230000005611 electricity Effects 0.000 claims description 14
- 101100102598 Mus musculus Vgll2 gene Proteins 0.000 claims description 13
- 102100023477 Transcription cofactor vestigial-like protein 2 Human genes 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 12
- 239000010408 film Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 4
- 238000013461 design Methods 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005549 size reduction Methods 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005130 electrotropism Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种TFT阵列基板及显示面板。本发明的TFT阵列基板包括衬底、设于衬底上且阵列排布的多个像素、多条扫描线及设于多个像素所在区域外侧的GOA电路，每一条扫描线对应与一行子像素电性连接，GOA电路包括多级外置GOA单元，多级外置GOA单元分别与多条扫描线对应电性连接，每一行子像素中的至少一个包括内置GOA单元，内置GOA单元包括反相器，反相器的输入端接入下拉维持信号，输出端输出控制信号，有利于减少GOA电路中元器件的数目，从而减小GOA电路的尺寸，以实现窄边框。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT阵列基板及显示面板。
背景技术
液晶显示器(Liquid Crystal Display，LCD)及有机发光二极管显示装置(Organic Light Emitting Display，OLED)等平板显示装置具有机身薄、省电、无辐射等众多优点，得到了广泛的应用。如：液晶电视、移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本电脑屏幕等。
GOA(Gate Driver on Array)技术即阵列基板行驱动技术，是利用薄膜晶体管(Thin Film Transistor，TFT)阵列制程将栅极扫描驱动电路制作在LCD及OLED显示装置的TFT阵列基板上，以实现逐行扫描的驱动方式，具有降低生产成本和实现面板窄边框设计的优点。GOA电路具有两项基本功能：第一是输出栅极扫描驱动信号，驱动面板内的栅极线，打开显示区内的TFT，以对像素进行充电；第二是移位寄存功能，当一个栅极扫描驱动信号输出完成后，通过时钟控制进行下一个栅极扫描驱动信号的输出，并依次传递下去。GOA技术能减少外接集成电路(IC)的焊接(bonding)工序，有机会提升产能并降低产品成本，而且可以使液晶显示面板更适合制作窄边框的显示产品。
现有的GOA电路包括多级GOA单元，每一级GOA单元均包括上拉控制模块、上拉模块、下传模块、下拉模块及下拉维持模块，其中，上拉控制模块用于上拉第一节点的电位，上拉模块用于在第一节点的电位控制下输出扫描信号，下传模块用于在第一节点的电位控制下输出级传信号，下拉模块用于对第一节点及扫描信号的电位进行下拉，而下拉维持模块用于受第一节点的电位控制将第一节点及扫描信号的电位维持在低电位，下拉维持模块中一般设有一反相器，该反相器的输入端与第一节点连接，输出端与用于维持第一节点及扫描信号为低电位的薄膜晶体管的栅极连接，在第一节点为高电位时反相器输出低电位控制用于维持第一节点及扫描信号为低电位的薄膜晶体管截止，在第一节点为低电位时反相器输出高电位控制用于维持第一节点及扫描信号为低电位的薄膜晶体管导通从而将第一节点及扫描信号的电位维持为低电位。
传统的采用GOA技术的TFT阵列基板中，一般将GOA电路设置在子像素所在的显示区外侧的边框区内，对于窄边框设计的显示面板来说，需要将边框区的尺寸设计得较小，而现有的GOA电路中元件数目较多，导致GOA电路尺寸较大，不利于实现窄边框设计。
发明内容
本发明的目的在于提供一种TFT阵列基板，其GOA电路中元器件数目少，GOA电路的尺寸较小，能够实现窄边框设计。
本发明的另一目的在于提供一种显示面板，其GOA电路中元器件数目少，GOA电路的尺寸较小，能够实现窄边框设计。
为实现上述目的，本发明首先提供一种TFT阵列基板，包括衬底、设于衬底上且阵列排布的多个像素、多条扫描线及设于多个像素所在区域外侧的至少一个GOA电路；每一条扫描线对应与一行子像素电性连接；所述GOA电路包括多级外置GOA单元，多级外置GOA单元分别与多条扫描线对应电性连接；
每一行子像素中的至少一个包括内置GOA单元，所述内置GOA单元包括反相器，所述反相器的输入端接入下拉维持信号，输出端输出控制信号。
每一级外置GOA单元均包括上拉控制模块、上拉模块及下传模块；
设N为正整数，除了第一级外置GOA单元外，在第N级外置GOA单元中，
所述上拉控制模块接入第N-1级外置GOA单元的级传信号、第一时钟信号并电性连接第一节点，用于在第一时钟信号的控制下依据N-1级外置GOA单元的级传信号上拉第一节点的电位；
所述上拉模块接入第二时钟信号并电性连接第一节点及第N条扫描线，用于在第一节点的控制下依据第二时钟信号输出扫描信号至第N条扫描线；
所述下传模块接入第二时钟信号并电性连接第一节点，用于在第一节点的控制下依据第二时钟信号输出级传信号。
每一级外置GOA单元还包括外置下拉模块以及外置下拉维持模块；
除了最后一级外置GOA单元外，在第N级外置GOA单元中，
所述外置下拉模块接入第N+1级外置GOA单元的扫描信号、第一恒压低电位、第二恒压低电位、扫描信号并电性连接第一节点，用于在第N+1级外置GOA单元的扫描信号的控制下将第一节点的电位下拉至第一恒压低电位并将扫描信号的电位下拉至第二恒压低电位；
所述外置下拉维持模块接入第一恒压低电位、第二恒压低电位、扫描信号、级传信号并电性连接第一节点以及反相器的输出端，用于在反相器输出端输出的控制信号的控制下，将第一节点及级传信号的电位维持在第一恒压低电位并将扫描信号的电位维持在第二恒压低电位。
所述外置下拉模块包括第四十一薄膜晶体管、第四十二薄膜晶体管、第四十三薄膜晶体管；所述第四十一薄膜晶体管的栅极接入第N+1级外置GOA单元的扫描信号，源极电性连接第一节点，漏极电性连接第四十二薄膜晶体管的源极；所述第四十二薄膜晶体管的栅极接入第N+1级外置GOA单元的扫描信号，漏极接入第一恒压低电位；所述第四十三薄膜晶体管的栅极接入第N+1级外置GOA单元的扫描信号，源极接入扫描信号，漏极接入第二恒压低电位；
所述外置下拉维持模块包括第五十五薄膜晶体管、第五十六薄膜晶体管、第五十七薄膜晶体管及第五十八薄膜晶体管；所述第五十五薄膜晶体管的栅极电性连接反相器的输出端，源极电性连接第一节点，漏极电性连接第五十六薄膜晶体管的源极；所述第五十六薄膜晶体管的栅极电性连接反相器的输出端，漏极接入第一恒压低电位；所述第五十七薄膜晶体管的栅极电性连接反相器的输出端，源极接入级传信号，漏极接入第一恒压低电位；所述第五十八薄膜晶体管的栅极电性连接反相器的输出端，源极接入扫描信号，漏极接入第二恒压低电位。
所述内置GOA单元还包括下拉维持信号产生模块；除了第一行子像素外，在第N行子像素的内置GOA单元中，下拉维持信号产生模块电性连接第N-1条扫描线、第N条扫描线以及反相器的输入端，用于在第N-1条扫描线及第N条扫描线中的至少一个的电位为高电位时向反相器的输入端输入高电位的下拉维持信号，在第N-1条扫描线及第N条扫描线的电位均为低电位时向反相器的输入端输入低电位的下拉维持信号。
所述下拉维持信号产生模块包括第六十一薄膜晶体管及第六十二薄膜晶体管；所述第六十一薄膜晶体管的栅极及源极均电性连接第N-1条扫描线，漏极电性连接反相器的输入端；所述第六十二薄膜晶体管的栅极及源极均电性连接第N条扫描线，漏极电性连接反相器的输入端。
在第N行子像素的内置GOA单元中，所述反相器的输入端电性连接GOA电路的第N级外置GOA单元的第一节点接收其传输的下拉维持信号；
所述内置GOA单元还包括内置下拉模块及内置下拉维持模块；
除了最后一行子像素外，在第N行子像素的内置GOA单元中，
所述内置下拉模块接入GOA电路的第N+1级外置GOA单元的扫描信号、电源负电位、GOA电路的第N级外置GOA单元的扫描信号，并电性连接GOA电路的第N级外置GOA单元的第一节点，用于在GOA电路的第N+1级外置GOA单元的扫描信号的控制下将GOA电路的N级外置GOA单元的第一节点的电位及GOA电路的第N级外置GOA单元的扫描信号的电位下拉至电源负电位；
所述内置下拉维持模块接入电源负电位、GOA电路的第N级外置GOA单元的扫描信号、GOA电路的第N级外置GOA单元的级传信号并电性连接GOA电路的第N级外置GOA单元的第一节点以及反相器的输出端，用于在反相器输出端输出的控制信号的控制下，将GOA电路的第N级外置GOA单元的第一节点的电位、第N级外置GOA单元的级传信号的电位及GOA电路的第N级外置GOA单元的扫描信号的电位维持在电源负电位。
所述内置下拉模块包括第六十一薄膜晶体管、第六十二薄膜晶体管、第六十三薄膜晶体管；所述第六十一薄膜晶体管的栅极接入GOA电路的第N+1级外置GOA单元的扫描信号，源极电性连接GOA电路的第N级外置GOA单元的第一节点，漏极电性连接第六十二薄膜晶体管的源极；所述第六十二薄膜晶体管的栅极接入GOA电路的第N+1级外置GOA单元的扫描信号，漏极接入电源负电位；所述第六十三薄膜晶体管的栅极接入GOA电路的第N+1级外置GOA单元的扫描信号，源极接入GOA电路的第N级外置GOA单元的扫描信号，漏极接入电源负电位；
所述内置下拉维持模块包括第七十五薄膜晶体管、第七十六薄膜晶体管、第七十七薄膜晶体管及第七十八薄膜晶体管；所述第七十五薄膜晶体管的栅极电性连接反相器的输出端，源极电性连接GOA电路的第N级外置GOA单元的第一节点，漏极电性连接第七十六薄膜晶体管的源极；所述第七十六薄膜晶体管的栅极电性连接反相器的输出端，漏极接入电源负电位；所述第七十七薄膜晶体管的栅极电性连接反相器的输出端，源极接入GOA电路的第N级外置GOA单元的级传信号，漏极接入电源负电位；所述第七十八薄膜晶体管的栅极电性连接反相器的输出端，源极接入GOA电路的第N级外置GOA单元的扫描信号，漏极接入电源负电位。
每一子像素均包括内置GOA单元；
每一子像素还包括电性连接对应一条扫描线的像素驱动电路及与像素驱动电路电性连接的像素电极，所述像素驱动电路、内置GOA单元及像素电极在平行于衬底所在平面的方向上依次设置。
本发明还提供一种显示面板，包括上述的TFT阵列基板。
本发明的有益效果：本发明的TFT阵列基板包括衬底、设于衬底上且阵列排布的多个像素、多条扫描线及设于多个像素所在区域外侧的GOA电路，每一条扫描线对应与一行子像素电性连接，GOA电路包括多级外置GOA单元，多级外置GOA单元分别与多条扫描线对应电性连接，每一行子像素中的至少一个包括内置GOA单元，内置GOA单元包括反相器，反相器的输入端接入下拉维持信号，输出端输出控制信号，有利于减少GOA电路中元器件的数目，从而减小GOA电路的尺寸，以实现窄边框。本发明的显示面板的GOA电路中元器件数目少，GOA电路的尺寸较小，能够实现窄边框设计。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的TFT阵列基板的结构示意图；
图2为本发明的TFT阵列基板中具有内置GOA单元的子像素的示意图；
图3为本发明的TFT阵列基板的第一实施例的内置GOA单元的电路示意图；
图4为本发明的TFT阵列基板的第一实施例的外置GOA单元的电路示意图；
图5为本发明的TFT阵列基板的第二实施例的内置GOA单元的电路示意图；
图6为本发明的TFT阵列基板的第二实施例的外置GOA单元的电路示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1至图4，本发明第一实施例的TFT阵列基板包括衬底10、设于衬底10上且阵列排布的多个像素20、多条扫描线30及设于多个像素20所在区域外侧的至少一个GOA电路40。每一条扫描线30对应与一行子像素20电性连接。所述GOA电路40包括多级外置GOA单元，多级外置GOA单元分别与多条扫描线30对应电性连接。所述TFT阵列基板还包括设于衬底10上的多条数据线50，每一条数据线50对应与一列子像素20电性连接。
每一行子像素20中的至少一个包括内置GOA单元21，请参阅图3，所述内置GOA单元21包括反相器211，所述反相器211的输入端A接入下拉维持信号，输出端B输出控制信号。
具体地，请参阅图3，所述反相器211包括第五十一薄膜晶体管T51、第五十二薄膜晶体管T52、第五十三薄膜晶体管T53、第五十四薄膜晶体管T54。所述第五十一薄膜晶体管T51的栅极及源极均接入电源正电位VDD，漏极电性连接第五十二薄膜晶体管T52的栅极。所述第五十二薄膜晶体管T52的源极接入电源正电位VDD，漏极为反相器211的输出端B。所述第五十三薄膜晶体管T53的栅极为反相器211的输入端A，源极电性连接第五十一薄膜晶体管T51的漏极，漏极接入电源负电位VSS。第五十四薄膜晶体管T54的栅极电性连接第五十三薄膜晶体管T53的栅极，源极电性连接第五十二薄膜晶体管T52的漏极，漏极接入电源负电位VSS。
具体地，请参阅图4，在本发明的第一实施例中，每一级外置GOA单元均包括上拉控制模块41、上拉模块42、下传模块43、外置下拉模块44、外置下拉维持模块45。
设N为正整数，除了第一级及最后一级外置GOA单元外，在第N级外置GOA单元中，
所述上拉控制模块41接入第N-1级外置GOA单元的级传信号ST(N-1)、第一时钟信号CLK并电性连接第一节点Q(N)，用于在第一时钟信号CLK的控制下依据N-1级外置GOA单元的级传信号ST(N-1)上拉第一节点Q(N)的电位。
所述上拉模块42接入第二时钟信号CLKB并电性连接第一节点Q(N)及第N条扫描线30，用于在第一节点Q(N)的控制下依据第二时钟信号CLKB输出扫描信号G(N)至第N条扫描线30。
所述下传模块43接入第二时钟信号CLKB并电性连接第一节点Q(N)，用于在第一节点Q(N)的控制下依据第二时钟信号CLKB输出级传信号ST(N)。
所述外置下拉模块44接入第N+1级外置GOA单元的扫描信号G(N+1)、第一恒压低电位VGL1、第二恒压低电位VGL2、扫描信号G(N)并电性连接第一节点Q(N)，用于在第N+1级外置GOA单元的扫描信号G(N+1)的控制下将第一节点Q(N)的电位下拉至第一恒压低电位VGL1并将扫描信号G(N)的电位下拉至第二恒压低电位VGL2。
所述外置下拉维持模块45接入第一恒压低电位VGL1、第二恒压低电位VGL2、扫描信号G(N)、级传信号ST(N)并电性连接第一节点Q(N)以及反相器211的输出端B，用于在反相器211输出端B输出的控制信号的控制下，将第一节点Q(N)及级传信号ST(N)的电位维持在第一恒压低电位VGL1并将扫描信号G(N)的电位维持在第二恒压低电位VGL2。
进一步地，请参阅图3，所述上拉控制模块41包括第十一薄膜晶体管T11、第十二薄膜晶体管T12及第十三薄膜晶体管T13。所述第十一薄膜晶体管T11的栅极接入第一时钟信号CLK，源极接入第N-1级GOA单元的级传信号ST(N-1)，漏极电性连接第十二薄膜晶体管T12的源极。所述第十二薄膜晶体管T12的栅极接入第一时钟信号CLK，漏极电性连接第一节点Q(N)。所述第十三薄膜晶体管T13的栅极接入级传信号ST(N-1)，源极电性连接第二节点K(N)，漏极电性连接第十一薄膜晶体管T11的漏极。
所述上拉模块42包括第二十一薄膜晶体管T21、第二十二薄膜晶体管T22及自举电容C1。所述第二十一薄膜晶体管T21的栅极电性连接第一节点Q(N)，源极接入第二时钟信号CLKB，漏极电性连接第N条扫描线30并输出扫描信号G(N)。所述第二十二薄膜晶体管T22的栅极电性连接第一节点Q(N)，源极接入第二时钟信号CLKB，漏极电性连接第二节点K(N)。所述自举电容C1的一端电性连接第一节点Q(N)，另一端接入扫描信号G(N)。
所述下传模块43包括第三十一薄膜晶体管T31。所述第三十一薄膜晶体管T31的栅极电性连接第一节点Q(N)，源极接入第二时钟信号CLKB，漏极输出级传信号ST(N)。
所述外置下拉模块44包括第四十一薄膜晶体管T41、第四十二薄膜晶体管T42、第四十三薄膜晶体管T43。所述第四十一薄膜晶体管T41的栅极接入第N+1级外置GOA单元的扫描信号G(N+1)，源极电性连接第一节点Q(N)，漏极电性连接第四十二薄膜晶体管T42的源极。所述第四十二薄膜晶体管T42的栅极接入第N+1级外置GOA单元的扫描信号G(N+1)，漏极接入第一恒压低电位VGL1。所述第四十三薄膜晶体管T43的栅极接入第N+1级外置GOA单元的扫描信号G(N+1)，源极接入扫描信号G(N)，漏极接入第二恒压低电位VGL2。
所述外置下拉维持模块45包括第五十五薄膜晶体管T55、第五十六薄膜晶体管T56、第五十七薄膜晶体管T57、第五十八薄膜晶体管T58及第五十九薄膜晶体管T59。所述第五十五薄膜晶体管T55的栅极电性连接反相器211的输出端B，源极电性连接第一节点Q(N)，漏极电性连接第五十六薄膜晶体管T56的源极并电性连接第十一薄膜晶体管T11的漏极。所述第五十六薄膜晶体管T56的栅极电性连接反相器211的输出端B，漏极接入第一恒压低电位VGL1。所述第五十七薄膜晶体管T57的栅极电性连接反相器211的输出端B，源极接入级传信号ST(N)，漏极接入第一恒压低电位VGL1。所述第五十八薄膜晶体管T58的栅极电性连接反相器211的输出端B，源极接入扫描信号G(N)，漏极接入第二恒压低电位VGL2。所述第五十九薄膜晶体管T59的栅极电性连接反相器211的输出端B，源极电性连接第二节点K(N)，漏极接入第二恒压低电位VGL2。
更进一步地，在第一级外置GOA单元中，第十一薄膜晶体管T11的栅极接入起始信号(未图示)。在最后一级外置GOA单元中，所述第四十一薄膜晶体管T41、第四十二薄膜晶体管T42及第四十三薄膜晶体管T43的栅极接入起始信号。
具体地，请参阅图3，在本发明的第一实施例中，所述内置GOA单元21还包括下拉维持信号产生模块212。除了第一行子像素20外，在第N行子像素20的内置GOA单元21中，下拉维持信号产生模块212电性连接第N-1条扫描线30也即接收GOA电路50中第N-1级外置GOA单元的扫描信号G(N-1)、第N条扫描线30也即接收GOA电路50中第N级外置GOA单元的扫描信号G(N)以及反相器211的输入端A，用于在第N-1条扫描线30及第N条扫描线30中的至少一个的电位为高电位时向反相器211的输入端A输入高电位的下拉维持信号，在第N-1条扫描线30及第N条扫描线30的电位均为低电位时向反相器211的输入端A输入低电位的下拉维持信号。
进一步的，请参阅图3，所述下拉维持信号产生模块212包括第六十一薄膜晶体管T61及第六十二薄膜晶体管T62。所述第六十一薄膜晶体管T61的栅极及源极均电性连接第N-1条扫描线30，漏极电性连接反相器211的输入端A。所述第六十二薄膜晶体管T62的栅极及源极均电性连接第N条扫描线30，漏极电性连接反相器211的输入端A。
更进一步的，在第一行子像素20的内置GOA单元21中，第六十薄膜晶体管T61的栅极接入起始信号。
具体地，多个子像素20中设置有内置GOA单元21的子像素可以是正常的显示像素，也可以是具有其他功能的虚拟(dummy)像素。
优选地，每一子像素20均包括内置GOA单元21。请参阅图2，每一子像素20还包括电性连接对应一条扫描线30及数据线50的像素驱动电路22及与像素驱动电路22电性连接的像素电极23，所述像素驱动电路22、内置GOA单元21及像素电极23在平行于衬底10所在平面的方向上依次设置，顺序可以根据实际需求进行调整。
进一步的，所述像素驱动电路可以为现有技术中的OLED像素驱动电路或液晶像素驱动电路，其具体结构为现有技术，在此不展开进行论述，当像素驱动电路为OLED像素驱动电路时，该TFT阵列基板为OLED显示面板的TFT阵列基板，像素电极23对应为OLED器件的阳极，当像素驱动电路为液晶像素驱动电路时，该TFT阵列基板为液晶显示面板的TFT阵列基板，像素电极23与彩膜基板中的公共电极相对，对夹与两者时间的液晶层进行驱动。
具体地，在图1所示的实施例中，GOA电路50的数量为两个，该两个GOA电路50分别位于多个子像素20所在区域的两侧。
需要说明的是，本发明的第一实施例中在子像素20中设置内置GOA单元21，将用于对GOA电路50中将第一节点、扫描信号及级传信号维持在低电位的第五十五薄膜晶体管T55、第五十六薄膜晶体管T56、第五十七薄膜晶体管T57及第五十八薄膜晶体管T58进行控制的反相器211设置在内置GOA单元21之中，从而GOA电路50的每一级外置GOA单元中无需设置反相器，GOA电路50的元器件数量相较于现有技术大大降低，从而使得GOA电路50的尺寸降低，有利于实现窄边框设计以提升产品的品质。
请结合图1、图2、图5及图6，本发明的第二实施例与上述第一实施例的区别在于，在第N行子像素20的内置GOA单元21中，所述反相器211的输入端A电性连接GOA电路50的第N级外置GOA单元的第一节点Q(N)接收其传输的下拉维持信号。与此同时，每一级外置GOA单元不再设置有外置下拉模块44、外置下拉维持模块45，而所述内置GOA单元21还包括内置下拉模块213及内置下拉维持模块214。
具体地，请参阅图5，除了最后一行子像素20外，在第N行子像素20的内置GOA单元21中，
所述内置下拉模块213接入GOA电路50的第N+1级外置GOA单元的扫描信号G(N+1)、电源负电位VSS、GOA电路50的第N级外置GOA单元的扫描信号G(N)，并电性连接GOA电路50的第N级外置GOA单元的第一节点Q(N)，用于在GOA电路50的第N+1级外置GOA单元的扫描信号G(N+1)的控制下将GOA电路50的N级外置GOA单元的第一节点Q(N)的电位及GOA电路50的第N级外置GOA单元的扫描信号G(N)的电位下拉至电源负电位VSS。
所述内置下拉维持模块214接入电源负电位VSS、GOA电路50的第N级外置GOA单元的扫描信号G(N)、GOA电路50的第N级外置GOA单元的级传信号ST(N)并电性连接GOA电路50的第N级外置GOA单元的第一节点Q(N)以及反相器211的输出端B，用于在反相器211输出端B输出的控制信号的控制下，将GOA电路50的第N级外置GOA单元的第一节点Q(N)的电位、第N级外置GOA单元的级传信号ST(N)的电位及GOA电路50的第N级外置GOA单元的扫描信号G(N)的电位维持在电源负电位VSS。
进一步地，请参阅图5，在本发明的第二实施例中，所述内置下拉模块213包括第六十一薄膜晶体管T61’、第六十二薄膜晶体管T62’、第六十三薄膜晶体管T63’。所述第六十一薄膜晶体管T61’的栅极接入GOA电路50的第N+1级外置GOA单元的扫描信号G(N+1)，源极电性连接GOA电路50的第N级外置GOA单元的第一节点Q(N)，漏极电性连接第六十二薄膜晶体管T62’的源极。所述第六十二薄膜晶体管T62’的栅极接入GOA电路50的第N+1级外置GOA单元的扫描信号G(N+1)，漏极接入电源负电位VSS。所述第六十三薄膜晶体管T63’的栅极接入GOA电路50的第N+1级外置GOA单元的扫描信号G(N+1)，源极接入GOA电路50的第N级外置GOA单元的扫描信号G(N)，漏极接入电源负电位VSS。
所述内置下拉维持模块214包括第七十五薄膜晶体管T75’、第七十六薄膜晶体管T76’、第七十七薄膜晶体管T77’、第七十八薄膜晶体管T78’及第七十九薄膜晶体管T79’。所述第七十五薄膜晶体管T75’的栅极电性连接反相器211的输出端B，源极电性连接GOA电路50的第N级外置GOA单元的第一节点Q(N)，漏极电性连接第七十六薄膜晶体管T76’的源极以及GOA电路50的第N级外置GOA单元的第十一薄膜晶体管T11的漏极，该连接点为一第三节点L(N)。所述第七十六薄膜晶体管T76’的栅极电性连接反相器211的输出端B，漏极接入电源负电位VSS。所述第七十七薄膜晶体管T77’的栅极电性连接反相器211的输出端B，源极接入GOA电路50的第N级外置GOA单元的级传信号ST(N)，漏极接入电源负电位VSS。所述第七十八薄膜晶体管T78’的栅极电性连接反相器211的输出端B，源极接入GOA电路50的第N级外置GOA单元的扫描信号G(N)，漏极接入电源负电位VSS。所述第七十九薄膜晶体管T79’的栅极电性连接反相器211的输出端B，源极接入GOA电路50的第N级外置GOA单元的第二节点K(N)，漏极接入电源负电压VSS。
更进一步地，在最后一行子像素20的内置GOA单元21中，第六十一薄膜晶体管T61’、第六十二薄膜晶体管T62’及第六十三薄膜晶体管T63’的栅极均接入起始信号。
其余均与上述第一实施例相同，在此不再进行赘述。
需要说明是，本发明的第二实施例中在子像素20中设置内置GOA单元21，将反相器211、内置下拉模块213及内置下拉维持模块214均设置在内置GOA单元21中，从而GOA电路50中无需设置反相器、下拉模块及下拉维持模块，GOA电路50的元器件数量相较于现有技术大大降低，从而使得GOA电路50的尺寸降低，有利于实现窄边框设计以提升产品的品质。
基于同一发明构思，本发明还提供一种显示面板，包括上述的TFT阵列基板。在此不再对TFT阵列基板的结构进行重复性描述。
需要说明的是，本发明的显示面板中，在子像素20中设置内置GOA单元21，将反相器211、内置下拉模块213及内置下拉维持模块214均设置在内置GOA单元21中，或者仅将反相器211设置在内置GOA单元21中，使得GOA电路50的元器件数量相较于现有技术大大降低，从而使得GOA电路50的尺寸降低，有利于实现窄边框设计以提升产品的品质。
综上所述，本发明的TFT阵列基板包括衬底、设于衬底上且阵列排布的多个像素、多条扫描线及设于多个像素所在区域外侧的GOA电路，每一条扫描线对应与一行子像素电性连接，GOA电路包括多级外置GOA单元，多级外置GOA单元分别与多条扫描线对应电性连接，每一行子像素中的至少一个包括内置GOA单元，内置GOA单元包括反相器，反相器的输入端接入下拉维持信号，输出端输出控制信号，有利于减少GOA电路中元器件的数目，从而减小GOA电路的尺寸，以实现窄边框。本发明的显示面板的GOA电路中元器件数目少，GOA电路的尺寸较小，能够实现窄边框设计。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种TFT阵列基板，其特征在于，包括衬底(10)、设于衬底(10)上且阵列排布的多个像素(20)、多条扫描线(30)及设于多个像素(20)所在区域外侧的至少一个GOA电路(40)；每一条扫描线(30)对应与一行子像素(20)电性连接；所述GOA电路(40)包括多级外置GOA单元，多级外置GOA单元分别与多条扫描线(30)对应电性连接；
每一行子像素(20)中的至少一个包括内置GOA单元(21)，所述内置GOA单元(21)包括反相器(211)，所述反相器(211)的输入端(A)接入下拉维持信号，输出端(B)输出控制信号。
2.如权利要求1所述的TFT阵列基板，其特征在于，每一级外置GOA单元均包括上拉控制模块(41)、上拉模块(42)及下传模块(43)；
设N为正整数，除了第一级外置GOA单元外，在第N级外置GOA单元中，
所述上拉控制模块(41)接入第N-1级外置GOA单元的级传信号(ST(N-1))、第一时钟信号(CLK)并电性连接第一节点(Q(N))，用于在第一时钟信号(CLK)的控制下依据N-1级外置GOA单元的级传信号(ST(N-1))上拉第一节点(Q(N))的电位；
所述上拉模块(42)接入第二时钟信号(CLKB)并电性连接第一节点(Q(N))及第N条扫描线(30)，用于在第一节点(Q(N))的控制下依据第二时钟信号(CLKB)输出扫描信号(G(N))至第N条扫描线(30)；
所述下传模块(43)接入第二时钟信号(CLKB)并电性连接第一节点(Q(N))，用于在第一节点(Q(N))的控制下依据第二时钟信号(CLKB)输出级传信号(ST(N))。
3.如权利要求2所述的TFT阵列基板，其特征在于，每一级外置GOA单元还包括外置下拉模块(44)以及外置下拉维持模块(45)；
除了最后一级外置GOA单元外，在第N级外置GOA单元中，
所述外置下拉模块(44)接入第N+1级外置GOA单元的扫描信号(G(N+1))、第一恒压低电位(VGL1)、第二恒压低电位(VGL2)、扫描信号(G(N))并电性连接第一节点(Q(N))，用于在第N+1级外置GOA单元的扫描信号(G(N+1))的控制下将第一节点(Q(N))的电位下拉至第一恒压低电位(VGL1)并将扫描信号(G(N))的电位下拉至第二恒压低电位(VGL2)；
所述外置下拉维持模块(45)接入第一恒压低电位(VGL1)、第二恒压低电位(VGL2)、扫描信号(G(N))、级传信号(ST(N))并电性连接第一节点(Q(N))以及反相器(211)的输出端(B)，用于在反相器(211)输出端(B)输出的控制信号的控制下，将第一节点(Q(N))及级传信号(ST(N))的电位维持在第一恒压低电位(VGL1)并将扫描信号(G(N))的电位维持在第二恒压低电位(VGL2)。
4.如权利要求3所述的TFT阵列基板，其特征在于，所述外置下拉模块(44)包括第四十一薄膜晶体管(T41)、第四十二薄膜晶体管(T42)、第四十三薄膜晶体管(T43)；所述第四十一薄膜晶体管(T41)的栅极接入第N+1级外置GOA单元的扫描信号(G(N+1))，源极电性连接第一节点(Q(N))，漏极电性连接第四十二薄膜晶体管(T42)的源极；所述第四十二薄膜晶体管(T42)的栅极接入第N+1级外置GOA单元的扫描信号(G(N+1))，漏极接入第一恒压低电位(VGL1)；所述第四十三薄膜晶体管(T43)的栅极接入第N+1级外置GOA单元的扫描信号(G(N+1))，源极接入扫描信号(G(N))，漏极接入第二恒压低电位(VGL2)；
所述外置下拉维持模块(45)包括第五十五薄膜晶体管(T55)、第五十六薄膜晶体管(T56)、第五十七薄膜晶体管(T57)及第五十八薄膜晶体管(T58)；所述第五十五薄膜晶体管(T55)的栅极电性连接反相器(211)的输出端(B)，源极电性连接第一节点(Q(N))，漏极电性连接第五十六薄膜晶体管(T56)的源极；所述第五十六薄膜晶体管(T56)的栅极电性连接反相器(211)的输出端(B)，漏极接入第一恒压低电位(VGL1)；所述第五十七薄膜晶体管(T57)的栅极电性连接反相器(211)的输出端(B)，源极接入级传信号(ST(N))，漏极接入第一恒压低电位(VGL1)；所述第五十八薄膜晶体管(T58)的栅极电性连接反相器(211)的输出端(B)，源极接入扫描信号(G(N))，漏极接入第二恒压低电位(VGL2)。
5.如权利要求3所述的TFT阵列基板，其特征在于，所述内置GOA单元(21)还包括下拉维持信号产生模块(212)；除了第一行子像素(20)外，在第N行子像素(20)的内置GOA单元(21)中，下拉维持信号产生模块(212)电性连接第N-1条扫描线(30)、第N条扫描线(30)以及反相器(211)的输入端(A)，用于在第N-1条扫描线(30)及第N条扫描线(30)中的至少一个的电位为高电位时向反相器(211)的输入端(A)输入高电位的下拉维持信号，在第N-1条扫描线(30)及第N条扫描线(30)的电位均为低电位时向反相器(211)的输入端(A)输入低电位的下拉维持信号。
6.如权利要求5所述的TFT阵列基板，其特征在于，所述下拉维持信号产生模块(212)包括第六十一薄膜晶体管(T61)及第六十二薄膜晶体管(T62)；所述第六十一薄膜晶体管(T61)的栅极及源极均电性连接第N-1条扫描线(30)，漏极电性连接反相器(211)的输入端(A)；所述第六十二薄膜晶体管(T62)的栅极及源极均电性连接第N条扫描线(30)，漏极电性连接反相器(211)的输入端(A)。
7.如权利要求2所述的TFT阵列基板，其特征在于，在第N行子像素(20)的内置GOA单元(21)中，所述反相器(211)的输入端(A)电性连接GOA电路(50)的第N级外置GOA单元的第一节点(Q(N))接收其传输的下拉维持信号；
所述内置GOA单元(21)还包括内置下拉模块(213)及内置下拉维持模块(214)；
除了最后一行子像素(20)外，在第N行子像素(20)的内置GOA单元(21)中，
所述内置下拉模块(213)接入GOA电路(50)的第N+1级外置GOA单元的扫描信号(G(N+1))、电源负电位(VSS)、GOA电路(50)的第N级外置GOA单元的扫描信号(G(N))，并电性连接GOA电路(50)的第N级外置GOA单元的第一节点(Q(N))，用于在GOA电路(50)的第N+1级外置GOA单元的扫描信号(G(N+1))的控制下将GOA电路(50)的N级外置GOA单元的第一节点(Q(N))的电位及GOA电路(50)的第N级外置GOA单元的扫描信号(G(N))的电位下拉至电源负电位(VSS)；
所述内置下拉维持模块(214)接入电源负电位(VSS)、GOA电路(50)的第N级外置GOA单元的扫描信号(G(N))、GOA电路(50)的第N级外置GOA单元的级传信号(ST(N))并电性连接GOA电路(50)的第N级外置GOA单元的第一节点(Q(N))以及反相器(211)的输出端(B)，用于在反相器(211)输出端(B)输出的控制信号的控制下，将GOA电路(50)的第N级外置GOA单元的第一节点(Q(N))的电位、第N级外置GOA单元的级传信号(ST(N))的电位及GOA电路(50)的第N级外置GOA单元的扫描信号(G(N))的电位维持在电源负电位(VSS)。
8.如权利要求7所述的TFT阵列基板，其特征在于，所述内置下拉模块(213)包括第六十一薄膜晶体管(T61’)、第六十二薄膜晶体管(T62’)、第六十三薄膜晶体管(T63’)；所述第六十一薄膜晶体管(T61’)的栅极接入GOA电路(50)的第N+1级外置GOA单元的扫描信号(G(N+1))，源极电性连接GOA电路(50)的第N级外置GOA单元的第一节点(Q(N))，漏极电性连接第六十二薄膜晶体管(T62’)的源极；所述第六十二薄膜晶体管(T62’)的栅极接入GOA电路(50)的第N+1级外置GOA单元的扫描信号(G(N+1))，漏极接入电源负电位(VSS)；所述第六十三薄膜晶体管(T63’)的栅极接入GOA电路(50)的第N+1级外置GOA单元的扫描信号(G(N+1))，源极接入GOA电路(50)的第N级外置GOA单元的扫描信号(G(N))，漏极接入电源负电位(VSS)；
所述内置下拉维持模块(214)包括第七十五薄膜晶体管(T75’)、第七十六薄膜晶体管(T76’)、第七十七薄膜晶体管(T77’)及第七十八薄膜晶体管(T78’)；所述第七十五薄膜晶体管(T75’)的栅极电性连接反相器(211)的输出端(B)，源极电性连接GOA电路(50)的第N级外置GOA单元的第一节点(Q(N))，漏极电性连接第七十六薄膜晶体管(T76’)的源极；所述第七十六薄膜晶体管(T76’)的栅极电性连接反相器(211)的输出端(B)，漏极接入电源负电位(VSS)；所述第七十七薄膜晶体管(T77’)的栅极电性连接反相器(211)的输出端(B)，源极接入GOA电路(50)的第N级外置GOA单元的级传信号(ST(N))，漏极接入电源负电位(VSS)；所述第七十八薄膜晶体管(T78’)的栅极电性连接反相器(211)的输出端(B)，源极接入GOA电路(50)的第N级外置GOA单元的扫描信号(G(N))，漏极接入电源负电位(VSS)。
9.如权利要求1所述的TFT阵列基板，其特征在于，每一子像素(20)均包括内置GOA单元(21)；
每一子像素(20)还包括电性连接对应一条扫描线(30)的像素驱动电路(22)及与像素驱动电路(22)电性连接的像素电极(23)，所述像素驱动电路(22)、内置GOA单元(21)及像素电极(23)在平行于衬底(10)所在平面的方向上依次设置。
10.一种显示面板，其特征在于，包括如权利要求1-9中任一项所述的TFT阵列基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910652156.0A CN110390918A (zh) | 2019-07-18 | 2019-07-18 | Tft阵列基板及显示面板 |
| PCT/CN2019/104288 WO2021007931A1 (zh) | 2019-07-18 | 2019-09-04 | Tft阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910652156.0A CN110390918A (zh) | 2019-07-18 | 2019-07-18 | Tft阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110390918A true CN110390918A (zh) | 2019-10-29 |
Family
ID=68285166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910652156.0A Pending CN110390918A (zh) | 2019-07-18 | 2019-07-18 | Tft阵列基板及显示面板 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN110390918A (zh) |
| WO (1) | WO2021007931A1 (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110751929A (zh) * | 2019-11-29 | 2020-02-04 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN111986624A (zh) * | 2020-08-04 | 2020-11-24 | 邵阳学院 | 一种低振荡的goa电路 |
| CN112562606A (zh) * | 2020-12-09 | 2021-03-26 | 京东方科技集团股份有限公司 | 一种显示面板及其驱动方法、显示装置 |
| CN114664250A (zh) * | 2022-04-08 | 2022-06-24 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN114743482A (zh) * | 2022-03-28 | 2022-07-12 | Tcl华星光电技术有限公司 | 基于goa的显示面板 |
| CN117177086A (zh) * | 2023-11-01 | 2023-12-05 | 之江实验室 | 高锐度探测器的像素电路、高锐度探测器和控制方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113721794B (zh) * | 2021-09-08 | 2024-01-30 | Tcl华星光电技术有限公司 | 栅极扫描触碰扫描整合电路架构、其驱动方法以及显示装置 |
| CN115862511B (zh) * | 2022-11-30 | 2024-04-12 | Tcl华星光电技术有限公司 | 栅极驱动电路及显示面板 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106097968A (zh) * | 2016-08-26 | 2016-11-09 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| US20170270886A1 (en) * | 2014-07-18 | 2017-09-21 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Complementary gate driver on array circuit employed for panel display |
| CN107393473A (zh) * | 2017-08-25 | 2017-11-24 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10529295B2 (en) * | 2017-06-17 | 2020-01-07 | Richtek Technology Corporation | Display apparatus and gate-driver on array control circuit thereof |
| CN107680535B (zh) * | 2017-09-29 | 2019-10-25 | 深圳市华星光电半导体显示技术有限公司 | Amoled显示面板的扫描驱动系统 |
| CN109119036B (zh) * | 2018-07-26 | 2020-07-28 | 深圳市华星光电技术有限公司 | 液晶面板 |
-
2019
- 2019-07-18 CN CN201910652156.0A patent/CN110390918A/zh active Pending
- 2019-09-04 WO PCT/CN2019/104288 patent/WO2021007931A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20170270886A1 (en) * | 2014-07-18 | 2017-09-21 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Complementary gate driver on array circuit employed for panel display |
| CN106097968A (zh) * | 2016-08-26 | 2016-11-09 | 京东方科技集团股份有限公司 | 显示面板和显示装置 |
| CN107393473A (zh) * | 2017-08-25 | 2017-11-24 | 深圳市华星光电半导体显示技术有限公司 | Goa电路 |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110751929A (zh) * | 2019-11-29 | 2020-02-04 | 厦门天马微电子有限公司 | 一种显示面板及显示装置 |
| CN111986624A (zh) * | 2020-08-04 | 2020-11-24 | 邵阳学院 | 一种低振荡的goa电路 |
| CN111986624B (zh) * | 2020-08-04 | 2022-02-08 | 邵阳学院 | 一种低振荡的goa电路 |
| CN112562606A (zh) * | 2020-12-09 | 2021-03-26 | 京东方科技集团股份有限公司 | 一种显示面板及其驱动方法、显示装置 |
| CN114743482A (zh) * | 2022-03-28 | 2022-07-12 | Tcl华星光电技术有限公司 | 基于goa的显示面板 |
| CN114743482B (zh) * | 2022-03-28 | 2024-06-11 | Tcl华星光电技术有限公司 | 基于goa的显示面板 |
| CN114664250A (zh) * | 2022-04-08 | 2022-06-24 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN114664250B (zh) * | 2022-04-08 | 2023-08-22 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
| CN117177086A (zh) * | 2023-11-01 | 2023-12-05 | 之江实验室 | 高锐度探测器的像素电路、高锐度探测器和控制方法 |
| CN117177086B (zh) * | 2023-11-01 | 2024-04-09 | 之江实验室 | 高锐度探测器的像素电路、高锐度探测器和控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021007931A1 (zh) | 2021-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110390918A (zh) | Tft阵列基板及显示面板 | |
| CN106128380B (zh) | Goa电路 | |
| CN104766584B (zh) | 具有正反向扫描功能的goa电路 | |
| CN107958656B (zh) | Goa电路 | |
| CN104732940B (zh) | Cmos栅极驱动电路 | |
| CN104882107B (zh) | 栅极驱动电路 | |
| CN110299112A (zh) | Goa电路 | |
| CN105047174B (zh) | 移位寄存器单元及其驱动方法、栅极驱动装置以及显示装置 | |
| CN105632446B (zh) | Goa单元及其驱动方法、goa电路、显示装置 | |
| CN110068970A (zh) | Tft阵列基板及显示面板 | |
| CN109658865A (zh) | 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 | |
| CN104537987B (zh) | 充电扫描与电荷共享扫描双输出goa电路 | |
| TW201123729A (en) | Shift register and display device using the same | |
| CN109064982A (zh) | Goa电路驱动系统及goa电路驱动方法与显示装置 | |
| CN108535924B (zh) | 液晶显示装置及其驱动方法 | |
| CN107340657A (zh) | 阵列基板 | |
| WO2019085180A1 (zh) | Goa电路 | |
| CN104700801B (zh) | Pmos栅极驱动电路 | |
| CN107705768B (zh) | Goa电路 | |
| CN110047438B (zh) | Goa电路 | |
| CN107799083A (zh) | 一种goa电路 | |
| CN105047155B (zh) | 液晶显示装置及其goa扫描电路 | |
| CN106548758B (zh) | Cmos goa电路 | |
| CN106710548A (zh) | Cmos goa电路 | |
| CN109410882A (zh) | Goa电路以及液晶显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191029 |
|
| RJ01 | Rejection of invention patent application after publication |