[go: up one dir, main page]

CN110324012B - 放大电路 - Google Patents

放大电路 Download PDF

Info

Publication number
CN110324012B
CN110324012B CN201910246153.7A CN201910246153A CN110324012B CN 110324012 B CN110324012 B CN 110324012B CN 201910246153 A CN201910246153 A CN 201910246153A CN 110324012 B CN110324012 B CN 110324012B
Authority
CN
China
Prior art keywords
terminal
amplifying circuit
power supply
path
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910246153.7A
Other languages
English (en)
Other versions
CN110324012A (zh
Inventor
渡边大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110324012A publication Critical patent/CN110324012A/zh
Application granted granted Critical
Publication of CN110324012B publication Critical patent/CN110324012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

提供一种放大电路，是防止了振荡的稳定的级联连接型的放大电路。放大电路(1)具备：与电源(31)连接的电源端子(53)；具有源极端子(S1)、漏极端子(D1)及被输入高频信号的栅极端子(G1)的晶体管(20)；具有与漏极端子(D1)连接的源极端子(S2)、输出高频信号的漏极端子(D2)及被接地的栅极端子(G2)的晶体管(10)；串联配置在连结栅极端子(G2)与电源端子(53)的第二路径上的电容器(13)；以及串联配置在上述第一路径上或上述所述第二路径上的开关(14)，漏极端子(D2)与栅极端子(G2)经由开关(14)及电容器(13)而连接。

Description

放大电路
技术领域
本发明涉及级联连接型的放大电路。
背景技术
作为高频信号的放大电路，大多使用级联(cascode)连接型的放大电路。
在专利文献1中公开了一种具备第一晶体管及第二晶体管的级联连接放大电路。更具体而言，第一晶体管发射极(或源极)接地，第二晶体管基极(栅极)接地。另外，第一晶体管的集电极(漏极)端子通过开关来切换是否被接地。
在先技术文献
专利文献
专利文献1：日本特开2008-5160号公报
发明内容
发明要解决的课题
然而，在专利文献1所公开的级联连接放大电路中，基极(栅极)接地的第二晶体管被赋予因接地布线引起的寄生电感，第二晶体管的接地性变得不稳定，级联连接放大电路的稳定系数(K因子)下降。在该状态下通过晶体管周边的寄生电容等施加反馈时，放大电路可能会振荡。
因此，本发明是为了解决上述课题而完成的，其目的在于，提供一种防止了振荡的稳定的级联连接型的放大电路。
用于解决课题的手段
为了实现上述目的，本发明的一方式的放大电路具备：输入端子，其被输入高频信号；输出端子，其将放大后的所述高频信号输出；电源端子，其与产生直流电源电压的电源连接；第一晶体管，其具有第一端子、第二端子、及经由所述输入端子被输入高频信号的第一控制端子；第二晶体管，其具有与所述第二端子连接的第三端子、将放大后的高频信号输出的第四端子、及被接地的第二控制端子，且与所述第一晶体管级联连接；第一电容元件，其串联配置在连结所述第二控制端子与所述电源端子的第二路径上；以及第一电阻性元件，其是串联配置在连结所述第四端子与所述电源端子的第一路径及所述第二路径中的任一路径上的第一电阻元件或第一开关元件，所述第四端子与所述第二控制端子经由所述第一电阻性元件及所述第一电容元件而连接。
第二晶体管的第二控制端子被接地，但通过用于将第二控制端子接地的布线等而在第二控制端子产生寄生电感成分。因此，在现有的放大电路中，第二控制端子的电位未被接地固定，因此，第二晶体管的稳定性下降而施加反馈，当由该反馈形成的环路成为具有1以上的环路增益的状态时会引起振荡。
与此相对，根据上述结构，高频信号的输出端子即第四端子与第二控制端子经由第一电阻性元件而连接，因此，能够利用第一电阻性元件来降低环路增益，形成不具有1以上的环路增益的环路。另外，利用配置在第二路径上的第一电容元件，使第二控制端子的电位与电源电位分离。由此，即便在第二控制端子产生寄生电感成分，高频反馈信号也被衰减，因此，能够提供防止了振荡的稳定的放大电路。
另外，也可以是，还具备：第一电感元件，其串联配置在连结所述第四端子与所述电源端子的第一路径上；以及第二电容元件，其串联配置在所述第四端子与所述输出端子之间，所述第一电阻性元件串联配置在所述第一电感元件与所述第二控制端子之间的所述第一路径及所述第二路径中的任一路径上。
由此，第一电阻性元件配置在比第一晶体管、第二晶体管、以及由第一电感元件和第二电容元件构成的匹配电路靠外侧的区域，因此，能够抑制由第一晶体管及第二晶体管构成的放大器的增益劣化。
另外，也可以是，所述第一电阻性元件是所述第一电阻元件，所述第一电阻元件仅串联配置在所述第一路径及所述第二路径中的所述第二路径上。
由此，在第一路径中流动的第二晶体管的电流不会被第一电阻性元件衰减，因此，能够抑制放大特性的劣化。
另外，也可以是，所述第一电阻性元件是所述第一开关元件，所述第一开关元件串联配置在连结所述第四端子与所述电源端子的所述第一路径上。
由此，在第一晶体管及第二晶体管的非动作时，通过将第一开关元件设为非导通状态，从而能够抑制从电源端子经由第四端子、第三端子、第二端子及第一端子向接地端子流动的所谓的截止漏电流。
另外，也可以是，在所述放大电路进行放大动作的情况下，所述第一开关元件成为导通状态，在所述放大电路不进行放大动作的情况下，所述第一开关元件成为非导通状态。
由此，在放大电路进行放大动作的情况下，能够抑制放大电路的振荡，在放大电路不进行放大动作的情况下，能够抑制放大电路的截止漏电流。
另外，也可以是，还具备第二电阻性元件，该第二电阻性元件是串联配置在所述第一路径及所述第二路径中的任一路径上的第二电阻元件或第二开关元件。
由此，在第一开关元件为导通状态时，即便在无法仅通过第一开关元件的导通电阻来确保所需的电阻值的情况下，也能够利用第二电阻性元件来实现充分的环路衰减。
另外，也可以是，还具备与所述第一电感元件并联连接的第三电阻元件。
由此，即便在无法仅通过第一开关元件的导通电阻来确保所需的电阻值的情况下，也能够利用第三电阻元件来实现充分的环路衰减。
另外，本发明的一方式的放大电路具备：输入端子，其被输入高频信号；输出端子，其将放大后的所述高频信号输出；电源端子，其与产生直流电源电压的电源连接；第一晶体管，其具有第一端子、第二端子、及被输入高频信号的第一控制端子；第二晶体管，其具有与所述第二端子连接的第三端子、将放大后的高频信号输出的第四端子、及第二控制端子，且与所述第一晶体管级联连接；以及第一电阻性元件，其是串联配置在连结所述第四端子与所述电源端子的第一路径上的第一电阻元件或第一开关元件，所述第四端子与所述第二控制端子经由所述第一电阻性元件而连接。
在将第二晶体管的第二控制端子设定为电源的直流电源电压的情况下，通过用于连接电源端子与电源的布线等而在第二晶体管的第二控制端子产生寄生电感成分。因此，第二控制端子的电位在高频下变得不稳定而施加反馈，当由该反馈形成的环路成为具有1以上的环路增益的状态时会引起振荡。
与此相对，根据上述结构，高频信号的输出端子即第四端子与第二控制端子经由第一电阻性元件而连接，因此，利用第一电阻性元件来降低环路增益，能够形成不具有1以上的环路增益的环路。另外，第二控制端子固定于直流电源电压。由此，高频反馈信号被衰减，因此，能够提供防止了振荡的稳定的放大电路。
另外，也可以是，还具备：第一电感元件，其串联配置在连结所述第四端子与所述电源端子的第一路径上；以及第二电容元件，其串联配置在所述第四端子与所述输出端子之间，所述第一电阻性元件串联配置在所述第一电感元件与所述电源端子之间的所述第一路径上。
由此，第一电阻性元件配置在比第一晶体管、第二晶体管、以及由第一电感元件和第二电容元件构成的匹配电路靠外侧的区域，因此，能够抑制由第一晶体管及第二晶体管构成的放大器的增益劣化。
另外，也可以是，所述第一电阻性元件是所述第一开关元件，所述第一开关元件串联配置在连结所述第四端子与所述电源端子的所述第一路径上。
由此，在第一晶体管及第二晶体管的非动作时，通过将第一开关元件设为非导通状态，能够抑制从电源端子经由第四端子、第三端子、第二端子及第一端子向接地端子流动的所谓的截止漏电流。
另外，也可以是，在所述放大电路进行放大动作的情况下，所述第一开关元件成为导通状态，在所述放大电路不进行放大动作的情况下，所述第一开关元件成为非导通状态。
由此，在放大电路进行放大动作的情况下，能够抑制放大电路的振荡，在放大电路不进行放大动作的情况下，能够抑制放大电路的截止漏电流。
另外，也可以是，还具备第二电阻性元件，该第二电阻性元件是仅串联配置在所述第一路径及连结所述第二控制端子与所述电源端子的第二路径中的所述第二路径上的第二电阻元件或第二开关元件。
由此，在开关元件为导通状态时，即便在无法仅通过该开关元件的导通电阻来确保所需的电阻值的情况下，也能够在固定第二控制端子的电位的同时利用第二电阻元件来实现充分的环路衰减。
另外，也可以是，还具备与所述第一电感元件并联连接的第三电阻元件。
由此，即便在无法仅通过第一开关元件的导通电阻来确保所需的电阻值的情况下，也能够利用第三电阻元件来实现充分的环路衰减。
发明效果
根据本发明，能够提供防止了振荡的稳定的级联连接型的放大电路。
附图说明
图1是实施方式1的放大电路及其周边电路的电路结构图。
图2A是示出实施方式1的放大电路的动作时的电路状态的图。
图2B是示出实施方式1的放大电路的非动作时的电路状态的图。
图3是示出实施方式1的放大电路的稳定系数的图表。
图4是比较例的放大电路及其周边电路的电路结构图。
图5是示出比较例的放大电路的稳定系数的图表。
图6A是示出实施方式1的变形例1的放大电路的动作时的电路状态的图。
图6B是示出实施方式1的变形例1的放大电路的非动作时的电路状态的图。
图7是实施方式1的变形例2的放大电路及其周边电路的电路结构图。
图8是实施方式1的变形例3的放大电路及其周边电路的电路结构图。
图9是实施方式2的放大电路及其周边电路的电路结构图。
图10A是示出实施方式2的放大电路的动作时的电路状态的图。
图10B是示出实施方式2的放大电路的非动作时的电路状态的图。
图11是示出实施方式2的放大电路的稳定系数的图表。
附图标记说明
1、1A、1B、1C、2、500 放大电路
10、20 晶体管
11、21 电感器
12、13、15、22 电容器
14 开关
16、17、18 电阻元件
31 电源
51 输入端子
52 输出端子
53 电源端子
54、55 接地端子
56、57 偏置端子
D1、D2 漏极端子
G1、G2 栅极端子
LG1、LG2 寄生电感
S1、S2 源极端子。
具体实施方式
以下，使用实施方式及其附图对本发明的实施方式详细进行说明。需要说明的是，以下所说明的实施方式均示出总括性或具体的例子。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置及连接方式等是一例，并非意在限定本发明。关于以下的实施方式的构成要素中的未记载于独立权利要求的构成要素，作为任意的构成要素来说明。另外，附图所示的构成要素的大小或大小之比不一定是严格的。
(实施方式1)
[1.1放大电路的结构]
图1是实施方式1的放大电路1及其周边电路的电路结构图。如该图所示，放大电路1具备输入端子51、输出端子52、电源端子53、接地端子54及55、晶体管10及20、电感器11及21、电容器13及15、以及开关14。
电源端子53与产生直流电源电压的电源31连接。另外，接地端子54及55被接地。向输入端子51输入高频信号(RFin)，从输出端子52输出由晶体管10及20放大后的高频信号(RFout)。需要说明的是，如该图所示，电源31不是放大电路1必须的构成要素，没有必要包含在放大电路1内。
晶体管20是具有源极端子S1(第一端子)、漏极端子D1(第二端子)及栅极端子G1(第一控制端子)的第一晶体管，例如是n型的场效应型的晶体管(Field EffectTransistor)。
晶体管10是具有源极端子S2(第三端子)、漏极端子D2(第四端子)及栅极端子G2(第二控制端子)的第二晶体管，例如是n型的场效应型的晶体管(Field EffectTransistor)。
需要说明的是，晶体管10及20也可以是p型的场效应型晶体管，或者例如还可以是双极晶体管。在晶体管10及20为双极晶体管的情况下，例如，源极端子为发射极端子，漏极端子为集电极端子，栅极端子为基极端子。
在本实施方式的放大电路1中，漏极端子D1与源极端子S2连接，源极端子S1经由电感器21而与接地端子55连接，栅极端子G1经由电容器22而与输入端子51连接。另外，漏极端子D2经由电容器15而与输出端子52连接，栅极端子G2经由电容器12而与接地端子54连接。即，晶体管10与晶体管20级联连接，放大电路1构成级联连接型的放大电路。
电感器11是串联配置在连结漏极端子D2与电源端子53的第一路径上的第一电感元件，是用于取得晶体管10及20与外部连接电路的阻抗匹配的匹配用元件。电感器21是串联配置在连结源极端子S1与接地端子55的路径上的第二电感元件，是源极负反馈电感器。需要说明的是，电感器11及21不是本实施方式的放大电路1的必须构成要素。
电容器15是串联配置在漏极端子D2与输出端子52之间的第二电容元件。电容器15是用于去除由晶体管10及20放大后的高频信号的直流偏置成分的DC阻断用元件，另外，是用于取得晶体管10及20与外部连接电路的阻抗匹配的匹配用元件。
电容器13是串联配置在连结栅极端子G2与电源端子53的第二路径上的第一电容元件。电容器13在第二路径中作为用于使高频信号选择性地通过的旁路电容器(passcapacitor)发挥功能，另外，具有防止电源31的直流电源电压经由电源端子53施加于接地端子54而流动不需要的电流的DC阻断功能。
开关14是串联配置在连结漏极端子D2与电源端子53的第一路径上的开关元件，是作为在导通状态下具有导通电阻的电阻元件发挥功能的所谓的第一电阻性元件。
即，根据上述连接结构，漏极端子D2与栅极端子G2经由电感器11、开关14及电容器13而连接。
根据本实施方式的放大电路1的上述结构，晶体管10的栅极端子G2(经由电容器12在高频下)被接地。此时，通过用于将栅极端子G2(在高频下)接地的布线等，在栅极端子G2产生因该布线引起的寄生电感成分。
因此，在现有的放大电路中，栅极端子的电位由于上述寄生电感成分而(在高频下)未被接地固定，因此，晶体管的稳定性下降，通过在漏极端子D2与栅极端子G2之间以及栅极端子G2与漏极端子D1之间产生的寄生电容等而施加反馈，当由该反馈形成的环路成为具有1以上的环路增益的状态时，产生会引起振荡这样的不良情况。
与此相对，根据本实施方式的放大电路1的上述结构，与输出端子52相连的漏极端子D2和被接地的栅极端子G2经由开关14而(在高频下)连接。因此，在开关14的导通时，漏极端子D2、电感器11、开关14、电容器13及栅极端子G2构成漏极端子D2与栅极端子G2之间的高频信号的反馈电路。这里，由于开关14在导通状态下具有导通电阻，因此，上述反馈电路通过该导通电阻而形成不具有1以上的环路增益(反馈信号衰减)的环路。即，在从漏极端子D2输出的高频信号不经由在晶体管10的周围产生的寄生电容等而经由上述环路衰减的状态下进行反馈。另外，利用配置在上述第二路径上的电容器13，使接地端子54的电位与电源电位分离。由此，即便在栅极端子G2产生寄生电感成分，也能够通过上述环路而使漏极端子D2与栅极端子G2之间的双向的反馈信号衰减，因此，能够提供防止了振荡的稳定的放大电路1。
需要说明的是，在放大电路1不进行放大动作的情况下，开关14成为非导通状态，由此，能够抑制从电源端子53经由漏极端子D2、源极端子S2、漏极端子D1及源极端子S1向接地端子55流动的所谓的晶体管10及20的截止漏电流。从该观点出发，开关14优选配置在上述第一路径及上述第二路径中的第一路径上。但是，从上述反馈电路能够通过开关14的导通电阻而形成不具有1以上的环路增益(反馈信号衰减)的环路这一观点出发，开关14也可以配置在连结栅极端子G2、电容器13及电源端子53的第二路径上。
另外，开关14也可以不是切换导通状态及非导通状态的开关元件，而是第一电阻元件(电阻性元件)。但是，在该情况下，能够利用上述第一电阻元件来抑制上述截止漏电流的效果较低，因此，该第一电阻元件配置在上述第一路径及上述第二路径中的任一路径上即可。
需要说明的是，本实施方式的放大电路1还具备：与栅极端子G1连接的偏置端子57；与栅极端子G2连接的偏置端子56；串联配置在栅极端子G1与输入端子51之间的电容器22；以及串联配置在栅极端子G2与接地端子54之间的电容器12。
在偏置端子57连接有生成用于规定晶体管20的动作点的直流偏置电压或直流偏置电流的偏置电路。在偏置端子56连接有生成用于规定晶体管10的动作点的直流偏置电压或直流偏置电流的偏置电路。由此，能够将晶体管10及20设定为最佳的动作点。需要说明的是，在向栅极端子G1施加直流偏置成分的情况下，为了不使该直流偏置成分向输入端子51泄漏而配置DC阻断用的电容器22。另外，在向栅极端子G2施加直流偏置成分的情况下，为了不使该直流偏置成分向接地端子54泄漏而配置DC阻断用的电容器12。
需要说明的是，上述第一电阻性元件(开关14或第一电阻元件)优选串联配置在电感器11与栅极端子G2之间的上述第一路径及上述第二路径中的任一路径上。换言之，上述电阻性元件优选不串联配置在漏极端子D2与电感器11之间。
电感器11是用于匹配晶体管10及20与外部连接电路的阻抗的匹配用元件，因此，配置在形成有晶体管10及20的区域外。由此，上述电阻性元件配置在比晶体管10及20、以及由电感器11和电容器15构成的匹配电路靠外侧的区域，因此，不会影响到由晶体管10及20构成的放大器的增益。
需要说明的是，第一电阻性元件也可以是第一电阻元件，该第一电阻元件仅串联配置在第一路径及第二路径中的第二路径上。由此，晶体管10的电压不会由于向第一电阻性元件流动的电流而下降，因此，能够抑制放大特性的劣化。
图2A是示出实施方式1的放大电路1的动作时的电路状态的图。另外，图2B是示出实施方式1的放大电路1的非动作时的电路状态的图。如图2A及图2B所示，开关14串联配置在连结漏极端子D2与电源端子53的第一路径上。另外，通过用于将栅极端子G2(在高频下)接地的布线等而在栅极端子G2产生寄生电感LG1。
与此相对，如图2A所示，在输入高频信号(RFin)且放大电路1进行放大动作的情况下，开关14成为导通状态。另一方面，如图2B所示，在放大电路1不进行放大动作的情况下，开关14成为非导通状态。
在进行放大动作时，由于开关14在导通状态下具有导通电阻，因此，上述反馈电路通过该导通电阻而形成不具有1以上的环路增益(反馈信号衰减)的环路。由此，即便在栅极端子G2产生寄生电感LG1，也能够通过上述环路而使漏极端子D2与栅极端子G2之间的高频反馈信号衰减，因此，能够提供防止了振荡的稳定的放大电路1。
另一方面，在不进行放大动作时，开关14成为非导通状态，能够抑制从电源端子53经由漏极端子D2、源极端子S2、漏极端子D1及源极端子S1向接地端子55流动的所谓的截止漏电流。
即，在开关14串联配置在上述第一路径上的放大电路1中，在进行放大动作的情况下，能够抑制放大电路1的振荡，在不进行放大动作的情况下，能够抑制放大电路1的截止漏电流。
尤其是频率越高，寄生电感LG1的阻抗(jωLG1)越大，晶体管10的栅极端子G2的接地性变得越弱。由此，容易施加经由栅极端子G2的反馈。通常，在使用到几十GHz为止具有增益的高性能的晶体管的情况下，存在由该反馈形成的环路的环路增益为1以上的可能性。此外，越是上述那样的高性能的晶体管，处于截止漏电流越大的趋势。
与此相对，在本实施方式的放大电路1中具有如下特性：能够形成即便晶体管10及20的高频放大性能高也使反馈信号衰减的反馈电路，并且，能够抑制截止漏电流。
[1.2放大电路的稳定系数]
图3是示出实施方式1的放大电路1的稳定系数的图表。在该图中，示出使在栅极端子G2产生的寄生电感值变化时(LG1＝0nH～0.1nH)的放大电路1的稳定系数(K因子)的频率特性。如该图所示，在实施方式1的放大电路1中，即便在栅极端子G2产生寄生电感LG1(LG1＝0nH～0.1nH)，在频带(～30GHz)中由反馈形成的环路的环路增益也不会为1以上。这样，包含环路增益完全不可能为1以上的反馈电路的放大电路1的稳定系数(K因子)能够为1以上，因此，能够提供防止了振荡的稳定的放大动作。
相对于上述的本实施方式的放大电路1，以下示出比较例的现有的放大电路500。
图4是比较例的放大电路500及其周边电路的电路结构图。如该图所示，比较例的放大电路500具备输入端子51、输出端子52、电源端子53、接地端子54及55、晶体管10及20、电感器11及21、以及电容器15。比较例的放大电路500与实施方式1的放大电路1相比，在结构上的不同点在于：(1)未配置开关14；(2)未配置电容器13；(3)漏极端子D2与接地端子54未经由电源端子53而连接。以下，关于比较例的放大电路500，对于与实施方式1的放大电路1相同的点省略说明，以不同点为中心进行说明。
在比较例的放大电路500中，漏极端子D1与源极端子S2连接，源极端子S1经由电感器21而与接地端子55连接，栅极端子G1经由电容器22而与输入端子51连接。另外，漏极端子D2经由电容器15而与输出端子52连接，栅极端子G2经由电容器12而与接地端子54连接。即，晶体管10与晶体管20级联连接，放大电路500构成级联连接型的放大电路。
这里，漏极端子D2与栅极端子G2未经由电感器11及电源端子53而连接。
根据比较例的放大电路500的上述结构，晶体管10的栅极端子G2(经由电容器12在高频下)被接地。此时，通过用于将栅极端子G2(在高频下)接地的布线等，在栅极端子产生寄生电感成分LG1。
因此，在放大电路500中，由于寄生电感成分LG1而使栅极端子G2的电位(在高频下)未接地固定，因此，晶体管的稳定性下降，当施加反馈且成为具有1以上的环路增益的状态时，会引起振荡。
尤其越是高频，寄生电感LG1的阻抗越变大，晶体管10的栅极端子G2的接地性越弱。由此，容易施加经由栅极端子G2的反馈。通常，在使用到几十GHz为止具有增益的高性能的晶体管的情况下，存在由该反馈形成的环路的环路增益为1以上的可能性。
图5是示出比较例的放大电路500的稳定系数的图表。在该图中，示出使栅极端子G2所产生的寄生电感值变化时(LG1＝0nH～0.1nH)的放大电路500的稳定系数(K因子)的频率特性。如该图所示，在比较例的放大电路500中，当在栅极端子G2产生0.02nH以上的寄生电感时，稳定系数(K因子)变差。此外，寄生电感LG1越大(LG1＝0.03nH以上)，10GHz以上的频带中的稳定系数(K因子)越比1小，振荡的可能性就越高，越会进行不稳定的放大动作。
与此相对，根据本实施方式的放大电路1，即便在栅极端子G2产生寄生电感LG1(LG1＝0nH～0.1nH)，高频带(～30GHz)中的稳定系数(K因子)也能够为1以上，因此，能够提供防止了振荡的稳定的放大动作。
[1.3变形例1的放大电路]
图6A是示出实施方式1的变形例1的放大电路1A的动作时的电路状态的图。另外，图6B是示出实施方式1的变形例1的放大电路1A的非动作时的电路状态的图。
如图6A及图6B所示，本变形例的放大电路1A具备输入端子51、输出端子52、电源端子53、接地端子54及55、晶体管10及20、电感器11及21、电容器13及15、开关14、以及电阻元件16。本变形例的放大电路1A与实施方式1的放大电路1相比，在结构上的不同点仅在于附加了电阻元件16。以下，关于变形例1的放大电路1A，对于与实施方式1的放大电路1相同的点省略说明，以不同点为中心进行说明。
电阻元件16是串联配置在电源端子53与电容器13之间的第二电阻元件。需要说明的是，电阻元件16配置于连结栅极端子G2与电源端子53的第二路径即可。由此，漏极端子D2与栅极端子G2经由电感器11、开关14、电阻元件16及电容器13而连接。
根据本变形例的放大电路1A的上述结构，漏极端子D2与栅极端子G2经由开关14而连接。因此，在开关14的导通时，漏极端子D2、电感器11、开关14、电阻元件16、电容器13及栅极端子G2构成漏极端子D2与栅极端子G2之间的高频信号的反馈电路。这里，由于开关14在导通状态下具有导通电阻，因此，上述反馈电路通过该导通电阻与电阻元件16的串联电阻成分而形成不具有1以上的环路增益(反馈信号衰减)的环路。因此，即便在无法仅通过开关14的导通电阻来确保用于使反馈信号衰减的电阻值的情况下，也能够利用电阻元件16来实现充分的环路衰减。
需要说明的是，电阻元件16也可以是串联配置在第一路径及第二路径中的任一路径上的第二电阻元件或第二开关元件。由此，在开关14为导通状态时，即便在无法仅通过开关14的导通电阻来确保所需的电阻值的情况下，也能够利用第二电阻性元件来实现充分的环路衰减。
另外，利用配置在上述第二路径上的电容器13，使高频信号在第二路径中选择性地通过。由此，即便在栅极端子产生寄生电感成分，也能够通过上述环路而使漏极端子D2与栅极端子G2之间的高频信号的反馈信号衰减，因此，能够提供防止了振荡的稳定的放大电路1A。
需要说明的是，在放大电路1A不进行放大动作的情况下，开关14成为非导通状态，由此，能够抑制从电源端子53经由漏极端子D2、源极端子S2、漏极端子D1及源极端子S1向接地端子55流动的所谓的截止漏电流。从该观点出发，优选开关14配置在上述第一路径上。但是，从上述反馈电路能够通过开关14的导通电阻而形成不具有1以上的环路增益(反馈信号衰减)的环路这一观点出发，开关14也可以配置在连结栅极端子G2、电容器13、电阻元件16及电源端子53的第二路径上。
另外，开关14也可以不是切换导通状态及非导通状态的开关元件，而是第一电阻元件(第一电阻性元件)。但是，在该情况下，能够利用上述第一电阻元件来抑制上述截止漏电流的效果较低。因此，第一电阻元件配置在上述第一路径及上述第二路径中的任一路径上即可，能够利用第一电阻元件及电阻元件16(第二电阻元件)这两个电阻元件来调整反馈信号的衰减度。
另外，如图6A所示，在输入高频信号(RFin)且放大电路1A进行放大动作的情况下，开关14成为导通状态。另一方面，如图6B所示，在放大电路1A不进行放大动作的情况下，开关14成为非导通状态。
在进行放大动作时，由于开关14在导通状态下具有导通电阻，因此，漏极端子D2与栅极端子G2之间的反馈信号被衰减，能够提供防止了振荡的稳定的放大电路1A。另一方面，在不进行放大动作时，开关14成为非导通状态，能够抑制从电源端子53经由漏极端子D2、源极端子S2、漏极端子D1及源极端子S1向接地端子55流动的所谓的截止漏电流。
[1.4变形例2的放大电路]
图7是实施方式1的变形例2的放大电路1B及其周边电路的电路结构图。如图7所示，本变形例的放大电路1B具备输入端子51、输出端子52、电源端子53、接地端子54及55、晶体管10及20、电感器11及21、电容器13及15、开关14、以及电阻元件17。本变形例的放大电路1B与变形例1的放大电路1A相比，在结构上的不同点仅在于代替电阻元件16而附加了电阻元件17。以下，关于变形例2的放大电路1B，对于与变形例1的放大电路1A相同的点省略说明，以不同点为中心进行说明。
电阻元件17是串联配置在电源端子53与电感器11之间的第二电阻元件。需要说明的是，电阻元件17配置于连结漏极端子D2与电源端子53的第一路径即可。由此，漏极端子D2与栅极端子G2经由电感器11、电阻元件17、开关14、电源端子53及电容器13而连接。
根据本变形例的放大电路1B的上述结构，漏极端子D2与栅极端子G2经由开关14而连接。因此，在开关14的导通时，漏极端子D2、电感器11、电阻元件17、开关14、电容器13及栅极端子G2构成漏极端子D2与栅极端子G2之间的高频信号的反馈电路。这里，由于开关14在导通状态下具有导通电阻，因此，上述反馈电路通过该导通电阻与电阻元件17的串联连接电阻而形成不具有1以上的环路增益(反馈信号衰减)的环路。因此，即便在无法仅通过开关14的导通电阻来确保用于使反馈信号衰减的电阻值的情况下，也能够利用电阻元件17来实现充分的环路衰减。
另外，开关14也可以不是切换导通状态及非导通状态的开关元件，而是第一电阻元件(电阻性元件)。在该情况下，能够利用上述第一电阻元件来抑制上述截止漏电流的效果较低。因此，第一电阻元件配置在上述第一路径上或上述第二路径上即可，能够利用第一电阻元件及电阻元件17(第二电阻元件)这两个电阻元件来调整反馈信号的衰减度。
需要说明的是，虽然电阻元件17配置在连结漏极端子D2与电源端子53的第一路径上即可，但如图7所示，在串联配置在电源端子53与电感器11之间的情况下，电阻元件17配置在比晶体管10及20、以及由电感器11和电容器15构成的匹配电路靠外侧的区域，因此，不会影响到由晶体管10及20构成的放大器的增益。
[1.5变形例3的放大电路]
图8是实施方式1的变形例3的放大电路1C及其周边电路的电路结构图。如图8所示，本变形例的放大电路1C具备输入端子51、输出端子52、电源端子53、接地端子54及55、晶体管10及20、电感器11及21、电容器13及15、开关14、以及电阻元件18。本变形例的放大电路1C与变形例2的放大电路1B相比，在结构上的不同点仅在于代替电阻元件17而附加了电阻元件18。以下，关于变形例3的放大电路1C，对于与变形例2的放大电路1B相同的点省略说明，以不同点为中心进行说明。
电阻元件18是与电感器11并联连接的第三电阻元件。由此，漏极端子D2与栅极端子G2经由电感器11与电阻元件18的并联连接电路、开关14、电源端子53及电容器13而连接。
根据本变形例的放大电路1C的上述结构，漏极端子D2与栅极端子G2经由开关14而连接。因此，在开关14的导通时，漏极端子D2、上述并联连接电路、开关14、电容器13及栅极端子G2构成漏极端子D2与栅极端子G2之间的高频信号的反馈电路。这里，由于开关14在导通状态下具有导通电阻，因此，上述反馈电路通过该导通电阻与上述并联连接电路的串联连接电路而形成不具有1以上的环路增益(反馈信号衰减)的环路。因此，即便在无法仅通过开关14的导通电阻来确保用于使反馈信号衰减的电阻值的情况下，也能够利用电阻元件18来实现充分的环路衰减。
另外，开关14也可以不是切换导通状态及非导通状态的开关元件，而是第一电阻元件(电阻性元件)。在该情况下，能够利用上述第一电阻元件来抑制上述截止漏电流的效果较低。因此，第一电阻元件配置在上述第一路径上或上述第二路径上即可，能够利用第一电阻元件及电阻元件18(第三电阻元件)这两个电阻元件来调整反馈信号的衰减度。
(实施方式2)
实施方式1的放大电路具有级联连接的晶体管10的栅极端子被接地的结构，但在本实施方式中，针对具有级联连接的晶体管10的栅极端子固定于电源电压的结构的放大电路进行说明。
[2.1放大电路的结构]
图9是实施方式2的放大电路2及其周边电路的电路结构图。如该图所示，放大电路2具备输入端子51、输出端子52、电源端子53、接地端子55、晶体管10及20、电感器11及21、电容器15、以及开关14。本实施方式的放大电路2与实施方式1的放大电路1相比，在结构上的不同点在于，不具有接地端子54，且栅极端子G2(在高频下)固定于电源电压。以下，关于本实施方式2的放大电路2，对于与实施方式1的放大电路1相同的点省略说明，以不同点为中心进行说明。
在电源端子53连接有产生直流电源电压的电源31。另外，接地端子55被接地。向输入端子51输入高频信号(RFin)，从输出端子52输出由晶体管10及20放大后的高频信号(RFout)。
在本实施方式的放大电路2中，漏极端子D1与源极端子S2连接，源极端子S1经由电感器21而与接地端子55连接，栅极端子G1经由电容器22而与输入端子51连接。另外，漏极端子D2经由电容器15而与输出端子52连接，栅极端子G2经由电容器12而与电源端子53连接。即，晶体管10与晶体管20级联连接，放大电路2构成级联连接型的放大电路。
开关14是串联配置在连结漏极端子D2与电源端子53的第一路径上的开关元件，是作为在导通状态下具有导通电阻的电阻元件发挥功能的所谓的第一电阻性元件。
即，根据上述连接结构，漏极端子D2与栅极端子G2经由电感器11、开关14及电源端子53而连接。
根据本实施方式的放大电路2的上述结构，晶体管10的栅极端子G2(经由电容器12在高频下)与直流电源电压连接。此时，通过用于连接电源端子53与电源31的布线等，在栅极端子G2产生因该布线引起的寄生电感成分。
因此，栅极端子G2的电位(在高频下)未被固定，因此，晶体管的稳定性下降，当施加反馈并成为具有1以上的环路增益的状态时，可能会引起振荡。
与此相对，根据本实施方式的放大电路2的上述结构，与输出端子52相连的漏极端子D2和栅极端子G2经由开关14而(在高频下)连接。因此，在开关14的导通时，漏极端子D2、电感器11、开关14及栅极端子G2构成漏极端子D2与栅极端子G2之间的高频信号的反馈电路。这里，由于开关14在导通状态下具有导通电阻，因此，上述反馈电路通过该导通电阻而形成不具有1以上的环路增益(反馈信号衰减)的环路。另外，由于栅极端子G2未(经由电容器12)接地，且在上述第二路径上未配置开关14等电阻性元件，因此，将栅极端子G2的电位稳定地设定为电源电位。由此，即便在栅极端子G2产生寄生电感成分，也能够利用上述环路而使漏极端子D2与栅极端子G2之间的高频反馈信号衰减，因此，能够提供防止了振荡的稳定的放大电路2。
需要说明的是，在放大电路2不进行放大动作的情况下，开关14成为非导通状态，由此，能够抑制从电源端子53经由漏极端子D2、源极端子S2、漏极端子D1及源极端子S1向接地端子55流动的所谓的截止漏电流。
另外，开关14也可以不是切换导通状态及非导通状态的开关元件，而是第一电阻元件(第一电阻性元件)。在该情况下，漏极端子D2、电感器11、第一电阻元件及栅极端子G2也构成漏极端子D2与栅极端子G2之间的高频信号的反馈电路，通过第一电阻元件而形成不具有1以上的环路增益(反馈信号衰减)的环路。因此，即便在栅极端子G2产生寄生电感成分，也能够通过上述环路而使漏极端子D2与栅极端子G2之间的高频反馈信号衰减，因此，能够提供防止了振荡的稳定的放大电路2。
需要说明的是，上述第一电阻性元件(开关14或第一电阻元件)优选串联配置在电感器11与栅极端子G2之间的上述第一路径上。
电感器11是用于匹配晶体管10及20与外部连接电路的阻抗的匹配用元件，因此，配置在形成有晶体管10及20的区域外。由此，上述电阻性元件配置在比晶体管10及20、以及由电感器11和电容器15构成的匹配电路靠外侧的区域，因此，不会影响到由晶体管10及20构成的放大器的增益。
图10A是示出实施方式2的放大电路2的动作时的电路状态的图。另外，图10B是示出实施方式2的放大电路2的非动作时的电路状态的图。如图10A及图10B所示，开关14串联配置在连结漏极端子D2与电源端子53的第一路径上。另外，通过用于将电源端子53与电源31连接的布线等，经由电源端子53及电容器12而在栅极端子G2产生寄生电感LG2。
与此相对，如图10A所示，在输入高频信号(RFin)且放大电路2进行放大动作的情况下，开关14成为导通状态。另一方面，如图2B所示，在放大电路2不进行放大动作的情况下，开关14成为非导通状态。
在进行放大动作时，由于开关14在导通状态下具有导通电阻，因此，上述反馈电路通过该导通电阻而形成不具有1以上的环路增益(反馈信号衰减)的环路。由此，即便在栅极端子G2产生寄生电感LG2，也能够通过上述环路而使漏极端子D2与栅极端子G2之间的反馈信号衰减，因此，能够提供防止了振荡的稳定的放大电路2。
另一方面，在不进行放大动作时，开关14成为非导通状态，能够抑制从电源端子53经由漏极端子D2、源极端子S2、漏极端子D1及源极端子S1向接地端子55流动的所谓的截止漏电流。
即，在开关14串联配置在上述第一路径上的放大电路2中，在进行放大动作的情况下，能够抑制放大电路2的振荡，在不进行放大动作的情况下，能够抑制放大电路2的截止漏电流。
频率越高，寄生电感LG2的阻抗(jωLG2)越大，越容易施加经由栅极的反馈。通常，在使用高性能且到几十GHz为止具有增益的晶体管的情况下，存在由该反馈形成的环路的环路增益为1以上的可能性。此外，越是上述那样的高性能的晶体管，处于截止漏电流越大的趋势。
与此相对，在本实施方式的放大电路2中具有如下特性：能够形成即便晶体管10及20的高频放大性能高也使反馈信号衰减的反馈电路，并且，能够抑制截止漏电流。
需要说明的是，在本实施方式的放大电路2中也可以具备仅串联配置在第一路径及第二路径中的第二路径上的作为第二电阻元件或第二开关元件的第二电阻性元件。由此，在第一开关元件为导通状态时，即便在无法仅通过第一开关元件的导通电阻来确保所需的电阻值的情况下，也能够在固定栅极端子G2的电位的同时利用第二电阻性元件来实现充分的环路衰减。
[2.2放大电路的稳定系数]
图11是示出实施方式2的放大电路2的稳定系数的图表。在该图中，示出实施方式2的放大电路2(存在开关14(接通))以及比较例的放大电路(不存在开关14)的稳定系数(K因子)的频率特性。比较例的放大电路与实施方式2的放大电路2相比，在结构上的不同点仅在于未配置开关14。
如该图所示，在比较例的放大电路中，当在栅极端子G2产生寄生电感LG2时，在进行放大动作时，在高频带(～30GHz)中存在稳定系数(K因子)比1小的频带，因此，在该高频带中产生振荡的可能性高。
与此相对，在本实施方式的放大电路2中，即便在栅极端子G2产生寄生电感LG2，在进行放大动作时，高频带(～30GHz)中的稳定系数(K因子)也能够为1以上，因此，能够提供防止了振荡的稳定的放大动作。
(其他的实施方式等)
以上，关于本发明的实施方式的放大电路，举出实施方式1及2进行了说明，但本发明的放大电路不限定于上述实施方式。通过组合上述实施方式中的任意的构成要素而实现的其他实施方式、在不脱离本发明的主旨的范围内对上述实施方式实施本领域技术人员能够想到的各种变形而得到变形例、内置有本发明的放大电路的各种设备也包含在本发明中。
例如，对实施方式2的放大电路2附加了实施方式1的变形例2的电阻元件17(串联配置在第一路径上的第二电阻元件)、或者实施方式1的变形例3的电阻元件18(与电感器11并联连接的第三电阻元件)的放大电路也包含在本发明中。
需要说明的是，在上述实施方式的放大电路中，也可以在将附图所公开的各电路元件及信号路径连接的路径之间插入其他的高频电路元件及布线等。
产业上的可利用性
本发明作为放大高频信号的级联连接型的放大电路而能够广泛用于通信设备。

Claims (11)

1.一种放大电路，具备：
输入端子，其被输入高频信号；
输出端子，其将放大后的所述高频信号输出；
电源端子，其与产生直流电源电压的电源连接；
第一晶体管，其具有第一端子、第二端子及经由所述输入端子被输入高频信号的第一控制端子；
第二晶体管，其具有与所述第二端子连接的第三端子、将放大后的高频信号输出的第四端子及被接地的第二控制端子，且与所述第一晶体管级联连接；
第一电容元件，其串联配置在连结所述第二控制端子与所述电源端子的第二路径上；
第一电阻元件，其串联配置在连结所述第四端子与所述电源端子的第一路径及所述第二路径中的任一路径上；以及
第一电感元件，其串联配置在所述第一路径上，
所述第四端子与所述第二控制端子经由所述第一电阻元件及所述第一电容元件而连接，
所述第一电阻元件串联配置在所述第一电感元件与所述第一电容元件之间的所述第一路径上或所述第二路径上。
2.根据权利要求1所述的放大电路，其中，
所述放大电路还具备：
第二电容元件，其串联配置在所述第四端子与所述输出端子之间。
3.根据权利要求1或2所述的放大电路，其中，
所述第一电阻元件仅串联配置在所述第一路径及所述第二路径中的所述第二路径上。
4.根据权利要求2所述的放大电路，其中，
所述放大电路还具备与所述第一电感元件并联连接的第三电阻元件。
5.一种放大电路，具备：
输入端子，其被输入高频信号；
输出端子，其将放大后的所述高频信号输出；
电源端子，其与产生直流电源电压的电源连接；
第一晶体管，其具有第一端子、第二端子及被输入高频信号的第一控制端子；
第二晶体管，其具有与所述第二端子连接的第三端子、将放大后的高频信号输出的第四端子及第二控制端子，且与所述第一晶体管级联连接；
第一电阻元件，其串联配置在连结所述第四端子与所述电源端子的第一路径上；
第一电容元件，其串联配置在连接所述第二控制端子与所述电源端子的第二路径上；以及
第一电感元件，其串联配置在所述第一路径上，
所述第四端子与所述第二控制端子经由所述第一电阻元件而连接，
所述第一电阻元件串联配置在所述第一电感元件与所述第一电容元件之间的所述第一路径上或连结所述第二控制端子与所述电源端子的第二路径上。
6.根据权利要求5所述的放大电路，其中，
所述放大电路还具备：
第二电容元件，其串联配置在所述第四端子与所述输出端子之间。
7.根据权利要求6所述的放大电路，其中，
所述放大电路还具备与所述第一电感元件并联连接的第三电阻元件。
8.一种放大电路，具备：
输入端子，其被输入高频信号；
输出端子，其将放大后的所述高频信号输出；
电源端子，其与产生直流电源电压的电源连接；
第一晶体管，其具有第一端子、第二端子及经由所述输入端子被输入高频信号的第一控制端子；
第二晶体管，其具有与所述第二端子连接的第三端子、将放大后的高频信号输出的第四端子及被接地的第二控制端子，且与所述第一晶体管级联连接；
第一电容元件，其串联配置在连结所述第二控制端子与所述电源端子的第二路径上；以及
第一开关元件，其串联配置在连结所述第四端子与所述电源端子的第一路径上，
所述第四端子与所述第二控制端子经由所述第一开关元件及所述第一电容元件而连接，
在所述放大电路进行放大动作的情况下，所述第一开关元件成为导通状态，
在所述放大电路不进行放大动作的情况下，所述第一开关元件成为非导通状态。
9.根据权利要求8所述的放大电路，其中，
所述放大电路还具备第二电阻性元件，该第二电阻性元件是串联配置在所述第一路径及所述第二路径中的任一路径上的第二电阻元件或第二开关元件。
10.一种放大电路，具备：
输入端子，其被输入高频信号；
输出端子，其将放大后的所述高频信号输出；
电源端子，其与产生直流电源电压的电源连接；
第一晶体管，其具有第一端子、第二端子及被输入高频信号的第一控制端子；
第二晶体管，其具有与所述第二端子连接的第三端子、将放大后的高频信号输出的第四端子及第二控制端子，且与所述第一晶体管级联连接；以及
第一开关元件，其串联配置在连结所述第四端子与所述电源端子的第一路径上，
所述第四端子与所述第二控制端子经由所述第一开关元件而连接，
在所述放大电路进行放大动作的情况下，所述第一开关元件成为导通状态，
在所述放大电路不进行放大动作的情况下，所述第一开关元件成为非导通状态。
11.根据权利要求10所述的放大电路，其中，
所述放大电路还具备第二电阻性元件，该第二电阻性元件是仅串联配置在所述第一路径及连结所述第二控制端子与所述电源端子的第二路径中的所述第二路径上的第二电阻元件或第二开关元件。
CN201910246153.7A 2018-03-30 2019-03-28 放大电路 Active CN110324012B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-069489 2018-03-30
JP2018069489A JP7071860B2 (ja) 2018-03-30 2018-03-30 増幅回路

Publications (2)

Publication Number Publication Date
CN110324012A CN110324012A (zh) 2019-10-11
CN110324012B true CN110324012B (zh) 2023-06-30

Family

ID=68055061

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910246153.7A Active CN110324012B (zh) 2018-03-30 2019-03-28 放大电路

Country Status (4)

Country Link
US (3) US11043922B2 (zh)
JP (1) JP7071860B2 (zh)
KR (1) KR102256958B1 (zh)
CN (1) CN110324012B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7071860B2 (ja) * 2018-03-30 2022-05-19 株式会社村田製作所 増幅回路
KR102377407B1 (ko) * 2018-10-01 2022-03-22 한국생명공학연구원 아커만시아 뮤시니필라 균주 또는 이의 배양물을 유효성분으로 함유하는 노화방지용 조성물
JP2021090168A (ja) * 2019-12-05 2021-06-10 株式会社村田製作所 電力増幅回路
JP2021106334A (ja) * 2019-12-26 2021-07-26 株式会社村田製作所 高周波回路
US11489495B2 (en) * 2020-07-14 2022-11-01 Psemi Corporation Cascode gain boosting and linear gain control using gate resistor
US11616477B2 (en) * 2020-12-18 2023-03-28 Northrop Grumman Systems Corporation Selectively switchable wideband RF summer
US11588447B2 (en) 2020-12-21 2023-02-21 Psemi Corporation Source switch split LNA design with thin cascodes and high supply voltage
CN114039556B (zh) * 2021-09-30 2022-12-16 锐磐微电子科技(上海)有限公司 射频功率放大器和射频功率放大系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400227B1 (en) * 2001-05-31 2002-06-04 Analog Devices, Inc. Stepped gain controlled RF driver amplifier in CMOS
CN1453940A (zh) * 2002-04-26 2003-11-05 松下电器产业株式会社 高频开关、高频开关·放大电路及移动体通信终端
CN1725628A (zh) * 2004-07-23 2006-01-25 松下电器产业株式会社 电压控制型振荡器
US7646252B2 (en) * 2006-12-21 2010-01-12 Sanyo Electric Co., Ltd. Amplifier for use in radio-frequency band

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5547485B1 (zh) * 1969-09-02 1980-12-01
US4323420A (en) 1978-07-17 1982-04-06 The United States Of America As Represented By The United States Department Of Energy Process for manufacture of inertial confinement fusion targets and resulting product
US4250463A (en) * 1978-08-14 1981-02-10 Telex Computer Products, Inc. Overload protection to prevent saturation of video amplifiers
JPH07109968B2 (ja) * 1989-09-27 1995-11-22 株式会社東芝 増幅回路
JP3515725B2 (ja) 2000-01-26 2004-04-05 Ｎｅｃ化合物デバイス株式会社 低電流増幅回路
US6396347B1 (en) * 2001-05-03 2002-05-28 International Business Machines Corporation Low-power, low-noise dual gain amplifier topology and method
JP2008005160A (ja) 2006-06-21 2008-01-10 Sharp Corp カスコード接続増幅回路、および、それを用いた半導体集積回路並びに受信装置
JP2008178085A (ja) * 2006-12-21 2008-07-31 Sanyo Electric Co Ltd 増幅器
US7486135B2 (en) * 2007-05-29 2009-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Configurable, variable gain LNA for multi-band RF receiver
US8340223B2 (en) 2007-10-05 2012-12-25 Nec Corporation Receiver and wireless communication system equipped with the same
JP2012099915A (ja) 2010-10-29 2012-05-24 Asahi Kasei Electronics Co Ltd 広帯域増幅器
WO2012096277A1 (ja) 2011-01-12 2012-07-19 株式会社村田製作所 樹脂封止型モジュール
JP2013051379A (ja) 2011-08-31 2013-03-14 Panasonic Corp 高周波モジュールおよび高周波モジュールの検査方法
JP5967905B2 (ja) * 2011-11-21 2016-08-10 サムソン エレクトロ−メカニックス カンパニーリミテッド． 増幅回路及び無線通信装置
US9667195B2 (en) * 2012-12-28 2017-05-30 Peregrine Semiconductor Corporation Amplifiers operating in envelope tracking mode or non-envelope tracking mode
US9219447B2 (en) 2013-09-11 2015-12-22 Qualcomm Incorporated Wideband bias circuits and methods
US9530771B2 (en) 2013-11-15 2016-12-27 Skyworks Solution, Inc. Feedback and impedance circuits, devices and methods for broadband radio-frequency amplifiers
CN104362987B (zh) * 2014-10-18 2017-04-19 北京工业大学 超宽带可变增益放大器
US10581383B2 (en) * 2015-12-17 2020-03-03 Motorola Solutions, Inc. Dual-feedback amplifier limiter
EP3439176B1 (en) * 2016-03-31 2021-12-15 Nippon Telegraph and Telephone Corporation Driver circuit and optical transmitter
JP7071860B2 (ja) * 2018-03-30 2022-05-19 株式会社村田製作所 増幅回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400227B1 (en) * 2001-05-31 2002-06-04 Analog Devices, Inc. Stepped gain controlled RF driver amplifier in CMOS
CN1453940A (zh) * 2002-04-26 2003-11-05 松下电器产业株式会社 高频开关、高频开关·放大电路及移动体通信终端
CN1725628A (zh) * 2004-07-23 2006-01-25 松下电器产业株式会社 电压控制型振荡器
US7646252B2 (en) * 2006-12-21 2010-01-12 Sanyo Electric Co., Ltd. Amplifier for use in radio-frequency band

Also Published As

Publication number Publication date
US11664768B2 (en) 2023-05-30
JP2019180059A (ja) 2019-10-17
KR20190114826A (ko) 2019-10-10
US20210273613A1 (en) 2021-09-02
US11043922B2 (en) 2021-06-22
KR102256958B1 (ko) 2021-05-27
US12132449B2 (en) 2024-10-29
US20230006609A1 (en) 2023-01-05
US20190305729A1 (en) 2019-10-03
JP7071860B2 (ja) 2022-05-19
CN110324012A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
CN110324012B (zh) 放大电路
JP4146256B2 (ja) 利得可変型増幅器
US7622995B2 (en) Negative-feedback type ultra-wideband signal amplification circuit
CN108933574B (zh) 功率放大电路
US8823458B2 (en) Circuit and power amplifier
US11831280B2 (en) Dual voltage switched branch LNA architecture
CN104660183B (zh) 放大器电路
US11342891B2 (en) Amplifier circuit
CN112042115B (zh) 放大电路
JP4430246B2 (ja) 電界効果トランジスタのためのバイアス構成
WO2008047693A1 (fr) Amplificateur à faible bruit
WO2018179087A1 (ja) ダイオードリニアライザ
CN112929000B (zh) 功率放大电路
CN110661494A (zh) 高频放大电路及半导体设备
US12244273B2 (en) Amplifier circuit
JP2024162554A (ja) 半導体増幅器
JP6336775B2 (ja) 利得可変型増幅器
JP2010109710A (ja) 利得可変型増幅器
CN116938158A (zh) 具有寄生电容中和的低噪声放大器
CN116938157A (zh) 紧凑型低噪声放大器系统
WO2013011685A1 (ja) 高周波電力増幅器
JP2011019047A (ja) 半導体装置
JP2005012560A (ja) マイクロ波増幅回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant