[go: up one dir, main page]

CN110308889B - 调制处理装置及方法 - Google Patents

调制处理装置及方法 Download PDF

Info

Publication number
CN110308889B
CN110308889B CN201910398463.0A CN201910398463A CN110308889B CN 110308889 B CN110308889 B CN 110308889B CN 201910398463 A CN201910398463 A CN 201910398463A CN 110308889 B CN110308889 B CN 110308889B
Authority
CN
China
Prior art keywords
data
byte
module
processed
modulation order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910398463.0A
Other languages
English (en)
Other versions
CN110308889A (zh
Inventor
孙一松
李桓
郭晨
王东琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Silang Technology Co ltd
Original Assignee
Beijing Si Lang Science And Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Si Lang Science And Technology Co ltd filed Critical Beijing Si Lang Science And Technology Co ltd
Priority to CN201910398463.0A priority Critical patent/CN110308889B/zh
Publication of CN110308889A publication Critical patent/CN110308889A/zh
Application granted granted Critical
Publication of CN110308889B publication Critical patent/CN110308889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/01—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising
    • G06F5/015—Methods or arrangements for data conversion without changing the order or content of the data handled for shifting, e.g. justifying, scaling, normalising having at least two separately controlled shifting levels, e.g. using shifting matrices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Information Retrieval, Db Structures And Fs Structures Therefor (AREA)

Abstract

本发明公开了一种调制处理装置及方法，其中，调制处理装置包括：外缓存模块，用于存储待调制的原始数据；字节读取模块，用于按照预设位数从外缓存模块存储的原始数据中读取待处理数据；字节移位模块，用于根据调制阶数对待处理数据进行移位处理，得到中间处理数据；字节按位与逻辑运算模块，用于将中间处理数据和预设常数进行按位与运算，得到待调制数据；查询模块，用于根据映射表和待调制数据查询对应的复数数据。该技术方案能够以比特为操作单位进行调制处理，有效地实现了比特级的待调制数据的读取处理，结合映射表对待调制数据对应的复数数据进行查询，有效地提高了复数数据的查询效率，极大地提高了调制处理效率。

Description

调制处理装置及方法
技术领域
本发明涉及计算机技术领域，具体涉及一种调制处理装置及方法。
背景技术
基于通信协议，调制实质上是将二进制数据中每连续的若干位映射为一个复数数据，其中，连续的位数称为调制阶数。例如，在QPSK(正交相移键控，Quadrature PhaseShift Keying)调制中，是将二进制数据中每连续的2位映射为一个复数数据，其调制阶数为2；在64QAM(相正交振幅调制，Quadrature Amplitude Modulation)调制中，是将二进制数据中每连续的6位映射为一个复数数据，其调制阶数为6。
根据通信协议，目前典型的调制阶数有1、2、4、6、8等，而现有处理器的汇编指令集大多以字节为操作单位，即以8位为操作单位。当调制阶数为8时，可直接按字节读取出待调制数据。而当调制阶数不能被8整除时，例如调制阶数为6时，此时采取单个指令则难以完成待调制数据的读取处理。因此，在调制阶数不能被8整除的情况下，现有技术中的调制处理方式无法方便、快捷地完成待调制数据的读取处理。
发明内容
鉴于上述问题，提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的调制处理装置及方法。
根据本发明的一个方面，提供了一种调制处理装置，该装置包括：
外缓存模块，用于存储待调制的原始数据；
字节读取模块，用于按照预设位数从外缓存模块存储的原始数据中读取待处理数据；
字节移位模块，用于根据调制阶数对待处理数据进行移位处理，得到中间处理数据；
字节按位与逻辑运算模块，用于将中间处理数据和预设常数进行按位与运算，得到待调制数据；
查询模块，用于根据映射表和待调制数据查询对应的复数数据。
根据本发明的另一方面，提供了一种调制处理方法，该方法包括：
存储待调制的原始数据；
按照预设位数从所存储的原始数据中读取待处理数据；
根据调制阶数对待处理数据进行移位处理，得到中间处理数据；
将中间处理数据和预设常数进行按位与运算，得到待调制数据；
根据映射表和待调制数据查询对应的复数数据。
根据本发明的又一方面，提供了一种计算设备，包括：处理器、存储器、通信接口和通信总线，处理器、存储器和通信接口通过通信总线完成相互间的通信；
存储器用于存放至少一可执行指令，可执行指令使处理器执行上述调制处理方法对应的操作。
根据本发明的再一方面，提供了一种计算机存储介质，存储介质中存储有至少一可执行指令，可执行指令使处理器执行如上述调制处理方法对应的操作。
根据本发明提供的技术方案，按照预设位数从原始数据中读取待处理数据，并根据调制阶数对待处理数据进行移位处理，得到中间处理数据，通过将中间处理数据和预设常数进行按位与运算，能够快速地得到待调制数据。本发明提供的技术方案能够以比特为操作单位进行调制处理，有效地实现了比特级的待调制数据的读取处理，即使在调制阶数不能被8整除的情况下，也能够方便、快捷地对完成待调制数据的读取处理；并且结合映射表对待调制数据对应的复数数据进行查询，有效地提高了复数数据的查询效率；该技术方案能够有效适用于QPSK调制、64QAM调制、16QAM调制等领域中，极大地提高了调制处理效率，优化了调制处理方式。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1示出了根据本发明一个实施例的调制处理装置的结构框图；
图2示出了根据本发明一个实施例的调制处理方法的流程示意图；
图3示出了根据本发明实施例的一种计算设备的结构示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
图1示出了根据本发明一个实施例的调制处理装置的结构框图，如图1所示，该装置包括：外缓存模块101、字节读取模块102、字节移位模块103、字节按位与逻辑运算模块104以及查询模块105。
外缓存模块101用于：存储待调制的原始数据。
外缓存模块101可以为一个外置的缓存器。为了便于对待调制的原始数据进行调制处理，外缓存模块101需要对待调制的原始数据进行存储，其中，原始数据可为二进制的数据。本领域技术人员可根据实际需要来确定原始数据的数据长度，此处不做具体限定。
字节读取模块102用于：按照预设位数从外缓存模块存储的原始数据中读取待处理数据。
当需要对原始数据进行调制处理时，字节读取模块102按照预设位数从外缓存模块101中读取待处理数据。具体地，字节读取模块102每次从外缓存模块101存储的原始数据中读取未曾被读取过的且数据位数符合预设位数的数据作为待处理数据。其中，本领域技术人员可根据实际需要对预设位数进行设置，此处不做限定。例如，预设位数可根据调制阶数而确定。
为了便于快速地确定预设位数，本发明预先根据调制阶数能否被8整除设置了不同的预设位数的确定方式。具体地，本发明设置了第一预设条件和第二预设条件，其中，第一预设条件是指调制阶数能够被8整除，第二预设条件是指调制阶数不能被8整除且调制阶数小于8。在具体应用中，预设位数的确定方式可为：若调制阶数符合第一预设条件，则预设位数为调制阶数的整数倍；若调制阶数符合第二预设条件，则预设位数为调制阶数和8的最小公倍数。
例如，当调制阶数为8时，调制阶数符合第一预设条件，那么预设位数可为8、16或24等；当调制阶数为1、2、4或6时，调制阶数符合第二预设条件，那么预设位数为调制阶数和8的最小公倍数。具体地，当调制阶数为2时，2和8的最小公倍数为8，则预设位数为8；当调制阶数为4时，4和8的最小公倍数为8，则预设位数为8；当调制阶数为6时，6和8的最小公倍数为24，则预设位数为24。
字节移位模块103可包括有对应的内缓存单元，字节移位模块103的内缓存单元可以为字节移位模块103中内置的缓存器。字节读取模块102在从外缓存模块101中读取待处理数据之后，将所读取的待处理数据存储至字节移位模块103的内缓存单元中，以便字节移位模块103能够快速地从中获取待处理数据。
字节移位模块103用于：根据调制阶数对待处理数据进行移位处理，得到中间处理数据。
当调制阶数符合第一预设条件时，即调制阶数能够被8整除，那么字节移位模块103进一步用于：根据预设位数和调制阶数，确定第一移位数；按照第一移位数对待处理数据进行向右移位处理，将移位处理后的待处理数据作为中间处理数据，并发送给字节按位与逻辑运算模块104。
其中，第一移位数是根据预设位数和调制阶数而确定的，第一移位数的数量可以是一个，也可以是多个。具体地，第一移位数可采用下列公式(1)进行确定。
Z＝(i-1)×M i＝1，2，……，N/M 公式(1)
其中，Z表示第一移位数，M表示调制阶数，N表示预设位数。若调制阶数为8，预设位数为8，则所确定的第一移位数为1个，这个第一移位数为0；若调制阶数为8，预设位数为24，则所确定的第一移位数为3个，这3个第一移位数分别为0、8和16。
如果第一移位数的数量是一个，那么字节移位模块103只需按照该第一移位数对待处理数据进行一次向右移位处理；如果第一移位数的数量是多个，那么字节移位模块103需要分别对待处理数据进行多次向右移位处理，具体地，将待处理数据按照多个第一移位数分别向右移动不同的位数。
可选地，为了便于将待处理数据按照多个第一移位数分别向右移动不同的位数，字节移位模块103可对待处理数据进行复制处理，将待处理数据复制成多份，然后针对每一份待处理数据向右移动不同的位数。其中，可将预设位数除以调制阶数所得到的数值作为待处理数据所需复制的份数。
假设调制阶数为8，调制阶数符合第一预设条件，预设位数为24，那么待处理数据的数据长度为24位，根据预设位数和调制阶数，所确定的第一移位数为3个，这3个第一移位数分别为0、8和16。字节移位模块103可对待处理数据进行复制处理，将待处理数据复制成3份。假设字节读取模块102所读取的待处理数据为111111110000000010101010，字节移位模块103针对第1份待处理数据向右移动0位，移位处理后的第1份待处理数据为111111110000000010101010，将移位处理后的第1份待处理数据作为第1个中间处理数据，第1个中间处理数据为111111110000000010101010，并将第1个中间处理数据发送给字节按位与逻辑运算模块104；针对第2份待处理数据向右移动8位，移位处理后的第2份待处理数据为1111111100000000，将移位处理后的第2份待处理数据作为第2个中间处理数据，第2个中间处理数据为1111111100000000，并将其发送给字节按位与逻辑运算模块104；针对第3份待处理数据向右移动16位，移位处理后的第3份待处理数据为11111111，将移位处理后的第3份待处理数据作为第3个中间处理数据，第3个中间处理数据为11111111，并将其发送给字节按位与逻辑运算模块104。
若调制阶数符合第二预设条件时，即调制阶数不能被8整除且调制阶数小于8，那么字节移位模块103进一步用于：将待处理数据中的最低字节数据作为中间处理数据，并发送给字节按位与逻辑运算模块；根据调制阶数确定第二移位数；按照第二移位数对待处理数据进行向右移位处理，将移位处理后的待处理数据中的最低字节数据作为中间处理数据，并发送给字节按位与逻辑运算模块；判断移位次数是否满足预设次数；若否，则跳转执行按照第二移位数对待处理数据进行向右移位处理，将移位处理后的待处理数据中的最低字节数据作为中间处理数据，并发送给字节按位与逻辑运算模块的步骤。如果判断得到移位次数满足预设次数，则终止移位处理。
其中，可将第二移位数确定为调制阶数的数值。预设次数是根据预设位数和调制阶数而确定的，具体地，将预设位数除以调制阶数再减去1所得到的数值确定为预设次数。
假设调制阶数为6，调制阶数符合第二预设条件，预设位数为调制阶数和8的最小公倍数，即预设位数为24，那么待处理数据的数据长度为24位，根据调制阶数所确定的第二移位数为6，预设次数为3。字节移位模块103首先将24位的待处理数据中的最低字节数据作为中间处理数据，即将24位的待处理数据中的最低的8位数据作为第1个中间处理数据，并将第1个中间处理数据发送给字节按位与逻辑运算模块104。由于所确定的第二移位数为6，那么字节移位模块103接着将24位的待处理数据进行向右移动6位。
经过第1次移位处理后，待处理数据的数据长度变为18位，字节移位模块103将这18位的待处理数据中的最低字节数据作为第2个中间处理数据，并将其发送给字节按位与逻辑运算模块104。此时，移位次数为1，小于预设次数，即移位次数不满足预设次数，则仍需将18位的待处理数据进行向右移动6位。
经过第2次移位处理后，待处理数据的数据长度变为12位，字节移位模块103将这12位的待处理数据中的最低字节数据作为第3个中间处理数据，并将其发送给字节按位与逻辑运算模块104。此时，移位次数为2，小于预设次数，即移位次数仍不满足预设次数，则仍需将12位的待处理数据进行向右移动6位。
经过第3次移位处理后，待处理数据的数据长度变为6位，字节移位模块103将这6位的待处理数据中的最低字节数据作为第4个中间处理数据，并将其发送给字节按位与逻辑运算模块104。由于此时的待处理数据只有6位，不足8位，那么可对最低字节数据中的高两位进行补0或补符号位处理，此处不做限定。此时，移位次数为3，等于预设次数，即移位次数满足预设次数，无需再对待处理数据进行移动处理，则终止移位处理。
可选地，字节按位与逻辑运算模块104可包括有对应的内缓存单元，字节按位与逻辑运算模块104的内缓存单元可以为字节按位与逻辑运算模块104中内置的缓存器。字节移位模块103在得到中间处理数据之后，将所得到的得到中间处理数据存储至字节按位与逻辑运算模块104的内缓存单元中，以便字节按位与逻辑运算模块104能够快速地从中获取中间处理数据。
字节按位与逻辑运算模块104用于：将中间处理数据和预设常数进行按位与运算，得到待调制数据。
当原始数据为二进制的数据时，预设常数具体可为(2M-1)得到的数值所对应的二进制的数据，其中，M表示调制阶数。通过上述对预设常数的设置，可使字节按位与逻辑运算模块104将中间处理数据和预设常数进行按位与运算后，所得到的运算结果能够只保留中间处理数据中的低M位，其余位置均为0，那么可直接将运算结果作为待调制数据，从而快速、有效地从中间处理数据中读取出符合调制阶数的待调制数据。
查询模块105用于：根据映射表和待调制数据查询对应的复数数据。
现有处理器的汇编指令集一般包含根据基地址和偏移量计算访存地址，并根据该访存地址到数据存储器的指定位置处读取数据的指令。如果将基地址固定不变，偏移量由待调制数据指定，数据存储器的对应地址存入对应的复数数据，则可实现由待调制数据到对应复数数据的映射。为了能够有效地提高复数数据的查询效率，该装置还可包括：映射表处理模块106，用于根据特定待调制数据和复数数据之间的映射关系，得到映射表。考虑到内存具有存取速率快以及大容量等特点，可将映射表处理模块106生成的映射表存储至内存中，以提高复数数据的查询效率。那么查询模块105依据待调制数据确定偏移量，而后利用基地址和偏移量查询映射表，从内存中读取对应的复数数据。
可选地，该装置还可包括：判断模块107和终止模块108。其中，判断模块107用于：判断外缓存模块101中存储的原始数据是否都被读取过；若是，说明外缓存模块101中存储的所有的原始数据都被读取过，则触发终止模块108；若否，说明外缓存模块101中还有未被读取过的原始数据，则触发字节读取模块102，继续从外缓存模块101中读取未曾被读取过的且数据位数符合预设位数的数据作为待处理数据。终止模块108用于：终止从外缓存模块101中读取待处理数据。
下面以本实施例提供的调制处理装置分别适用于QPSK调制、64QAM调制、16QAM调制为例进行说明。
1.在QPSK调制中，是将二进制数据中每连续的2位映射为一个复数数据，其调制阶数为2，该调制阶数不能被8整除且该调制阶数小于8，该调制阶数符合第二预设条件，那么预设位数为该调制阶数和8的最小公倍数，即预设位数为8。预设常数为常数3所对应的二进制数据00000011。
(1)调制处理装置中的外缓存模块101存储有待调制的原始数据，原始数据为二进制的数据。字节读取模块102每次从外缓存模块101存储的原始数据中读取数据长度为8位(即1个字节)的待处理数据，并存储至字节移位模块103的内缓存单元。
(2)由于该调制阶数符合第二预设条件，那么字节移位模块103将其内缓存单元中的待处理数据中的最低字节数据作为第1个中间处理数据，并发送给字节按位与逻辑运算模块104。根据调制阶数能够确定第二移位数为2，根据预设位数和调制阶数能够确定预设次数为3。字节移位模块103在将中间处理数据发送给字节按位与逻辑运算模块104后，将其内缓存单元中的待处理数据继续向右移动2位，将移位处理后的待处理数据中的最低字节数据作为下一个中间处理数据，并发送给字节按位与逻辑运算模块104，重复执行上述步骤，直至移位次数满足预设次数为止。
假设字节读取模块102所读取的待处理数据为11001010，下面详细说明字节移位模块103的具体处理过程。
a)字节读取模块102将所读取的待处理数据存储至字节移位模块103的内缓存单元中，字节移位模块103的内缓存单元中当前所存储的待处理数据为11001010，字节移位模块103将11001010中的最低字节数据(即11001010)作为第1个中间处理数据，并发送给字节按位与逻辑运算模块104；
b)字节移位模块103对待处理数据进行第1次移位处理，具体地，将11001010向右移动2位，得到110010，那么字节移位模块103的内缓存单元中当前所存储的待处理数据为110010，将110010中的最低字节数据作为第2个中间处理数据，并发送给字节按位与逻辑运算模块104。由于110010不足8位，那么可对最低字节数据中的高两位进行补0或补符号位处理，此处不做限定。假设本实施例中采用的是对最低字节数据中的高两位进行补0处理，那么第2个中间处理数据为00110010。当前的移位次数为1，小于预设次数，即移位次数不满足预设次数，则仍需字节移位模块103对待处理数据进行第2次移位处理；
c)字节移位模块103对待处理数据进行第2次移位处理，具体地，将数据110010向右移动2位，得到1100，那么字节移位模块103的内缓存单元中当前所存储的待处理数据为1100，将1100中的最低字节数据作为第3个中间处理数据，并发送给字节按位与逻辑运算模块104。由于1100不足8位，那么可对最低字节数据中的高四位进行补0或补符号位处理。假设本实施例中采用的是对最低字节数据中的高四位进行补0处理，那么第3个中间处理数据为00001100。当前的移位次数为2，小于预设次数，即移位次数不满足预设次数，则仍需字节移位模块103对待处理数据进行第3次移位处理；
d)字节移位模块103对待处理数据进行第3次移位处理，具体地，将数据1100向右移动2位，得到11，那么字节移位模块103的内缓存单元中当前所存储的待处理数据为11，将11中的最低字节数据作为第4个中间处理数据，并发送给字节按位与逻辑运算模块104。由于11不足8位，那么可对最低字节数据中的高六位进行补0或补符号位处理。假设本实施例中采用的是对最低字节数据中的高六位进行补0处理，那么第4个中间处理数据为00000011。当前的移位次数为3，等于预设次数，即移位次数满足预设次数，那么无需字节移位模块103继续对待处理数据进行移位处理，则终止移位处理。
(3)字节按位与逻辑运算模块104将字节移位模块103发来的中间处理数据分别与预设常数(即00000011)进行按位与运算，得到待调制数据，并发送给查询模块105。通过上述按位与运算，可只保留每个中间处理数据中的低2位，其余位置均为0，从而实现了对符合调制阶数的待调制数据的快速、有效读取。
假设字节按位与逻辑运算模块104收到的第1个中间处理数据为11001010，第2个中间处理数据为00110010，第3个中间处理数据为00001100，第4个中间处理数据为00000011，下面详细说明字节按位与逻辑运算模块104的具体处理过程。
a)字节按位与逻辑运算模块104收到第1个中间处理数据，将第1个中间处理数据与预设常数(即00000011)进行按位与运算，运算结果为00000010，将00000010作为第1个待调制数据；
b)字节按位与逻辑运算模块104收到第2个中间处理数据，将第2个中间处理数据与预设常数(即00000011)进行按位与运算，运算结果为00000010，将00000010作为第2个待调制数据；
c)字节按位与逻辑运算模块104收到第3个中间处理数据，将第3个中间处理数据与预设常数(即00000011)进行按位与运算，运算结果为00000000，将00000000作为第3个待调制数据；
d)字节按位与逻辑运算模块104收到第4个中间处理数据，将第4个中间处理数据与预设常数(即00000011)进行按位与运算，运算结果为00000011，将00000011作为第4个待调制数据。
(4)在字节按位与逻辑运算模块104得到待调制数据之后，查询模块105可根据映射表和待调制数据查询对应的复数数据。具体地，查询模块105可并行地查询多个待调制数据对应的复数数据，有效地提高了复数数据的查询效率，实现了对复数数据的高速查询。
假设在QPSK调制中特定待调制数据和复数数据之间的映射关系如表1所示。
表1
Figure BDA0002058939720000111
根据表1所示的映射关系，可以在内存地址0x000000处存入复数数据
Figure BDA0002058939720000112
在内存地址0x000001处存入复数数据
Figure BDA0002058939720000113
在内存地址0x000002处存入复数数据
Figure BDA0002058939720000114
在内存地址0x000003处存入复数数据
Figure BDA0002058939720000115
具体地，可将基地址设置为0x000000，依据待调制数据确定偏移量，而后利用基地址和偏移量查询映射表，从内存中读取对应的复数数据。假设字节按位与逻辑运算模块104得到4个待调制数据，其中，第1个待调制数据为00000010，第2个待调制数据为00000010，第3个待调制数据为00000000，第4个待调制数据为00000011，将这4个待调制数据分别转换为十六进制的数据，进制转换后，这4个待调制数据分别为0x2、0x2、0x0和0x3，并将它们作为偏移量，而后利用基地址和偏移量查询映射表，从内存中读取对应的复数数据。
具体地，对于第1个待调制数据，基地址为0x000000，偏移量为0x2，那么访存地址为0x000002，读取内存得到第1个待调制数据对应的复数数据为
Figure BDA0002058939720000116
对于第2个待调制数据，基地址为0x000000，偏移量为0x2，那么访存地址为0x000002，读取内存得到第2个待调制数据对应的复数数据为
Figure BDA0002058939720000121
对于第3个待调制数据，基地址为0x000000，偏移量为0x0，那么访存地址为0x000000，读取内存得到第3个待调制数据对应的复数数据为
Figure BDA0002058939720000122
对于第4个待调制数据，基地址为0x000000，偏移量为0x3，那么访存地址为0x000003，读取内存得到第4个待调制数据对应的复数数据为
Figure BDA0002058939720000123
与现有技术相比，本发明充分利用了内存具有存取速率快以及大容量等特点，将整个映射表存储至内存中，并充分结合了UCP体系架构的特点，利用UCP的基地址+偏移量的访存指令直接从内存中读取出所需要的复数数据，加快了将待调制数据映射为对应的复数数据的处理速度，提高了复数数据的查询效率。
2.在64QAM调制中，是将二进制数据中每连续的6位映射为一个复数数据，其调制阶数为6，该调制阶数不能被8整除且该调制阶数小于8，该调制阶数符合第二预设条件，那么预设位数为该调制阶数和8的最小公倍数，即预设位数为24。预设常数为常数63所对应的二进制数据00111111。
(1)调制处理装置中的外缓存模块101存储有待调制的原始数据，原始数据为二进制的数据。字节读取模块102每次从外缓存模块101存储的原始数据中读取数据长度为24位(即3个字节)的待处理数据，并存储至字节移位模块103的内缓存单元。
(2)由于该调制阶数符合第二预设条件，那么字节移位模块103将其内缓存单元中的待处理数据中的最低字节数据作为第1个中间处理数据，并发送给字节按位与逻辑运算模块104。根据调制阶数能够确定第二移位数为6，根据预设位数和调制阶数能够确定预设次数为3。字节移位模块103在将中间处理数据发送给字节按位与逻辑运算模块104后，将其内缓存单元中的待处理数据继续向右移动6位，将移位处理后的待处理数据中的最低字节数据作为下一个中间处理数据，并发送给字节按位与逻辑运算模块104，重复执行上述步骤，直至移位次数满足预设次数为止。
假设字节读取模块102所读取的待处理数据为111111110000000010101010，下面详细说明字节移位模块103的具体处理过程。
a)字节读取模块102将所读取的待处理数据存储至字节移位模块103的内缓存单元中，字节移位模块103的内缓存单元中当前所存储的待处理数据为111111110000000010101010，字节移位模块103将111111110000000010101010中的最低字节数据(即10101010)作为第1个中间处理数据，并发送给字节按位与逻辑运算模块104；
b)字节移位模块103对待处理数据进行第1次移位处理，具体地，将数据111111110000000010101010向右移动6位，得到111111110000000010，那么字节移位模块103的内缓存单元中当前所存储的待处理数据为111111110000000010，将111111110000000010中的最低字节数据(即00000010)作为第2个中间处理数据，并发送给字节按位与逻辑运算模块104。当前的移位次数为1，小于预设次数，即移位次数不满足预设次数，则仍需字节移位模块103对待处理数据进行第2次移位处理；
c)字节移位模块103对待处理数据进行第2次移位处理，具体地，将数据111111110000000010向右移动6位，得到111111110000，那么字节移位模块103的内缓存单元中当前所存储的待处理数据为111111110000，将111111110000中的最低字节数据(即11110000)作为第3个中间处理数据，并发送给字节按位与逻辑运算模块104。当前的移位次数为2，小于预设次数，即移位次数不满足预设次数，则仍需字节移位模块103对待处理数据进行第3次移位处理；
d)字节移位模块103对待处理数据进行第3次移位处理，具体地，将数据111111110000向右移动6位，得到111111，那么字节移位模块103的内缓存单元中当前所存储的待处理数据为111111，将111111中的最低字节数据作为第4个中间处理数据，并发送给字节按位与逻辑运算模块104。由于111111不足8位，那么可对最低字节数据中的高两位进行补0或补符号位处理，此处不做限定。假设本实施例中采用的是对最低字节数据中的高两位进行补0处理，那么第4个中间处理数据为00111111。当前的移位次数为3，等于预设次数，即移位次数满足预设次数，那么无需字节移位模块103继续对待处理数据进行移位处理，则终止移位处理。
(3)字节按位与逻辑运算模块104将字节移位模块103发来的中间处理数据分别与预设常数(即00111111)进行按位与运算，得到待调制数据，并发送给查询模块105。通过上述按位与运算，可只保留每个中间处理数据中的低6位，其余位置均为0，从而实现了对符合调制阶数的待调制数据的快速、有效读取。
假设字节按位与逻辑运算模块104收到的第1个中间处理数据为10101010，第2个中间处理数据为00000010，第3个中间处理数据为11110000，第4个中间处理数据为00111111，下面详细说明字节按位与逻辑运算模块104的具体处理过程。
a)字节按位与逻辑运算模块104收到第1个中间处理数据，将第1个中间处理数据与预设常数(即00111111)进行按位与运算，运算结果为00101010，将00101010作为第1个待调制数据；
b)字节按位与逻辑运算模块104收到第2个中间处理数据，将第2个中间处理数据与预设常数(即00111111)进行按位与运算，运算结果为00000010，将00000010作为第2个待调制数据；
c)字节按位与逻辑运算模块104收到第3个中间处理数据，将第3个中间处理数据与预设常数(即00111111)进行按位与运算，运算结果为00110000，将00110000作为第3个待调制数据；
d)字节按位与逻辑运算模块104收到第4个中间处理数据，将第4个中间处理数据与预设常数(即00111111)进行按位与运算，运算结果为00111111，将00111111作为第4个待调制数据。
(4)在字节按位与逻辑运算模块104得到待调制数据之后，查询模块105可根据映射表和待调制数据查询对应的复数数据。具体地，查询模块105可并行地查询多个待调制数据对应的复数数据，有效地提高了复数数据的查询效率，实现了对复数数据的高速查询。在64QAM调制中查询模块105的具体处理过程与在QPSK调制中查询模块105的具体处理过程相似，此处不再赘述。
3.在16QAM调制中，是将二进制数据中每连续的4位映射为一个复数数据，其调制阶数为4，该调制阶数不能被8整除且该调制阶数小于8，该调制阶数符合第二预设条件，那么预设位数为该调制阶数和8的最小公倍数，即预设位数为8。预设常数为常数15所对应的二进制数据00001111。
(1)调制处理装置中的外缓存模块101存储有待调制的原始数据，原始数据为二进制的数据。字节读取模块102每次从外缓存模块101存储的原始数据中读取数据长度为8位(即1个字节)的待处理数据，并存储至字节移位模块103的内缓存单元。
(2)由于该调制阶数符合第二预设条件，那么字节移位模块103将其内缓存单元中的待处理数据中的最低字节数据作为第1个中间处理数据，并发送给字节按位与逻辑运算模块104。根据调制阶数能够确定第二移位数为4，根据预设位数和调制阶数能够确定预设次数为1。字节移位模块103在将中间处理数据发送给字节按位与逻辑运算模块104后，将其内缓存单元中的待处理数据继续向右移动4位，将移位处理后的待处理数据中的最低字节数据作为下一个中间处理数据，并发送给字节按位与逻辑运算模块104，重复执行上述步骤，直至移位次数满足预设次数为止。
假设字节读取模块102所读取的待处理数据为11001010，下面详细说明字节移位模块103的具体处理过程。
a)字节读取模块102将所读取的待处理数据存储至字节移位模块103的内缓存单元中，字节移位模块103的内缓存单元中当前所存储的待处理数据为11001010，字节移位模块103将11001010中的最低字节数据(即11001010)作为第1个中间处理数据，并发送给字节按位与逻辑运算模块104；
b)字节移位模块103对待处理数据进行第1次移位处理，具体地，将数据11001010向右移动4位，得到1100，那么字节移位模块103的内缓存单元中当前所存储的待处理数据为1100，将1100中的最低字节数据作为第2个中间处理数据，并发送给字节按位与逻辑运算模块104。由于1100不足8位，那么可对最低字节数据中的高四位进行补0或补符号位处理，此处不做限定。假设本实施例中采用的是对最低字节数据中的高四位进行补0处理，那么第2个中间处理数据为00001100。当前的移位次数为1，等于预设次数，即移位次数满足预设次数，那么无需字节移位模块103继续对待处理数据进行移位处理，则终止移位处理。
(3)字节按位与逻辑运算模块104将字节移位模块103发来的中间处理数据分别与预设常数(即00001111)进行按位与运算，得到待调制数据，并发送给查询模块105。通过上述按位与运算，可只保留每个中间处理数据中的低4位，其余位置均为0，从而实现了对符合调制阶数的待调制数据的快速、有效读取。
假设字节按位与逻辑运算模块104收到的第1个中间处理数据为11001010，第2个中间处理数据为00001100，下面详细说明字节按位与逻辑运算模块104的具体处理过程。
a)字节按位与逻辑运算模块104收到第1个中间处理数据，将第1个中间处理数据与预设常数(即00001111)进行按位与运算，运算结果为00001010，将00001010作为第1个待调制数据；
b)字节按位与逻辑运算模块104收到第2个中间处理数据，将第2个中间处理数据与预设常数(即00001111)进行按位与运算，运算结果为00001100，将00001100作为第2个待调制数据。
(4)在字节按位与逻辑运算模块104得到待调制数据之后，查询模块105可根据映射表和待调制数据查询对应的复数数据。具体地，查询模块105可并行地查询多个待调制数据对应的复数数据，有效地提高了复数数据的查询效率，实现了对复数数据的高速查询。在16QAM调制中查询模块105的具体处理过程与在QPSK调制中查询模块105的具体处理过程相似，此处不再赘述。
根据本实施例提供的调制处理装置，按照预设位数从原始数据中读取待处理数据，并根据调制阶数对待处理数据进行移位处理，得到中间处理数据，通过将中间处理数据和预设常数进行按位与运算，能够快速地得到待调制数据。本发明提供的技术方案能够以比特为操作单位进行调制处理，有效地实现了比特级的待调制数据的读取处理，即使在调制阶数不能被8整除的情况下，也能够方便、快捷地对完成待调制数据的读取处理；并且结合映射表对待调制数据对应的复数数据进行查询，有效地提高了复数数据的查询效率；该技术方案能够有效适用于QPSK调制、64QAM调制、16QAM调制等领域中，极大地提高了调制处理效率，优化了调制处理方式。
图2示出了根据本发明一个实施例的调制处理方法的流程示意图，如图2所示，该方法包括如下步骤：
步骤S201，存储待调制的原始数据。
其中，原始数据可为二进制的数据。对待调制的原始数据进行存储，以便后续对待调制的原始数据进行调制处理。
步骤S202，按照预设位数从所存储的原始数据中读取待处理数据。
当需要对原始数据进行调制处理时，按照预设位数所存储的原始数据中读取待处理数据。具体地，在步骤S202中，每次从所存储的原始数据中读取未曾被读取过的且数据位数符合预设位数的数据作为待处理数据。其中，预设位数可根据调制阶数而确定。具体地，预设位数的确定方式可为：若调制阶数符合第一预设条件，则预设位数为调制阶数的整数倍；若调制阶数符合第二预设条件，则预设位数为调制阶数和8的最小公倍数。
步骤S203，根据调制阶数对待处理数据进行移位处理，得到中间处理数据。
具体地，若调制阶数符合第一预设条件，则在步骤S203中根据预设位数和调制阶数，确定第一移位数；按照第一移位数对待处理数据进行向右移位处理，将移位处理后的待处理数据作为中间处理数据。其中，第一移位数是根据预设位数和调制阶数而确定的，第一移位数的数量可以是一个，也可以是多个。
若调制阶数符合第二预设条件，则在步骤S203中将待处理数据中的最低字节数据作为中间处理数据；按照第二移位数对待处理数据进行向右移位处理，将移位处理后的待处理数据中的最低字节数据作为中间处理数据；判断移位次数是否满足预设次数；若否，则跳转执行按照第二移位数对待处理数据进行向右移位处理，将移位处理后的待处理数据中的最低字节数据作为中间处理数据的步骤。如果判断得到移位次数满足预设次数，则终止移位处理。其中，可将第二移位数确定为调制阶数的数值。预设次数是根据预设位数和调制阶数而确定的，具体地，将预设位数除以调制阶数再减去1所得到的数值确定为预设次数。
步骤S204，将中间处理数据和预设常数进行按位与运算，得到待调制数据。
当原始数据为二进制的数据时，预设常数具体可为(2M-1)得到的数值所对应的二进制的数据，其中，M表示调制阶数。将中间处理数据和预设常数进行按位与运算后，所得到的运算结果能够只保留中间处理数据中的低M位，其余位置均为0，那么可直接将运算结果作为待调制数据，从而快速、有效地从中间处理数据中读取出符合调制阶数的待调制数据。
步骤S205，根据映射表和待调制数据查询对应的复数数据。
为了能够有效地提高复数数据的查询效率，本发明预先根据特定待调制数据和复数数据之间的映射关系，得到映射表，并将映射表存储至内存中，以有效地提高复数数据的查询效率。具体地，在步骤S205中可依据待调制数据确定偏移量，然后利用基地址和偏移量查询映射表，从内存中读取对应的复数数据。
可选地，该方法还可包括判断所存储的原始数据是否都被读取过的步骤。具体地，判断所存储的原始数据是否都被读取过；若是，则终止从原始数据中读取待处理数据；若否，则执行步骤S202。
根据本实施例提供的调制处理方法，按照预设位数从原始数据中读取待处理数据，并根据调制阶数对待处理数据进行移位处理，得到中间处理数据，通过将中间处理数据和预设常数进行按位与运算，能够快速地得到待调制数据。本发明提供的技术方案能够以比特为操作单位进行调制处理，有效地实现了比特级的待调制数据的读取处理，即使在调制阶数不能被8整除的情况下，也能够方便、快捷地对完成待调制数据的读取处理；并且结合映射表对待调制数据对应的复数数据进行查询，有效地提高了复数数据的查询效率；该技术方案能够有效适用于QPSK调制、64QAM调制、16QAM调制等领域中，极大地提高了调制处理效率，优化了调制处理方式。
本发明还提供了一种非易失性计算机存储介质，计算机存储介质存储有至少一可执行指令，可执行指令可执行上述任意方法实施例中的调制处理方法。
图3示出了根据本发明实施例的一种计算设备的结构示意图，本发明具体实施例并不对计算设备的具体实现做限定。
如图3所示，该计算设备可以包括：处理器(processor)302、通信接口(Communications Interface)304、存储器(memory)306、以及通信总线308。
其中：
处理器302、通信接口304、以及存储器306通过通信总线308完成相互间的通信。
通信接口304，用于与其它设备比如客户端或其它服务器等的网元通信。
处理器302，用于执行程序310，具体可以执行上述调制处理方法实施例中的相关步骤。
具体地，程序310可以包括程序代码，该程序代码包括计算机操作指令。
处理器302可能是中央处理器CPU，或者是特定集成电路ASIC(ApplicationSpecific Integrated Circuit)，或者是被配置成实施本发明实施例的一个或多个集成电路。计算设备包括的一个或多个处理器，可以是同一类型的处理器，如一个或多个CPU；也可以是不同类型的处理器，如一个或多个CPU以及一个或多个ASIC。
存储器306，用于存放程序310。存储器306可能包含高速RAM存储器，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。
程序310具体可以用于使得处理器302执行上述任意方法实施例中的调制处理方法。程序310中各步骤的具体实现可以参见上述调制处理实施例中的相应步骤和单元中对应的描述，在此不赘述。所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的设备和模块的具体工作过程，可以参考前述方法实施例中的对应过程描述，在此不再赘述。
在此提供的算法和显示不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述，构造这类系统所要求的结构是显而易见的。此外，本发明也不针对任何特定编程语言。应当明白，可以利用各种编程语言实现在此描述的本发明的内容，并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中，说明了大量具体细节。然而，能够理解，本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中，并未详细示出公知的方法、结构和技术，以便不模糊对本说明书的理解。
类似地，应当理解，为了精简本公开并帮助理解各个发明方面中的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如权利要求书所反映的那样，发明方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外，本领域的技术人员能够理解，尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征，但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如，在权利要求书中，所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本发明的各个部件实施例可以以硬件实现，或者以在一个或者多个处理器上运行的软件模块实现，或者以它们的组合实现。本领域的技术人员应当理解，可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如，计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上，或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到，或者在载体信号上提供，或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制，并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。

Claims (9)

1.一种调制处理装置，其特征在于，所述装置包括：
外缓存模块，用于存储待调制的原始数据；
字节读取模块，用于按照预设位数从所述外缓存模块存储的原始数据中读取待处理数据；
字节移位模块，用于根据调制阶数对所述待处理数据进行移位处理，得到中间处理数据；
字节按位与逻辑运算模块，用于将所述中间处理数据和预设常数进行按位与运算，得到待调制数据；
查询模块，用于根据映射表和所述待调制数据查询对应的复数数据；
其中，若所述调制阶数符合第一预设条件，则所述预设位数为所述调制阶数的整数倍；若所述调制阶数符合第二预设条件，则所述预设位数为所述调制阶数和8的最小公倍数；其中，第一预设条件为调制阶数能够被8整除，第二预设条件为调制阶数不能被8整除且调制阶数小于8；
当原始数据为二进制的数据时，预设常数为(2M-1)得到的数值所对应的二进制的数据，其中，M表示调制阶数。
2.根据权利要求1所述的装置，其特征在于，所述字节读取模块进一步用于：每次从所述外缓存模块存储的原始数据中读取未曾被读取过的且数据位数符合所述预设位数的数据作为待处理数据。
3.根据权利要求1所述的装置，其特征在于，所述预设位数根据所述调制阶数而确定。
4.根据权利要求1-3任一项所述的装置，其特征在于，若所述调制阶数符合第一预设条件，则所述字节移位模块进一步用于：
根据所述预设位数和所述调制阶数，确定第一移位数；
按照所述第一移位数对所述待处理数据进行向右移位处理，将移位处理后的待处理数据作为中间处理数据，并发送给所述字节按位与逻辑运算模块。
5.根据权利要求1-3任一项所述的装置，其特征在于，若所述调制阶数符合第二预设条件，则所述字节移位模块进一步用于：
将所述待处理数据中的最低字节数据作为中间处理数据，并发送给所述字节按位与逻辑运算模块；根据调制阶数确定第二移位数；
按照所述第二移位数对所述待处理数据进行向右移位处理，将移位处理后的待处理数据中的最低字节数据作为中间处理数据，并发送给所述字节按位与逻辑运算模块；
判断移位次数是否满足预设次数；若否，则跳转执行所述按照所述第二移位数对所述待处理数据进行向右移位处理，将移位处理后的待处理数据中的最低字节数据作为中间处理数据，并发送给所述字节按位与逻辑运算模块的步骤。
6.根据权利要求1所述的装置，其特征在于，所述装置还包括：映射表处理模块，用于根据特定待调制数据和复数数据之间的映射关系，得到映射表，并将所述映射表存储至内存中；
所述查询模块进一步用于：依据所述待调制数据确定偏移量；利用基地址和所述偏移量查询所述映射表，从内存中读取对应的复数数据。
7.一种调制处理方法，其特征在于，所述方法包括：
存储待调制的原始数据；
按照预设位数从所存储的原始数据中读取待处理数据；
根据调制阶数对所述待处理数据进行移位处理，得到中间处理数据；
将所述中间处理数据和预设常数进行按位与运算，得到待调制数据；
根据映射表和所述待调制数据查询对应的复数数据；
其中，若所述调制阶数符合第一预设条件，则所述预设位数为所述调制阶数的整数倍；若所述调制阶数符合第二预设条件，则所述预设位数为所述调制阶数和8的最小公倍数；其中，第一预设条件为调制阶数能够被8整除，第二预设条件为调制阶数不能被8整除且调制阶数小于8；
当原始数据为二进制的数据时，预设常数为(2M-1)得到的数值所对应的二进制的数据，其中，M表示调制阶数。
8.一种计算设备，包括：处理器、存储器、通信接口和通信总线，所述处理器、所述存储器和所述通信接口通过所述通信总线完成相互间的通信；
所述存储器用于存放至少一可执行指令，所述可执行指令使所述处理器执行如权利要求7所述的调制处理方法对应的操作。
9.一种计算机存储介质，所述存储介质中存储有至少一可执行指令，所述可执行指令使处理器执行如权利要求7所述的调制处理方法对应的操作。
CN201910398463.0A 2019-05-14 2019-05-14 调制处理装置及方法 Active CN110308889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910398463.0A CN110308889B (zh) 2019-05-14 2019-05-14 调制处理装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910398463.0A CN110308889B (zh) 2019-05-14 2019-05-14 调制处理装置及方法

Publications (2)

Publication Number Publication Date
CN110308889A CN110308889A (zh) 2019-10-08
CN110308889B true CN110308889B (zh) 2021-01-12

Family

ID=68075471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910398463.0A Active CN110308889B (zh) 2019-05-14 2019-05-14 调制处理装置及方法

Country Status (1)

Country Link
CN (1) CN110308889B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110703740B (zh) * 2019-10-28 2022-06-17 深圳市元征科技股份有限公司 一种汽车诊断数据处理方法、装置及计算机存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1678973A (zh) * 2002-07-03 2005-10-05 科马塞克有限公司 用于执行数字调制和解调的灵活方法及装置
CN103560993A (zh) * 2007-10-30 2014-02-05 索尼株式会社 数据处理设备及方法
US8948230B1 (en) * 2013-11-28 2015-02-03 Uniband Electronic Corp. Multi-rate coexistence scheme in DSSS O-QPSK network

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004240713A (ja) * 2003-02-06 2004-08-26 Matsushita Electric Ind Co Ltd データ転送方法及びデータ転送装置
US20080137775A1 (en) * 2006-12-07 2008-06-12 Tae Hoon Kim Method and apparatus for hierarchical modulation and demodulation in digital broadcasting system
CN101166151B (zh) * 2007-09-20 2010-07-14 北大方正集团有限公司 跨时钟域不同位宽数据传递的方法及装置
US8125979B2 (en) * 2008-07-08 2012-02-28 Applied Micro Circuits Corporation Multi-channel optical transport network training signal wrapper
CN106897238B (zh) * 2015-12-18 2020-05-26 浙江大华技术股份有限公司 一种数据处理装置及方法
CN106412581B (zh) * 2016-06-21 2019-02-12 浙江大华技术股份有限公司 一种帧率控制方法及装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1678973A (zh) * 2002-07-03 2005-10-05 科马塞克有限公司 用于执行数字调制和解调的灵活方法及装置
CN103560993A (zh) * 2007-10-30 2014-02-05 索尼株式会社 数据处理设备及方法
US8948230B1 (en) * 2013-11-28 2015-02-03 Uniband Electronic Corp. Multi-rate coexistence scheme in DSSS O-QPSK network

Also Published As

Publication number Publication date
CN110308889A (zh) 2019-10-08

Similar Documents

Publication Publication Date Title
EP3493084B1 (en) Method for processing data in bloom filter and bloom filter
JP3599352B2 (ja) フレキシブルなｎ−ウェイ・メモリ・インターリーブ方式
US11568092B2 (en) Method of dynamically configuring FPGA and network security device
CN109800336B (zh) 基于键值对存储系统的表格实现方法、装置、设备和介质
CN111416880A (zh) Ip地址的寻址方法及装置，计算机存储介质及电子设备
CN114710467B (zh) Ip地址存储方法、装置和硬件网关
CN113328948B (zh) 资源管理方法、装置、网络设备及计算机可读存储介质
CN117221224B (zh) 一种表项构建、查找方法、装置、网络设备及存储介质
CN110308889B (zh) 调制处理装置及方法
JP4855864B2 (ja) ダイレクトメモリアクセスコントローラ
CN103761060B (zh) 一种数据处理方法及服务器
CN103842990B (zh) 基于索引的虚拟寻址的方法和设备
CN110825521B (zh) 一种内存使用管理方法、装置及存储介质
US12332805B2 (en) Data search method and apparatus, and integrated circuit
CN117033254B (zh) 一种内存页面的访问次数确定方法及计算设备
US9201982B2 (en) Priority search trees
US20080005525A1 (en) Partitioning program memory
CN113761300B (zh) 基于位图计算的报文采样方法、装置、设备和介质
US8375156B2 (en) Intelligent PCI-express transaction tagging
JP2020521407A (ja) 変調方法、装置及びコンピュータ記憶媒体
CN114443707A (zh) 一种地址查询方法、装置、电子设备及存储介质
CN115190102A (zh) 信息广播方法、装置、电子单元、soc及电子设备
CN109861949B (zh) 报文滤波方法、装置和电子设备
US10419432B2 (en) Method and apparatus for use with different memory maps
US10817413B2 (en) Hardware-based memory management for system-on-chip (SoC) integrated circuits that identify blocks of continuous available tokens needed to store data

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 201306 building C, No. 888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Patentee after: Shanghai Silang Technology Co.,Ltd.

Address before: 100176 room 506-1, 5th floor, building 6, courtyard 10, KEGU 1st Street, economic and Technological Development Zone, Daxing District, Beijing

Patentee before: Beijing Si Lang science and Technology Co.,Ltd.

CP03 Change of name, title or address