[go: up one dir, main page]

CN110277355A - 薄膜倒装芯片封装 - Google Patents

薄膜倒装芯片封装 Download PDF

Info

Publication number
CN110277355A
CN110277355A CN201810436336.0A CN201810436336A CN110277355A CN 110277355 A CN110277355 A CN 110277355A CN 201810436336 A CN201810436336 A CN 201810436336A CN 110277355 A CN110277355 A CN 110277355A
Authority
CN
China
Prior art keywords
chip
water
resistant layer
film flip
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810436336.0A
Other languages
English (en)
Inventor
柯建辰
黄巧伶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Novatek Microelectronics Corp
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Publication of CN110277355A publication Critical patent/CN110277355A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明公开一种薄膜倒装芯片封装，其包括基础薄膜、图案化电路层、芯片、底部填充胶部分及耐水层。所述基础薄膜包括第一表面及与所述第一表面相对的第二表面，且所述第一表面包括设置区。所述图案化电路层设置在所述第一表面上。所述芯片设置在所述设置区上且电连接到所述图案化电路层。所述底部填充胶部分覆盖连接部分，所述连接部分为所述芯片与所述图案化电路层连接的部分。所述耐水层至少覆盖所述底部填充胶部分的外表面，其中所述耐水层的材料包含树脂及金属粒子。

Description

薄膜倒装芯片封装
技术领域
本发明涉及一种芯片封装。更具体来说，本发明涉及一种薄膜倒装芯片封装。
背景技术
为拓展例如液晶显示器(liquid crystal display，LCD)等显示装置的市场面积、推动低成本、大规模及高性能，必须将更多像素集成在小的区域中。因此，随着在显示装置内控制每一像素的驱动器集成电路(integrated circuit，IC)的引线节距(lead pitch)变得更精细，已开发出各种封装方法。
在显示装置领域中主要使用的封装方法包括胶带载体封装(tape carrierpackaging，TCP)方法、玻璃倒装芯片(chip on glass，COG)封装方法、薄膜倒装芯片(chipon film，COF)封装方法及类似方法。这些方法被称为无线方法。为推动针对精细节距而降低制作成本及提高良率，自二十世纪90年代末起COF技术在封装市场中的份额逐渐增大。
由于COF技术使用上面形成有精细配线图案的基础薄膜，因此相邻引线之间的距离及节距可被最小化，因此使引线密度最大化。此外，此种COF技术可采用具有大量芯片接垫及精细节距的半导体芯片或者大型半导体芯片。因此，使用基础薄膜的COF技术实现高度集成、多功能的半导体装置。
COF封装具有优异的弯曲力及良好的柔性，与传统芯片封装相比具有高的质量。然而，随着对更高性能的IC封装的需求的增加，COF封装的内部引线/外部引线不仅需要在数目上有所增大而且需要具有更精细的节距。因此，对COF封装耐受湿度及机械外力的要求变得越来越严格且更难以满足。
发明内容
因此，本发明涉及一种对湿度及机械外力具有优异耐受性的薄膜倒装芯片封装。
本发明涉及一种薄膜倒装芯片封装，所述薄膜倒装芯片封装包括基础薄膜、图案化电路层、芯片、底部填充胶部分及耐水层。所述基础薄膜包括第一表面及与所述第一表面相对的第二表面，其中所述第一表面包括位于所述第一表面上的设置区。所述图案化电路层设置在所述第一表面上。所述芯片设置在所述设置区上且电连接到所述图案化电路层。所述芯片包括面对所述基础薄膜的所述第一表面的有源表面、与所述有源表面相对的后表面及连接在所述有源表面与所述后表面之间的多个侧表面。所述底部填充胶部分覆盖连接部分及所述芯片的所述多个侧表面的第一区，所述连接部分为所述芯片与所述图案化电路层连接的部分。所述耐水层至少覆盖所述芯片的所述多个侧表面的第二区且覆盖所述底部填充胶部分的外表面。所述第二区连接所述第一区，且所述耐水层的材料包含树脂及金属粒子。
本发明提供一种制造薄膜倒装芯片封装的方法。所述方法包括以下步骤。提供基础薄膜，其中所述基础薄膜包括第一表面及与所述第一表面相对的第二表面，所述第一表面包括设置区。在所述第一表面上形成图案化电路层。在所述设置区上设置芯片，其中所述芯片电连接到所述图案化电路层且包括面对所述基础薄膜的所述第一表面的有源表面、与所述有源表面相对的后表面以及连接在所述有源表面与所述后表面之间的多个侧表面。形成底部填充胶部分，其中所述底部填充胶部分覆盖连接部分且覆盖所述芯片的所述多个侧表面的第一区，所述连接部分为所述芯片与所述图案化电路层连接的部分。在所述底部填充胶部分上形成耐水层，其中所述耐水层至少覆盖所述芯片的所述多个侧表面的第二区且覆盖所述底部填充胶部分的外表面，所述第二区连接所述第一区，且所述耐水层的材料包含树脂及金属粒子。
根据本发明的实施例，所述耐水层还覆盖所述芯片的所述后表面。
根据本发明的实施例，所述树脂包括环氧树脂。
根据本发明的实施例，所述金属粒子包括铝粒子或铜粒子。
根据本发明的实施例，所述薄膜倒装芯片封装还包括设置在所述图案化电路层上的阻焊层，且所述耐水层还覆盖所述阻焊层的一部分。
根据本发明的实施例，所述薄膜倒装芯片封装还包括后耐水层，所述后耐水层设置在所述第二表面上且沿所述第二表面的法向与所述设置区重叠。
根据本发明的实施例，所述第二区连接到所述后表面。
根据本发明的实施例，所述制造所述薄膜倒装芯片封装的方法还包括：对所述耐水层执行固化工艺。
根据本发明的实施例，所述制造所述薄膜倒装芯片封装的方法还包括：在所述底部填充胶部分上形成所述耐水层之前，在所述图案化电路层上形成阻焊层，其中所述耐水层覆盖所述阻焊层的一部分。
根据本发明的实施例，所述底部填充胶部分是在形成所述阻焊层之后形成。
根据本发明的实施例，所述制造所述薄膜倒装芯片封装的方法还包括：在所述第二表面上形成后耐水层。
根据本发明的实施例，所述后耐水层沿所述第二表面的法向与所述设置区重叠。
根据本发明的实施例，所述耐水层还覆盖所述芯片的所述后表面。
综上所述，在本发明的薄膜倒装芯片封装中，形成耐水层以覆盖所述封装的底部填充胶部分。所述耐水层的材料包含树脂及金属粒子。因此，所述耐水层具有强的耐水性及机械强度，从而使保护薄膜倒装芯片封装的电子部件免受温度、湿度及机械外力等影响的效果增强。另外，所述耐水层中的金属粒子提供大的导热率以改善所述薄膜倒装芯片封装的散热。因此，本发明的所述薄膜倒装芯片封装可具有更高的良率、更强的机械强度及更好的散热。
附图说明
包含附图是为了提供对本发明的进一步理解，且附图被并入本说明书中并构成本说明书的一部分。图式示出本发明的实施例，并且与本说明一起用于解释本发明的原理。
图1至图5为本发明实施例的薄膜倒装芯片封装在制造工艺中的剖视图；
图5A为本发明实施例的薄膜倒装芯片封装的剖视图；
图6为本发明实施例的薄膜倒装芯片封装的剖视图；
图7为本发明实施例的薄膜倒装芯片封装的剖视图；
图8为本发明实施例的薄膜倒装芯片封装的剖视图。
[符号的说明]
100、100’、100a、100b、100c：薄膜倒装芯片封装
110：基础薄膜
112：第一表面
114：第二表面
120：图案化电路层
130：芯片
132：导电凸块
140：阻焊层
150：底部填充胶部分
160、160’：耐水层
170：后耐水层
CP：连接部分
N1：法向
P1：第一区
P2：第二区
R1：设置区
S1：有源表面
S2：后表面
S3：侧表面
具体实施方式
现在将详细参照本发明的当前优选实施例，所述当前优选实施例的实例被示出在附图中。在附图及说明中尽可能使用相同的参考编号指代相同或类同的部件。
现在将参照附图来更全面地阐述本发明，在附图中示出有本发明的示例性实施例。本文中所使用的例如“上方(above)”、“下面(below)”、“前(front)”、“后(back)”、“左(left)”及“右(right)”等用语仅是为了阐述图中的方向而并不旨在限制本发明。此外，在以下实施例中，相同或相似的参考编号表示相同或类同的组件。
图1至图5示出根据本发明实施例的薄膜倒装芯片封装在制造工艺中的剖视图。在一些实施例中，薄膜倒装芯片封装的制造工艺可包括以下步骤。参照图1，提供基础薄膜110。在本发明实施例中，基础薄膜110可由树脂系材料(例如，聚酰亚胺或聚酯)形成，但本发明并不仅限于此。因此，基础薄膜110可具有柔性。在本实施例中，基础薄膜110包括第一表面112及第二表面114。第二表面114与第一表面112相对，且第一表面112包括设置区R1。
参照图2，在基础薄膜110的第一表面112上形成图案化电路层120。尽管图式中未详细示出，然而图案化电路层120可包括金属导线，所述金属导线具有导电性且每一导线的两个端部可分别为内部引线及外部引线，所述内部引线连接到芯片130，所述外部引线用于连接到外部装置(例如显示面板或印刷电路板)。举例来说，图案化电路层120可包含铜(Cu)。在一些实施例中，可通过电镀(electroplating)及刻蚀工艺(etching process)等形成图案化电路层120。可通过例如图3中所示阻焊层140等绝缘层来覆盖及保护除内部引线及外部引线以外的导线。
参照图2及图3，可在设置区R1上设置芯片130。在本发明实施例中，通过例如倒装芯片结合(flip chip bonding)或其他适合的结合技术将芯片130电连接到图案化电路层120。芯片130包括有源表面S1、后表面S2及多个侧表面S3，有源表面S1面对基础薄膜110的第一表面112，后表面S2与有源表面S1相对，所述多个侧表面S3连接在有源表面S1与后表面S2之间。在一些实施例中，可通过多个导电凸块132将芯片130设置在基础薄膜110的设置区R1上。详细来说，通过导电凸块132将芯片130连接到图案化电路层120的内部引线。在一些实施例中，可在图案化电路层120上形成阻焊层140。应注意，可在设置区R1上设置芯片130之前形成阻焊层140，或者可在设置区R1上设置芯片130之后但在形成图5中所示耐水层160之前形成阻焊层140。在形成阻焊层140之后，可看出连接部分CP被暴露出，芯片130与图案化电路层120在连接部分CP处连接在一起。在一些实施例中，连接部分CP包括图案化电路层120的一部分(即，内部引线)及导电凸块132(如果有的话)的侧表面。在设置芯片130且形成阻焊层140之后，内部引线的朝外的端部可被暴露出。
参照图4，在芯片130与基础薄膜110之间形成底部填充胶部分150，底部填充胶部分150覆盖连接部分CP，其中，连接部分CP为芯片130与图案化电路层120连接的部分。底部填充胶部分150被配置用于隔离来自外部环境的水分。底部填充胶部分150的材料是非导电的且可为树脂，例如环氧树脂(epoxy)。另外，底部填充胶部分150可增强连接部分CP的刚性。在一些实施例中，底部填充胶部分150覆盖第一区P1、图案化电路层120的所述部分(例如，内部引线)及导电凸块132的侧表面；侧表面S3的与第一区P1连接的另一区(称为第二区P2)不被底部填充胶部分150覆盖。在形成底部填充胶部分150的工艺中，底部填充胶部分150还填充由芯片130的有源表面S1、导电凸块132及基础薄膜110的第一表面112所围绕出的空间。在一些实施例中，可在形成阻焊层140之后形成底部填充胶部分150，以使底部填充胶部分150可覆盖阻焊层140的一部分，但本发明并不仅限于此。
参照图5，在底部填充胶部分150上形成耐水层160。在一些实施例中，耐水层160完全覆盖底部填充胶部分150。在本发明实施例中，耐水层160至少覆盖芯片130的侧表面S3的第二区P2、底部填充胶部分150的外表面及阻焊层140的一部分。
在图5所示本发明实施例中，理想地状态下，在剖视图(或侧视图)的视角下，耐水层160的外表面的最顶部边缘可与芯片130的后表面S2大体上等高。当然，本发明并不仅限于此。在其他实施例中，当实际(非理想状态)地执行制造工艺时，在剖视图的视角下，耐水层160的外表面的最顶部边缘可能比芯片130的后表面S2略微高，或者例如图5A中的薄膜倒装芯片封装100’中所示比芯片130的后表面S2略微低。在图5A中，耐水层160覆盖底部填充胶部分150的外表面且暴露出侧表面S3的最顶部区。在一些实施例中，可通过分配(dispensing)、涂布(coating)或其他适合方式提供耐水层160以覆盖底部填充胶部分150。接着，可执行固化工艺以将耐水层160固化。固化工艺可包括烘烤(baking)或其他适合的固化方法。届时，薄膜倒装芯片封装100的制造工艺可大体上完成。
耐水层160的材料可包含树脂及金属粒子。在一些实施例中，所述树脂可包括环氧树脂或具有高耐水特性的其他适合材料。金属粒子可包括铝粒子、铜粒子或具有大的导热率的其他适合材料。耐水层160的厚度可能并不完全均匀及均等，且本发明并不限制耐水层160的配置方式，而是只要耐水层160覆盖底部填充胶部分150的外表面以防止水、水气进入即可。因此，耐水层160具有高耐水性及高机械强度，从而使保护薄膜倒装芯片封装100的电子部件(例如，芯片130的结合接垫、图案化电路层120的内部引线及导电凸块132等)免受温度、湿度及机械外力等影响的效果增强。在一些实施例中，耐水层160的耐水能力比底部填充胶部分150的耐水能力强。另外，耐水层160中的金属粒子提供高导热率以改善薄膜倒装芯片封装100的散热。在一些实施例中，可省略其他散热组件并以耐水层160来代替所述其他散热组件。
图6示出根据本发明实施例的薄膜倒装芯片封装100a的剖视图。应注意，图6中所示薄膜倒装芯片封装100a包含与前面参照图1至图5所公开的薄膜倒装芯片封装100的特征相同或相似的诸多特征。为清晰及简洁起见，可不再对相同或相似的特征予以赘述，且相同或相似的参考编号表示相同或类同的组件。下文中阐述图6中所示薄膜倒装芯片封装100a与图5中所示薄膜倒装芯片封装100之间的主要不同。
参照图6，在本发明实施例中，薄膜倒装芯片封装100a还包括后耐水层170，后耐水层170设置在基础薄膜110的第二表面114上。在一些实施例中，后耐水层170沿第二表面114的法向(normal direction)N1至少局部地与设置区R1重叠。后耐水层170的材料可与耐水层160的材料大体上相同，耐水层160的所述材料包含树脂及金属粒子。因此，后耐水层170可进一步防止水或水气渗透过基础薄膜110的第二表面114，从而进一步保护薄膜倒装芯片封装100a的电子部件。另外，后耐水层中的金属粒子提供高导热率以进一步促进薄膜倒装芯片封装的散热。
在一些实施例中，可通过与用于提供耐水层160以覆盖底部填充胶部分150的方法相同的方法(例如，分配、涂布等)来提供后耐水层170以覆盖基础薄膜110的第二表面114的一部分。接着，还可对后耐水层170执行固化工艺。固化工艺可包括烘烤或其他适合的固化方法。应注意，可个别地形成或在相同步骤处形成耐水层160与后耐水层170。
图7示出根据本发明实施例的薄膜倒装芯片封装100b的剖视图。应注意，图7中所示薄膜倒装芯片封装100b包含与前面参照图1至图5所公开的薄膜倒装芯片封装100的特征相同或相似的诸多特征。为清晰及简洁起见，可不再对相同或相似的特征予以赘述，且相同或相似的参考编号表示相同或类同的组件。下文中阐述图7中所示薄膜倒装芯片封装100b与图5中所示薄膜倒装芯片封装100之间的主要不同。
参照图7，在本发明实施例中，耐水层160’还可覆盖芯片130的后表面S2。即，耐水层160’覆盖底部填充胶部分150的外表面”覆盖侧表面S3的第二区P2，且进一步覆盖芯片130的后表面S2。耐水层160’可被更轻易地分配或涂布从而覆盖底部填充胶部分150及芯片130。
图8示出根据本发明实施例的薄膜倒装芯片封装100c的剖视图。应注意，图8中所示薄膜倒装芯片封装100c包含与前面参照图7所公开的薄膜倒装芯片封装100b的特征相同或相似的诸多特征。为清晰及简洁起见，可不再对相同或相似的特征予以赘述，且相同或相似的参考编号表示相同或类同的组件。下文中阐述图8中所示薄膜倒装芯片封装100c与图7中所示薄膜倒装芯片封装100b之间的主要不同。
参照图8，在本发明实施例中，薄膜倒装芯片封装100c还包括后耐水层170，后耐水层170设置在基础薄膜110的第二表面114上。在一些实施例中，后耐水层170沿第二表面114的法向N1至少局部地与设置区R1重叠。后耐水层170的材料可与耐水层160’的材料大体上相同，耐水层160’的所述材料包含树脂及金属粒子。因此，后耐水层170可进一步防止水或水气渗透过基础薄膜110的第二表面114，从而进一步保护薄膜倒装芯片封装100c的电子部件。在一些实施例中，可通过与用于提供耐水层160’的方法相同的方法(例如，分配、涂布等)来提供后耐水层170以覆盖基础薄膜110的第二表面114的一部分。接着，还可对后耐水层170执行固化工艺。固化工艺可包括烘焙或其他适合的固化方法。应注意，可个别地形成或在相同步骤处形成耐水层160’与后耐水层170。
基于以上论述，可看出本发明提供多种优点。然而，应理解，本文中未必论述所有优点，且其他实施例可提供不同优点，并且对于所有实施例来说并不需要特定优点。
综上所述，在本发明的薄膜倒装芯片封装中，形成耐水层以覆盖所述薄膜倒装芯片封装的底部填充胶部分。所述耐水层的材料包含树脂及金属粒子。因此，所述耐水层具有高耐水性及高机械强度，从而使保护薄膜倒装芯片封装的电子部件免受温度、湿度及机械外力等影响的效果进一步增强。另外，所述耐水层中的金属粒子提供大的导热率以改善所述薄膜倒装芯片封装的散热。因此，本发明的所述薄膜倒装芯片封装可具有更高的良率、更强的机械强度及更好的散热。
对于所属领域中的技术人员来说将显而易见，在不背离本发明的范围或精神的条件下，可对本发明的结构作出各种润饰及变化。上文所述旨在使本发明涵盖本发明的各种润饰及变化，只要其落于附上的权利要求及其等效形式的范围内即可。

Claims (14)

1.一种薄膜倒装芯片封装，其特征在于，包括：
基础薄膜，包括第一表面及与所述第一表面相对的第二表面，其中所述第一表面包括设置区；
图案化电路层，设置在所述第一表面上；
芯片，设置在所述设置区上且电连接到所述图案化电路层，其中所述芯片包括面对所述基础薄膜的所述第一表面的有源表面、与所述有源表面相对的后表面及连接在所述有源表面与所述后表面之间的多个侧表面；
底部填充胶部分，覆盖连接部分及所述芯片的所述多个侧表面的第一区，所述连接部分为所述芯片与所述图案化电路层连接的部分；以及
耐水层，至少覆盖所述芯片的所述多个侧表面的第二区且覆盖所述底部填充胶部分的外表面，其中所述第二区连接所述第一区，且所述耐水层的材料包含树脂及金属粒子。
2.根据权利要求1所述的薄膜倒装芯片封装，所述耐水层还覆盖所述芯片的所述后表面。
3.根据权利要求1所述的薄膜倒装芯片封装，所述树脂包括环氧树脂。
4.根据权利要求1所述的薄膜倒装芯片封装，所述金属粒子包括铝粒子或铜粒子。
5.根据权利要求1所述的薄膜倒装芯片封装，还包括设置在所述图案化电路层上的阻焊层，且所述耐水层还覆盖所述阻焊层的一部分。
6.根据权利要求1所述的薄膜倒装芯片封装，还包括后耐水层，所述后耐水层设置在所述第二表面上且沿所述第二表面的法向与所述设置区重叠。
7.根据权利要求1所述的薄膜倒装芯片封装，所述第二区连接到所述后表面。
8.一种制造薄膜倒装芯片封装的方法，其特征在于，包括：
提供基础薄膜，其中所述基础薄膜包括第一表面及与所述第一表面相对的第二表面，所述第一表面包括设置区；
在所述第一表面上形成图案化电路层；
在所述设置区上设置芯片，其中所述芯片电连接到所述图案化电路层且包括与所述基础薄膜的所述第一表面面对的有源表面、与所述有源表面相对的后表面以及连接在所述有源表面与所述后表面之间的多个侧表面；以及
形成底部填充胶部分，其中所述底部填充胶部分覆盖连接部分且覆盖所述芯片的所述多个侧表面的第一区，所述连接部分为所述芯片与所述图案化电路层连接的部分；以及
在所述底部填充胶部分上形成耐水层，其中所述耐水层至少覆盖所述芯片的所述多个侧表面的第二区且覆盖所述底部填充胶部分的外表面，所述第二区连接所述第一区，且所述耐水层的材料包含树脂及金属粒子。
9.根据权利要求8所述的制造薄膜倒装芯片封装的方法，还包括：
对所述耐水层执行固化工艺。
10.根据权利要求8所述的制造薄膜倒装芯片封装的方法，还包括：
在所述底部填充胶部分上形成所述耐水层之前，在所述图案化电路层上形成阻焊层，其中所述耐水层覆盖所述阻焊层的一部分。
11.根据权利要求10所述的制造薄膜倒装芯片封装的方法，所述底部填充胶部分是在形成所述阻焊层之后形成。
12.根据权利要求8所述的制造薄膜倒装芯片封装的方法，还包括：
在所述第二表面上形成后耐水层。
13.根据权利要求12所述的制造薄膜倒装芯片封装的方法，所述后耐水层沿所述第二表面的法向与所述设置区重叠。
14.根据权利要求8所述的制造薄膜倒装芯片封装的方法，所述耐水层还覆盖所述芯片的所述后表面。
CN201810436336.0A 2018-03-15 2018-05-09 薄膜倒装芯片封装 Pending CN110277355A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/922,832 US20190287931A1 (en) 2018-03-15 2018-03-15 Chip on film package
US15/922,832 2018-03-15

Publications (1)

Publication Number Publication Date
CN110277355A true CN110277355A (zh) 2019-09-24

Family

ID=67903660

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810436336.0A Pending CN110277355A (zh) 2018-03-15 2018-05-09 薄膜倒装芯片封装

Country Status (2)

Country Link
US (1) US20190287931A1 (zh)
CN (1) CN110277355A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210132370A (ko) * 2020-04-27 2021-11-04 주식회사 엘엑스세미콘 방습 칩 온 필름 패키지
EP4340010A4 (en) * 2021-07-14 2024-06-19 Huawei Technologies Co., Ltd. Chip packaging structure and packaging method and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125834A (ja) * 1996-10-23 1998-05-15 Nec Corp 半導体素子の放熱構造
CN1885528A (zh) * 2005-06-20 2006-12-27 南茂科技股份有限公司 倒装片封装结构
CN101290914A (zh) * 2007-04-19 2008-10-22 恩益禧电子股份有限公司 半导体器件及其制造方法
US20100314637A1 (en) * 2009-06-16 2010-12-16 Kim Sung-Jin Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
KR20150135570A (ko) * 2014-05-22 2015-12-03 주식회사 루셈 하이브리드형 수지 혼합물로 구성된 언더필층과 칩을 덮는 방열층을 구비한 반도체칩 패키지 및 그 패키징 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW565918B (en) * 2002-07-03 2003-12-11 United Test Ct Inc Semiconductor package with heat sink
US7783141B2 (en) * 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
US7919849B2 (en) * 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication
KR100826988B1 (ko) * 2007-05-08 2008-05-02 주식회사 하이닉스반도체 인쇄회로기판 및 이를 이용한 플립 칩 패키지
US8609471B2 (en) * 2008-02-29 2013-12-17 Freescale Semiconductor, Inc. Packaging an integrated circuit die using compression molding
US9412723B2 (en) * 2013-03-14 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Package on-package structures and methods for forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125834A (ja) * 1996-10-23 1998-05-15 Nec Corp 半導体素子の放熱構造
CN1885528A (zh) * 2005-06-20 2006-12-27 南茂科技股份有限公司 倒装片封装结构
CN101290914A (zh) * 2007-04-19 2008-10-22 恩益禧电子股份有限公司 半导体器件及其制造方法
US20100314637A1 (en) * 2009-06-16 2010-12-16 Kim Sung-Jin Heat releasing semiconductor package, method for manufacturing the same, and display apparatus including the same
KR20150135570A (ko) * 2014-05-22 2015-12-03 주식회사 루셈 하이브리드형 수지 혼합물로 구성된 언더필층과 칩을 덮는 방열층을 구비한 반도체칩 패키지 및 그 패키징 방법

Also Published As

Publication number Publication date
US20190287931A1 (en) 2019-09-19

Similar Documents

Publication Publication Date Title
US7649246B2 (en) Tab package connecting host device element
TWI283076B (en) IC chip package structure and underfill process
TWI313917B (en) Novel chip packaging structure for improving reliability
TWI262347B (en) Electrical conducting structure and liquid crystal display device comprising the same
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
TW201411788A (zh) 集成電路封裝件及其裝配方法
US20110204497A1 (en) Semiconductor integrated circuit and method for manufacturing the same
US10679932B2 (en) Semiconductor package and a substrate for packaging
US20140117536A1 (en) Wiring substrate, tape package having the same, and display device having the same
CN116130448A (zh) 电子封装件及其封装基板
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
US20060151206A1 (en) Semiconductor device and manufacturing method therefor
TWI227051B (en) Exposed pad module integrated a passive device therein
US20090065934A1 (en) Wiring substrate, tape package having the same, display device having the tape package, method of manufacturing the wiring substrate, method of manufacturing a tape package having the same and method of manufacturing a display device having the tape package
TW200901396A (en) Semiconductor device package having chips
CN110277355A (zh) 薄膜倒装芯片封装
US7247936B2 (en) Tape circuit substrate having wavy beam leads and semiconductor chip package using the same
TWI509756B (zh) 薄膜覆晶封裝結構
US10553558B2 (en) Semiconductor device
WO2024120485A1 (zh) 可挠性线路板、薄膜覆晶封装结构及显示装置
US11670574B2 (en) Semiconductor device
KR102250825B1 (ko) Ｃｏｆ 패키지
CN1290182C (zh) 倒装封装结构
KR100479477B1 (ko) 칩 온 필름용 캐리어 테이프 및 칩 온 필름 장치
US11830803B2 (en) Chip-on-film package having redistribution pattern between semiconductor chip and connection terminal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190924

RJ01 Rejection of invention patent application after publication