[go: up one dir, main page]

CN110265309A - 功率芯片预封装、封装方法及其结构、晶圆预封装结构 - Google Patents

功率芯片预封装、封装方法及其结构、晶圆预封装结构 Download PDF

Info

Publication number
CN110265309A
CN110265309A CN201910467688.7A CN201910467688A CN110265309A CN 110265309 A CN110265309 A CN 110265309A CN 201910467688 A CN201910467688 A CN 201910467688A CN 110265309 A CN110265309 A CN 110265309A
Authority
CN
China
Prior art keywords
power chip
wafer
packaging
power
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910467688.7A
Other languages
English (en)
Inventor
武伟
韩荣刚
张喆
张朋
李现兵
吴军民
潘艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Global Energy Interconnection Research Institute
Original Assignee
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Global Energy Interconnection Research Institute filed Critical Global Energy Interconnection Research Institute
Priority to CN201910467688.7A priority Critical patent/CN110265309A/zh
Publication of CN110265309A publication Critical patent/CN110265309A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)

Abstract

本发明公开了一种功率芯片预封装、封装方法及其结构、晶圆预封装结构，该功率芯片预封装方法用于晶圆，晶圆上阵列排布有多个功率芯片，功率芯片的第一电极位于晶圆的第一表面，该预封装方法包括：将多个引出电极分别连接在功率芯片的第一电极上；利用封装材料填充各个引出电极之间的空间，形成包围引出电极的第一封装层；去除晶圆中各功率芯片之间预留划片槽区域，形成划片槽；利用封装材料填充划片槽，形成第二封装层；对晶圆进行切割，形成预封装功率芯片。通过实施本发明，避免了高压功率芯片终端受到污染的可能。通过形成第一封装层，为功率芯片的划片槽去除提供了支撑，改善了功率芯片终端由于切割造成的损伤，提高了功率芯片的可靠性。

Description

功率芯片预封装、封装方法及其结构、晶圆预封装结构
技术领域
本发明涉及功率器件技术领域，具体涉及一种功率芯片预封装、封装方法及其结构、晶圆预封装结构。
背景技术
功率半导体器件通常是指通过电流为数十至数千安，承受电压为数百伏以上的电力电子器件，该电力电子器件主要用于电力设备的电能变换。功率半导体器件包括绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)、碳化硅金属－氧化物半导体场效应晶体管(SiCMOSFET)等器件，其中，IGBT属于电压控制型电力电子器件，具有输入阻抗大、驱动功率小、控制电路简单、开关损耗小、开关速度快、工作频率高、元件容量大、无吸收电路等优点，已广泛应用于工业变流、电力牵引等领域。
目前，现有的功率芯片封装方法多采用先将晶圆进行划片形成单颗的功率芯片，然后在对功率芯片进行后续封装工艺。由于传统的封装方法首先要对晶圆划片形成单颗芯片，这就造成功率芯片从划片开始就要暴露在外部环境中，其终端势必会受到一定的污染，尤其是对于高压芯片，其终端对外部环境更加敏感，更容易受到污染，从而导致器件可靠性下降。此外，对划片后芯片的存储与取放也增加了封装流程和成本，影响封装效率。
发明内容
有鉴于此，本发明实施例提供了一种功率芯片预封装、封装方法及其结构、晶圆预封装结构，以解决现有功率芯片封装方法会污染芯片终端、器件可靠性低的问题。
本发明实施例提出的技术方案如下：
本发明实施例第一方面提供一种功率芯片预封装方法，用于晶圆，所述晶圆上阵列排布有多个功率芯片，所述功率芯片的第一电极位于所述晶圆的第一表面，其特征在于，该功率芯片预封装方法包括：将多个引出电极分别连接在所述功率芯片的第一电极上；利用封装材料填充各个引出电极之间的空间，形成包围所述引出电极的第一封装层；去除所述晶圆中各功率芯片之间预留划片槽区域，形成划片槽；利用所述封装材料填充所述划片槽，形成第二封装层；对所述晶圆进行切割，形成预封装功率芯片。
可选地，将多个引出电极分别连接在所述功率芯片的第一电极上，包括：采用焊接或烧结工艺将多个引出电极分别连接在所述功率芯片的第一电极上。
可选地，所述划片槽具有向上延伸至接触第一封装层的深度。
本发明实施例第二方面提供一种功率芯片封装方法，包括：通过压接封装工艺或焊接封装工艺封装根据本发明实施例第一方面及第一方面任一项所述的功率芯片预封装方法得到的预封装功率芯片。
本发明实施例第三方面提供一种晶圆预封装结构，包括：晶圆，所述晶圆包括阵列排布的多个功率芯片，所述功率芯片的第一电极位于所述晶圆的第一表面，所述功率芯片的第二电极位于所述晶圆的第二表面；多个引出电极，分别连接在所述第一电极上；第一封装层，填充各个引出电极之间的空间；划片槽，设置在各个所述功率芯片之间；第二封装层，填充在所述划片槽内。
可选地，该晶圆预封装结构还包括：连接层，所述连接层设置在所述引出电极和所述第一电极之间。
可选地，所述引出电极为钼片或金属基复合材料可伐合金片。
可选地，所述连接层为铅锡、铅锡银、纳米银或纳米铜中的任意一种。
可选地，所述功率芯片包括：双绝缘栅晶体管、快恢复二极管及碳化硅金属－氧化物半导体场效应晶体管中的任意一种。
本发明实施例第四方面提供一种功率芯片预封装结构，包括：功率芯片，具有第一电极和与所述第一电极设置在相对面的第二电极；多个引出电极，分别连接在所述第一电极上；第一封装层，设置在所述功率芯片上，包围所述引出电极的侧面；第二封装层，设置在所述功率芯片的至少一个侧面。
本发明实施例第五方面提供一种功率芯片封装结构，包括：如本发明实施例第四方面所述的功率芯片预封装结构；封装结构，所述封装结构包括功率芯片压接封装结构或功率芯片焊接封装结构，用于封装所述功率芯片预封装结构。
本发明实施例提供的技术方案，具有如下效果：
本发明实施例提供的功率芯片预封装方法，在对晶圆进行切割形成单颗功率芯片之前就对功率芯片进行了预封装，使得功率芯片从晶圆划片开始就与外部环境隔绝，避免了功率芯片终端受到污染的可能，提高了功率芯片终端耐压的可靠性。通过形成第一封装层，为功率芯片的划片槽去除提供了支撑，同传统的晶圆悬空划片相比，改善了功率芯片终端由于切割造成的损伤，提高了功率芯片的可靠性。同时，该预封装方法减少了传统封装工艺中功率芯片的存储和取放工艺，在节省封装环节和成本的基础上，降低了后续封装工艺管控要求，在提高封装良率的同时降低了封装成本。
本发明实施例提供的功率芯片封装方法，对预封装功率芯片进行封装时既可以采用焊接式封装，也可以采用压接式封装。其中，在焊接式封装中，由于预封装功率芯片上设置引出电极，功率芯片第一电极一侧可以承受更大面积更大功率的连接，因此可以采用带状或面板状的金属如铜等对原有的引线进行取代，一方面提升了连接的可靠性，另一方面改善了功率芯片第一电极一侧的散热效果。
本发明实施例提供的晶圆预封装结构，通过设置晶圆中各个功率芯片的预封装结构，即功率芯片的一侧设置有引出电极、第一封装层，另一侧设置有划片槽及第二封装层等，使得晶圆在划片时可以与外部环境隔绝，避免了功率芯片终端受到污染的可能，提高了功率芯片终端耐压的可靠性。功率芯片上设置的第一封装层，为功率芯片的划片槽去除提供了支撑，同传统的晶圆悬空划片相比，改善了功率芯片终端由于切割造成的损伤，提高了功率芯片的可靠性。同时，该预封装结构减少了传统封装功率芯片产生的存储和取放成本，降低了后续封装工艺管控要求，在提高封装良率的同时降低了封装成本。
本发明实施例提供的功率芯片预封装结构，功率芯片的一侧设置的引出电极、第一封装层，另一侧设置的划片槽及第二封装层等，使得晶圆在划片时可以与外部环境隔绝，避免了功率芯片终端受到污染的可能，提高了功率芯片终端耐压的可靠性。同时，该预封装结构减少了传统封装功率芯片产生的存储和取放成本，降低了后续封装工艺管控要求，在提高封装良率的同时降低了封装成本。
本发明实施例提供的功率芯片封装结构中功率芯片预封装结构可以同时兼容焊接式和压接式封装，其中，在焊接式封装结构中，由于预封装功率芯片上设置引出电极，功率芯片第一电极一侧可以承受更大面积更大功率的连接，因此可以采用带状或面板状的金属如铜等对原有的引线进行取代，一方面提升了连接的可靠性，另一方面改善了功率芯片第一电极一侧的散热效果。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例的功率芯片预封装方法的流程图；
图2A至图2E是根据本发明实施例的功率芯片预封装方法所得到的结构示意图。
图3是根据本发明实施例的功率芯片封装方法所得到的结构示意图；
图4是根据本发明实施例功率芯片预封装结构的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本发明实施例提供一种功率芯片预封装方法，用于晶圆，晶圆上阵列排布有多个功率芯片，功率芯片的第一电极位于晶圆的第一表面，功率芯片的第二电极位于晶圆的第二表面，如图1所示，该预封装方法包括如下步骤：
S101：将多个引出电极2分别连接在功率芯片12的第一电极11上。该功率芯片12可以是双绝缘栅晶体管、快恢复二极管及碳化硅金属－氧化物半导体场效应晶体管中的任意一种。当该功率芯片12为IGBT时，第一电极11可以是功率芯片的发射极，第二电极13可以是功率芯片的集电极。将引出电极2连接在功率芯片12的第一电极11上时，可以首先将焊膏或焊片3涂覆或放置在第一电极11的表面，之后采用焊接或烧结工艺，将引出电极固定在功率芯片12的第一电极11上。其中，引出电极2可以与第一电极11一一对应。经过S101后的结构如图2A所示。
S102：利用封装材料填充各个引出电极2之间的空间，形成包围引出电极2的第一封装层41。具体地，封装材料可以是包含树脂、固化剂和促进剂的模塑料，其中树脂成分可以为环氧树脂、硅树脂、聚氨酯以及酚醛树脂；也可以为聚酰亚胺(PI)。第一封装层41的高度可以与引出电极2的高度相同，也可以不同，本申请对此不做限定。经过S102后的结构如图2B所示。
S103：去除晶圆中各功率芯片12之间预留划片槽区域，形成划片槽5。具体地，可以采用划片工艺将各功率芯片12之间预留的划片槽区域去除，其中划片槽5可以具有向上延伸至接触第一封装层41的深度。经过S103后的结构如图2C所示。
S104：利用封装材料填充划片槽5，形成第二封装层42。其中，第二封装层42的材料可以与第一封装层41的材料相同，也可以不同，本申请对此不做限定。经过S104后的结构如图2D所示。
S105：对晶圆进行切割，形成预封装功率芯片100。对晶圆进行切割时，可以采用机械切割或者等离子刻蚀的方式，也可以选用其他切割方式，本申请对此不做限定。经过S105后的结构如图2E所示。
本发明实施例提供的功率芯片预封装方法，在对晶圆进行切割形成单颗功率芯片之前就对功率芯片进行了预封装，使得功率芯片从晶圆划片开始就与外部环境隔绝，避免了功率芯片终端受到污染的可能，提高了功率芯片终端耐压的可靠性。通过形成第一封装层，为功率芯片的划片槽去除提供了支撑，同传统的晶圆悬空划片相比，改善了功率芯片终端由于切割造成的损伤，提高了功率芯片的可靠性。同时，该预封装方法减少了传统封装工艺中功率芯片的存储和取放工艺，在节省封装环节和成本的基础上，降低了后续封装工艺管控要求，在提高封装良率的同时降低了封装成本。
实施例2
本发明实施例还提供一种功率芯片封装方法，该功率芯片封装方法包括如下步骤：
通过压接封装工艺或焊接封装工艺封装根据实施例1所述的功率芯片预封装方法得到的预封装功率芯片。
其中，采用压接封装工艺封装预封装功率芯片时，如图3所示，可以将预封装功率芯片100装入封装外壳200中，并将其放置在下盖板400的凸台上，在顶部再施加上盖板300，完成压接式功率器件的封装。
采用焊接封装工艺封装预封装功率芯片时，在预封装功率芯片背离衬底的一侧焊接带状或面板状的金属，得到封装功率芯片。
本发明实施例提供的功率芯片封装方法，对预封装功率芯片进行封装时既可以采用焊接式封装，也可以采用压接式封装。其中，在焊接式封装中，由于预封装功率芯片上设置引出电极，功率芯片第一电极一侧可以承受更大面积更大功率的连接，因此可以采用带状或面板状的金属如铜等对原有的引线进行取代，一方面提升了连接的可靠性，另一方面改善了功率芯片第一电极一侧的散热效果。
实施例3
本发明实施例还提供一种晶圆预封装结构，如图2D所示，该预封装结构包括：晶圆，晶圆包括阵列排布的多个功率芯片12，功率芯片12的第一电极11位于晶圆的第一表面，功率芯片12的第二电极13位于晶圆的第二表面；多个引出电极2，分别连接在第一电极11上；第一封装层41，填充各个引出电极2之间的空间；划片槽，设置在各个功率芯片12之间；第二封装层42，填充在划片槽内。
本发明实施例提供的晶圆预封装结构，通过设置晶圆中各个功率芯片的预封装结构，即功率芯片的一侧设置有引出电极、第一封装层，另一侧设置有划片槽及第二封装层等，使得晶圆在划片时可以与外部环境隔绝，避免了功率芯片终端受到污染的可能，提高了功率芯片终端耐压的可靠性。功率芯片上设置的第一封装层，为功率芯片的划片槽去除提供了支撑，同传统的晶圆悬空划片相比，改善了功率芯片终端由于切割造成的损伤，提高了功率芯片的可靠性。同时，该预封装结构减少了传统封装功率芯片产生的存储和取放成本，降低了后续封装工艺管控要求，在提高封装良率的同时降低了封装成本。
可选地，本发明实施例中功率芯片12可以包括双绝缘栅晶体管(IGBT)、快恢复二极管(FRD)及碳化硅金属－氧化物半导体场效应晶体管(SiC MOSFET)中的任意一种，本发明并不以此为限。当功率芯片12为IGBT时，功率芯片12的第一电极11为发射极，功率芯片12的第二电极13为集电极。
可选地，第一封装层41和第二封装层42可以是包含树脂、固化剂和促进剂的模塑料，其中树脂成分可以为环氧树脂、硅树脂、聚氨酯以及酚醛树脂；也可以为聚酰亚胺(PI)。第一封装层41和第二封装层42的材料可以相同，也可以不同，本申请对此不做限定。
作为本发明实施例的一种可选的实施方式，为避免功率芯片12在经受温度循环工况时，由于不同材料之间的热膨胀系数差异，导致热失配产生的热应力对功率芯片12造成损伤，引出电极2的材质可以是金属钼或金属基复合材料可伐合金，金属基复合材料可伐合金可以是金属钼与硅的合金或金属钼与铝的合金，并且，引出电极2的热膨胀系数与功率芯片12的热膨胀系数相近，该热膨胀系数可以是6±2ppm/℃，以提高功率芯片12抗温度循环、功率循环的可靠性。
作为本发明实施例的一种可选的实施方式，如图2D所示，该晶圆预封装结构还包括：连接层3，连接层3设置在引出电极2和第一电极11之间。具体地，连接层3的材料为铅锡、铅锡银、纳米银或纳米铜中的任意一种。当引出电极2通过焊接连接在第一电极11上时，连接层3的材料可以是铅锡，铅锡银等焊料，当引出电极2通过烧结连接在第一电极11上时，连接层3材质可以为纳米银，纳米铜等。
实施例4
本发明实施例还提供一种功率芯片预封装结构，如图4所示，该功率芯片预封装结构包括：功率芯片12，具有第一电极11和与第一电极11设置在相对面的第二电极13；多个引出电极2，分别连接在第一电极11上；第一封装层41，设置在功率芯片12上，包围引出电极2的侧面；第二封装层42，设置在功率芯片12的至少一个侧面。可选地，在引出电极2和第一电极11之间还可以设置连接层3。
本发明实施例提供的功率芯片预封装结构，功率芯片的一侧设置的引出电极、第一封装层，另一侧设置的划片槽及第二封装层等，使得晶圆在划片时可以与外部环境隔绝，避免了功率芯片终端受到污染的可能，提高了功率芯片终端耐压的可靠性。同时，该预封装结构减少了传统封装功率芯片产生的存储和取放成本，降低了后续封装工艺管控要求，在提高封装良率的同时降低了封装成本。
实施例5
本发明实施例还提供一种功率芯片封装结构，功率芯片封装结构包括：
如实施例4所述的功率芯片预封装结构；封装结构，该封装结构包括功率芯片压接封装结构或功率芯片焊接封装结构，用于封装功率芯片预封装结构。
本发明实施例提供的功率芯片封装结构中功率芯片预封装结构可以同时兼容焊接式和压接式封装，其中，在焊接式封装结构中，由于预封装功率芯片上设置引出电极，功率芯片第一电极一侧可以承受更大面积更大功率的连接，因此可以采用带状或面板状的金属如铜等对原有的引线进行取代，一方面提升了连接的可靠性，另一方面改善了功率芯片第一电极一侧的散热效果。
虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (11)

1.一种功率芯片预封装方法，用于晶圆，所述晶圆上阵列排布有多个功率芯片，所述功率芯片的第一电极位于所述晶圆的第一表面，其特征在于，包括：
将多个引出电极分别连接在所述功率芯片的第一电极上；
利用封装材料填充各个引出电极之间的空间，形成包围所述引出电极的第一封装层；
去除所述晶圆中各功率芯片之间预留划片槽区域，形成划片槽；
利用所述封装材料填充所述划片槽，形成第二封装层；
对所述晶圆进行切割，形成预封装功率芯片。
2.根据权利要求1所述的功率芯片预封装方法，其特征在于，将多个引出电极分别连接在所述功率芯片的第一电极上，包括：
采用焊接或烧结工艺将多个引出电极分别连接在所述功率芯片的第一电极上。
3.根据权利要求1所述的功率芯片预封装方法，其特征在于，所述划片槽具有向上延伸至接触第一封装层的深度。
4.一种功率芯片封装方法，其特征在于，包括：
通过压接封装工艺或焊接封装工艺封装根据权利要求1－3任一项所述的功率芯片预封装方法得到的预封装功率芯片。
5.一种晶圆预封装结构，其特征在于，包括：
晶圆，所述晶圆包括阵列排布的多个功率芯片，所述功率芯片的第一电极位于所述晶圆的第一表面，所述功率芯片的第二电极位于所述晶圆的第二表面；
多个引出电极，分别连接在所述第一电极上；
第一封装层，填充各个引出电极之间的空间；
划片槽，设置在各个所述功率芯片之间；
第二封装层，填充在所述划片槽内。
6.根据权利要求5所述的晶圆预封装结构，其特征在于，还包括：连接层，所述连接层设置在所述引出电极和所述第一电极之间。
7.根据权利要求5所述的晶圆预封装结构，其特征在于，所述引出电极为钼片或金属基复合材料可伐合金片。
8.根据权利要求6所述的晶圆预封装结构，其特征在于，所述连接层为铅锡、铅锡银、纳米银或纳米铜中的任意一种。
9.根据权利要求5－8任一项所述的晶圆预封装结构，其特征在于，所述功率芯片包括：双绝缘栅晶体管、快恢复二极管及碳化硅金属－氧化物半导体场效应晶体管中的任意一种。
10.一种功率芯片预封装结构，其特征在于，包括：
功率芯片，具有第一电极和与所述第一电极设置在相对面的第二电极；
多个引出电极，分别连接在所述第一电极上；
第一封装层，设置在所述功率芯片上，包围所述引出电极的侧面；
第二封装层，设置在所述功率芯片的至少一个侧面。
11.一种功率芯片封装结构，其特征在于，包括：
如权利要求10所述的功率芯片预封装结构；
封装结构，所述封装结构包括功率芯片压接封装结构或功率芯片焊接封装结构，用于封装所述功率芯片预封装结构。
CN201910467688.7A 2019-05-30 2019-05-30 功率芯片预封装、封装方法及其结构、晶圆预封装结构 Pending CN110265309A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910467688.7A CN110265309A (zh) 2019-05-30 2019-05-30 功率芯片预封装、封装方法及其结构、晶圆预封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910467688.7A CN110265309A (zh) 2019-05-30 2019-05-30 功率芯片预封装、封装方法及其结构、晶圆预封装结构

Publications (1)

Publication Number Publication Date
CN110265309A true CN110265309A (zh) 2019-09-20

Family

ID=67916080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910467688.7A Pending CN110265309A (zh) 2019-05-30 2019-05-30 功率芯片预封装、封装方法及其结构、晶圆预封装结构

Country Status (1)

Country Link
CN (1) CN110265309A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752273A (zh) * 2008-12-10 2010-06-23 卡西欧计算机株式会社 半导体器件的制造方法
CN102214642A (zh) * 2011-06-03 2011-10-12 安徽省祁门县黄山电器有限责任公司 组合式大功率半导体芯片
CN105140184A (zh) * 2015-07-30 2015-12-09 常州银河世纪微电子有限公司 芯片级封装方法
CN107749399A (zh) * 2017-09-13 2018-03-02 全球能源互联网研究院有限公司 一种功率芯片封装方法和结构
CN107910305A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法
CN109411369A (zh) * 2017-08-17 2019-03-01 半导体元件工业有限责任公司 半导体封装及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752273A (zh) * 2008-12-10 2010-06-23 卡西欧计算机株式会社 半导体器件的制造方法
CN102214642A (zh) * 2011-06-03 2011-10-12 安徽省祁门县黄山电器有限责任公司 组合式大功率半导体芯片
CN105140184A (zh) * 2015-07-30 2015-12-09 常州银河世纪微电子有限公司 芯片级封装方法
CN109411369A (zh) * 2017-08-17 2019-03-01 半导体元件工业有限责任公司 半导体封装及其形成方法
CN107749399A (zh) * 2017-09-13 2018-03-02 全球能源互联网研究院有限公司 一种功率芯片封装方法和结构
CN107910305A (zh) * 2017-12-28 2018-04-13 江阴长电先进封装有限公司 一种圆片级背金芯片的封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US10483216B2 (en) Power module and fabrication method for the same
US9165871B2 (en) Semiconductor unit and semiconductor device using the same
US10347533B2 (en) Power package module of multiple power chips and method of manufacturing power chip unit
JP6711001B2 (ja) 半導体装置及び製造方法
JPWO2010147202A1 (ja) 電力変換装置
EP3321962B1 (en) Power module and inverter device
CN113497014A (zh) 一种多芯片并联的功率模块的封装结构及封装方法
EP2851951B1 (en) Method for manufacturing semiconductor device and semiconductor device
CN103489845A (zh) 电器件封装和制作电器件封装的方法
US10937767B2 (en) Chip packaging method and device with packaged chips
WO2017183580A1 (ja) 半導体装置、パワーモジュール及びその製造方法
KR20170069924A (ko) 반도체 패키지 및 그 제조 방법
TW200810069A (en) Dual side cooling integrated power device package and module and methods of manufacture
CN110211885B (zh) 功率芯片预封装、封装方法及其结构、晶圆预封装结构
KR102588854B1 (ko) 파워모듈 및 그 제조방법
KR102371636B1 (ko) 양면 기판 반도체 제조 방법
CN110265309A (zh) 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110277321B (zh) 功率芯片预封装、封装方法及其结构、晶圆预封装结构
CN110246814B (zh) 功率芯片预封装、封装方法及其结构、晶圆预封装结构
JP2011176087A (ja) 半導体モジュール、及び電力変換装置
CN115050656A (zh) 一种集成续流二极管的氮化镓功率器件以及封装方法
KR102434465B1 (ko) 플립-스택형 반도체 패키지 및 제조방법
JP2019046839A (ja) パワー半導体モジュール
JP6630762B2 (ja) パワーモジュール
CN117612947A (zh) 一种基于无氧铜铂加厚的芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190920

RJ01 Rejection of invention patent application after publication